JPS622458B2 - - Google Patents
Info
- Publication number
- JPS622458B2 JPS622458B2 JP55121512A JP12151280A JPS622458B2 JP S622458 B2 JPS622458 B2 JP S622458B2 JP 55121512 A JP55121512 A JP 55121512A JP 12151280 A JP12151280 A JP 12151280A JP S622458 B2 JPS622458 B2 JP S622458B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- patterns
- electrode
- diffusion layer
- misalignment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000000034 method Methods 0.000 claims description 6
- 239000004065 semiconductor Substances 0.000 claims description 5
- 239000000758 substrate Substances 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 11
- 229910052782 aluminium Inorganic materials 0.000 description 11
- 238000009792 diffusion process Methods 0.000 description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 9
- 229920005591 polysilicon Polymers 0.000 description 9
- 238000001514 detection method Methods 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000011179 visual inspection Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Control Of Position Or Direction (AREA)
Description
【発明の詳細な説明】
本発明は異なる工程により形成されたパターン
間の相対位置を検出する方法に関する。
間の相対位置を検出する方法に関する。
近年半導体装置製造技術の進歩に伴なつて、ト
ランジスタ、配線等のパターンが細くなるにつ
れ、異つた工程間のパターンの相対位置のずれ
（いわゆる目合せずれ、以下目合せずれと称す）
を測定し平均値やばらつきを知る必要性が高まつ
て来ている。この為には多数の目合せずれデータ
を効率よく測定しなければならず、従来行なわれ
ているように測微計を用いた目視検査では時間が
かかり過る欠点があつた。
ランジスタ、配線等のパターンが細くなるにつ
れ、異つた工程間のパターンの相対位置のずれ
（いわゆる目合せずれ、以下目合せずれと称す）
を測定し平均値やばらつきを知る必要性が高まつ
て来ている。この為には多数の目合せずれデータ
を効率よく測定しなければならず、従来行なわれ
ているように測微計を用いた目視検査では時間が
かかり過る欠点があつた。
本発明の目的は、従来のもののこのような欠点
を除去し電気的手段を用いて多数の目合せずれデ
ータを効率的に測定する為の検査方法を提供する
事にある。
を除去し電気的手段を用いて多数の目合せずれデ
ータを効率的に測定する為の検査方法を提供する
事にある。
本発明の特徴は、互に直交する二つの矩形パタ
ーンよりなる第１のパターンを半導体基板上に形
成する工程と、前記第１のパターンの対向する四
隅の空所に、前記第１のパターンと平面形状にお
いてそれぞれある間隔を保つて位置させるごと
く、四個の互いに独立したパターンからなる第２
のパターンを形成する工程と、前記第１のパター
ンに第１の電極を接続し、前記第２のパターンの
四個の独立パターンのそれぞれに第２の電極を接
続する工程と、前記第１のパターンと前記第２の
パターンとの相対位置を、前記第１の電極と前記
第２の電極との間の電気的導通の有無によつて検
出する工程とを有するパターン間の相対位置を検
出する方法である。
ーンよりなる第１のパターンを半導体基板上に形
成する工程と、前記第１のパターンの対向する四
隅の空所に、前記第１のパターンと平面形状にお
いてそれぞれある間隔を保つて位置させるごと
く、四個の互いに独立したパターンからなる第２
のパターンを形成する工程と、前記第１のパター
ンに第１の電極を接続し、前記第２のパターンの
四個の独立パターンのそれぞれに第２の電極を接
続する工程と、前記第１のパターンと前記第２の
パターンとの相対位置を、前記第１の電極と前記
第２の電極との間の電気的導通の有無によつて検
出する工程とを有するパターン間の相対位置を検
出する方法である。
このように第１のパターンと第２のパターンと
はたがいにある間隔を保つて位置させるごとく形
成される。ここで実際に形成された両パターンの
全ての個所において両パターンが離間しておれ
ば、両パターン間の目合せずれは許容範囲内にあ
ることとなる。一方、平面形状で上下左右のいず
れかに相対位置が許容範囲以上にずれた場合、す
なわち目合せずれが大の場合、第１のパターンと
第２のパターンとはいずれかの部分で接触するか
ら、これは第１および第２の電極間の電気的導通
が発生することとなり、これにより両パターン間
の相対位置の検査が可能となる。
はたがいにある間隔を保つて位置させるごとく形
成される。ここで実際に形成された両パターンの
全ての個所において両パターンが離間しておれ
ば、両パターン間の目合せずれは許容範囲内にあ
ることとなる。一方、平面形状で上下左右のいず
れかに相対位置が許容範囲以上にずれた場合、す
なわち目合せずれが大の場合、第１のパターンと
第２のパターンとはいずれかの部分で接触するか
ら、これは第１および第２の電極間の電気的導通
が発生することとなり、これにより両パターン間
の相対位置の検査が可能となる。
以下本発明の一実施例を第１図について説明す
る。１は、直交する二つの矩形パターンよりなる
拡散層、２はパターン１の対向する四隅の空所
に、パターン１とはある間隔を保つごとく位置す
る四個の独立の四角平面形状のパターンからなる
ポリシリ層の第２のパターンであり、これら検出
用の第１、第２のパターンは半導体基板の領域３
に形成される。パターン４はコンタクトでありパ
ターン５のアルミ電極を各々パターン１とパター
ン２に電源系を介して接続する為のものである。
第１図では、パターン１のアルミ電極に接続され
ているアルミ配線と測定用アルミパツド、及びパ
ターン２のアルミ電極に接続されているアルミ配
線と測定用アルミパツドの図示は省略してある。
いま第１図においてポリシリ層２のパターンが拡
散層１に対して相対的にずれると、四個のポリシ
リ層のパターン２のうちの少なくとも１個が拡散
層１と重なり電気的に導通する。これにより、拡
散層１とポリシリ層２との間の目合せずれの有無
を電気的に簡単に測定できるようになる。
る。１は、直交する二つの矩形パターンよりなる
拡散層、２はパターン１の対向する四隅の空所
に、パターン１とはある間隔を保つごとく位置す
る四個の独立の四角平面形状のパターンからなる
ポリシリ層の第２のパターンであり、これら検出
用の第１、第２のパターンは半導体基板の領域３
に形成される。パターン４はコンタクトでありパ
ターン５のアルミ電極を各々パターン１とパター
ン２に電源系を介して接続する為のものである。
第１図では、パターン１のアルミ電極に接続され
ているアルミ配線と測定用アルミパツド、及びパ
ターン２のアルミ電極に接続されているアルミ配
線と測定用アルミパツドの図示は省略してある。
いま第１図においてポリシリ層２のパターンが拡
散層１に対して相対的にずれると、四個のポリシ
リ層のパターン２のうちの少なくとも１個が拡散
層１と重なり電気的に導通する。これにより、拡
散層１とポリシリ層２との間の目合せずれの有無
を電気的に簡単に測定できるようになる。
ここではポリシリ層２と拡散層１との間の目合
せずれ検出パターンについて説明したが、アルミ
とポリシリ、アルミと拡散層、コンタクトとポリ
シリ、コンタクトと拡散層、コンタクトとアルミ
等の間の目合せずれも同様のパターンを用いて検
出することができることは当然である。
せずれ検出パターンについて説明したが、アルミ
とポリシリ、アルミと拡散層、コンタクトとポリ
シリ、コンタクトと拡散層、コンタクトとアルミ
等の間の目合せずれも同様のパターンを用いて検
出することができることは当然である。
さらに又、パターン１とパターン２の間隔を変
えたものを多数並べてチエツクする事により、目
合せの大きさと定量的に測定できる。
えたものを多数並べてチエツクする事により、目
合せの大きさと定量的に測定できる。
本発明は以上説明したように簡単に半導体装置
の異つた拡散工程間のパターンの相対位置のずれ
を効率よく測定することができる。
の異つた拡散工程間のパターンの相対位置のずれ
を効率よく測定することができる。
第１図は本発明の一実施例の平面図である。
１……拡散層、２……ポリシリ層、４……拡散
層１あるいはポリシリ２とアルミ電極５とを接続
する為のコンタクトである。
層１あるいはポリシリ２とアルミ電極５とを接続
する為のコンタクトである。
Claims (1)
- １ 互に直交する二つの矩形パターンよりなる第
１のパターンを半導体基板上に形成する工程と、
前記第１のパターンの対向する四隅の空所に、前
記第１のパターンと平面形状においてそれぞれあ
る間隔を保つて位置させるごとく、四個の互いに
独立したパターンからなる第２のパターンを形成
する工程と、前記第１のパターンに第１の電極を
接続し、前記第２のパターンの四個の独立パター
ンのそれぞれに第２の電極を接続する工程と、前
記第１のパターンと前記第２のパターンとの相対
位置を、前記第１の電極と前記第２の電極との間
の電気的導通の有無によつて検出する工程とを有
することを特徴とするパターン間の相対位置を検
出する方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55121512A JPS5745946A (en) | 1980-09-02 | 1980-09-02 | Relative position detecting pattern |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55121512A JPS5745946A (en) | 1980-09-02 | 1980-09-02 | Relative position detecting pattern |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5745946A JPS5745946A (en) | 1982-03-16 |
| JPS622458B2 true JPS622458B2 (ja) | 1987-01-20 |
Family
ID=14813029
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55121512A Granted JPS5745946A (en) | 1980-09-02 | 1980-09-02 | Relative position detecting pattern |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5745946A (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63112657U (ja) * | 1987-01-17 | 1988-07-20 | ||
| US5504999A (en) * | 1992-12-07 | 1996-04-09 | Read-Rite Corporation | Method and apparatus for compensating for process variations in an automatic positioning system |
| JP3039210B2 (ja) * | 1993-08-03 | 2000-05-08 | 日本電気株式会社 | 半導体装置の製造方法 |
| US6828647B2 (en) * | 2001-04-05 | 2004-12-07 | Infineon Technologies Ag | Structure for determining edges of regions in a semiconductor wafer |
| BR0116975A (pt) * | 2001-04-13 | 2005-02-01 | Becton Dickinson Co | Agulha intradérmica |
| US8734390B2 (en) * | 2009-09-30 | 2014-05-27 | Terumo Kabushiki Kaisha | Injection aid and medication syringe device |
| EP2545950A4 (en) | 2010-03-10 | 2014-05-07 | Terumo Corp | Injection needle assembly and drug injection device |
-
1980
- 1980-09-02 JP JP55121512A patent/JPS5745946A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5745946A (en) | 1982-03-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3808527A (en) | Alignment determining system | |
| JPS622458B2 (ja) | ||
| KR20040010225A (ko) | 웨이퍼 등의 기판의 정량적 품질 검사 방법 및 장치 | |
| US4933635A (en) | In-line process monitors for thin film wiring | |
| JP2890442B2 (ja) | 半導体装置のコンタクトホールの目ずれ検査方法 | |
| JP3756348B2 (ja) | 合わせズレ検出パターン | |
| JP2587614B2 (ja) | 半導体装置 | |
| JPS63128636A (ja) | 半導体集積回路装置 | |
| JPS61199623A (ja) | ウエハの位置検出方法およびウエハ | |
| JPH0360192B2 (ja) | ||
| JPS5923422Y2 (ja) | 半導体素子形成ウエ−ハ | |
| JPS61111531A (ja) | 半導体装置のマスク合わせ精度検出方法 | |
| JPH0230173B2 (ja) | ||
| JPS6231148A (ja) | 半導体装置 | |
| JPH10116866A (ja) | 半導体装置及び、この半導体装置とプローブカードとの位置決め方法 | |
| KR100248207B1 (ko) | 반도체 소자의 테스트 패턴 | |
| JPH0974122A (ja) | 半導体装置における容量測定パターン及び容量測定方法 | |
| JPH0338897A (ja) | プリント基板の内層導体の位置ずれ検査方法 | |
| JPH0621025Y2 (ja) | 隣接する２つのチップを同時に測定するプローブカード | |
| JPS61154044A (ja) | プロ−バ−のプロ−ブカ−ド | |
| JP3337400B2 (ja) | センサ電極取出し構造 | |
| KR20000045895A (ko) | 테스트패턴 형성방법 | |
| JPH10303104A (ja) | マスク合わせ精度測定方法、及びマスク合わせ精度測定用パターン構造 | |
| JPS6345833A (ja) | 半導体装置 | |
| JPH069558Y2 (ja) | 打抜き検査マーク付扁平ｆｇコイル製造用シート部材 |