JPS6353942A - マスクパタ−ンの合せずれ測定方法 - Google Patents

マスクパタ−ンの合せずれ測定方法

Info

Publication number
JPS6353942A
JPS6353942A JP19656886A JP19656886A JPS6353942A JP S6353942 A JPS6353942 A JP S6353942A JP 19656886 A JP19656886 A JP 19656886A JP 19656886 A JP19656886 A JP 19656886A JP S6353942 A JPS6353942 A JP S6353942A
Authority
JP
Japan
Prior art keywords
conductive layer
misalignment
layer
mask pattern
electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19656886A
Other languages
English (en)
Inventor
Yoshiaki Toyoshima
豊島 義明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP19656886A priority Critical patent/JPS6353942A/ja
Publication of JPS6353942A publication Critical patent/JPS6353942A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 (産業上の利用分野) 本発明は、集積回路を構成するマスクパターン各層間の
合せずれを測定する方法に関する。
(従来の技術) 集積回路の製造工程においては、それぞれの工程ごとに
拡散層、コンタクトホール、金属配線層等の各層間のリ
ソグラフィー等による合せずれを設計の範囲内に管理し
なければならない。このため、合せずれを測定するため
の測定パターンを集積回路内に作りこみ、この測定パタ
ーンを目視測定することにより各層間の合せずれを認識
していた。
第7図は、従来の製造工程において広く用いられてきた
合せずれ測定パターンの一例を示したものである。所定
ピッチで形成された基準パターン20−1.20−2.
・・・・・・、20−6に対してこれとは異なる所定ピ
ッチを有する合せ層パターン10−1.10−2.・・
・・・・、10−6を形成し、バーニヤの原理によりず
れを読取るように構成する。このような合せずれ測定パ
ターンを拡散層やコンタクトホール等のリソグラフィー
ごとにいくつか同時に形成するようにして基準パターン
に対して合せ層パターンがどれだけずれるかを測定して
その合せ精度を検出するようにしていた。この場合、合
せずれの検出はすべて顕微鏡等を用いてパターンを目視
することによって読み取るようにしている。
しかし、このようなパターンを目視によって読み取る方
法では測定に時間がかかり、また自動化も困難である。
またイオン注入工程等においては、レジストをマスクと
して用いるため、レジスト除去後は半導体基板にレジス
トマスクの形状的な痕跡が残らない。このため製造工程
中はレジストパターンのマスク合せずれを測定すること
が可能であるが、製造工程終了後にはその測定が困難に
なるという欠点がある。
(発明がこ解決しようとする問題点) このように従来のマスクパターンの合せずれ測定方法で
は測定に時間がかかり、かつ製造工程終了後に合せずれ
を測定できない場合があるという問題点がある。したが
って本発明はこのような欠点を除去し、集積回路を構成
する各層間の合せずれ測定方法を提供することを目的と
する。
〔発明の構成〕
(問題点を解決するための手段) 本発明では第1の導電層とこの第1の導電層に隣接しそ
の距離が第1の導電層に対して離間から重畳まで順次変
化するよう配置されしかも互いに電気的に絶縁された第
2の導電層群とを有する合せずれの測定パターンを半導
体基板上に形成する第1の工程と、第2の導電層群のい
ずれの導電層が第1の導電層と重畳しているかを測定す
る第2の工程とを備え、重畳している第2の導電層を特
定することによりマスクパターンの合せずれを測定する
ことを特徴としている。
(作 用) このように本発明による合せずれ測定パターンは、基準
となる層によるパターンとこのパターンに対して段階的
に離間から重畳に至る複数の合せ層パターンから構成さ
れている。
したがって基準層パターンと各合わせパターンの間の導
通特性を測定し、どの位置で両パターンが接しているか
を求めることにより層間の合せずれを知ることができる
またパターンの寸法の変化が無視できない場合には、対
称に変化し逆方向の合せずれを検出するパターンを同時
に形成しておくことにより、寸法変化を相殺し、合せず
れ成分を分離するとともに寸法変化成分をも知ることが
可能となる。
(実施例) 以下本発明の実施例のいくつかを図面を用いて詳細に説
明する。
第1図は本発明の一実施例を説明する平面図で、コンタ
クトホール層を基準層とし金属配線層の合せずれを測定
するための合せずれ測定パターンを示したものである。
この合せずれ測定パターンは、多結晶シリコン層4の上
に形成された絶縁層に形成されたコンタクトホール1と
金属電極2−1゜2−2.・・・・・・、2−6.3−
1.3−2.・・・・・・。
3−6と多結晶シリコン層4から引き出すためのコンタ
クトホール5と電極6とから構成される。
金属電極2−1.2−2.・・・・・・、2−6はその
先端部のコンタクトホール1に対する距離が順次変化し
、本実施例の場合には上部の電極2−1において最も端
部からの距離が離間しており、電極2−6においてコン
タクトホール1に最も多く重畳するように配置される。
このようにコンタクトホール1と電極2−1゜2−2.
・・・・・・、2−6とは距離が順次変化して配置され
るように構成される。なお第1図には電極2−1.2−
2.・・・・・・、2−6に対向するコンタクトホール
の反対辺に設けられた電極3−1゜3−2.・・・・・
・、3−6も示されており、これらはコンタクトホール
1との距離関係が上部から下部にかけて電極2−1.2
−2.・・・・・・、2−6と逆に順次遠ざかるように
配置される。
なお、以下の説明においてはこれらの複数個の電極をま
とめて電極の組と称することとする。
多結晶シリコン層4と右側に配置される電極の組に属す
る各電極2−1.2−2t・・・・・・、2−6との間
の電気的な導通および非導通を測定し、合せずれのない
場合の各電極2−1.2−2.・・・・・・。
2−6に期待される導通非導通と比較することにより合
せずれ足を知ることができる。すなわち第1図において
合せずれのない場合には電極2−1゜2−2.2−3が
非導通であり、電極2−4゜2−5.2−6が導通して
いるものとすれば、多結晶シリコン層4に対して金属配
線層が右方向に合せずれをおこした場合には電極2−4
が非導通となり、合せずれの大きさに対応してさらに電
極2−5.2−6が非導通となる。
また逆に左方向への合せずれが発生した場合には電極2
−3.2−2.2−1がそれぞれ合せずれの大ぎさの対
応して導通するようになる。
例えば、電極の先端位置が0.1μmずつ変化するよう
配置されており、電極2−4が非導通、電極2−5が導
通している場合には金属配線層は右方向に0.1±0.
05μmの合せずれを起していることがわかる。
なお、以上の説明では電極の組と多結晶シリコン4との
間の導通・非導通を測定したが、同様な導通・非導通の
測定は隣接する電極間でも可能であり、例えば電極2−
3と2−4の間では非導通、電極2−4と2−5の間で
は導通状態を知ることができる。
この場合には多結晶シリコン4に接続される電極6およ
びコンタクトホール5は不要であるが、測定の簡便さの
ためにはこれらを設けておくことが望ましい。
ところで、以上説明した合せずれ測定方法ではりソグラ
フィおよびエツチング等の工程で発生するパターンの寸
法変化による合せずれは検出できない。このようなパタ
ーン寸法の変化をも重畳した合せずれを検出するために
は第1図の左側に示す電極の組3−1.3−2.・・・
・・・、3−6を利用する。この時の左側の電極の組の
各電極数とコンタクトホール1との距離は左側の組と異
なっても良いが、後述するような誤差分離を行いやすく
するためには電極数および距離とも左右同一に配置する
ことが望ましい。
パターン寸法変化はコンタクトホール1および金属配線
層による各電極ともに発生しうるが、いずれもパターン
が等方的に細くなるかまたは太くなるかである。したが
って、電極2−1.2−2゜・・・・・・、2−6の組
と電極3−1.3−2.・・・・・・。
3−6の組とを測定して得られる合せずれ測定値に対し
て寸法変化による成分はおのおの逆符号の誤差成分とな
る。したがって各組による合せずれ測定値の和を取るこ
とにより合せずれ成分を分離して取り出すことができ、
またその差を取ることにより寸法変化成分を分離して取
り出すことができる。
第1図に示した例では平面内の一方向(この場金属右方
向)についての合せずれを測定する場合について示した
。しかし同様なパターンを90’回転して同時に配置し
測定することにより直交する方向の合せずれが測定でき
、双方のベクトル羽により任意方向の合せずれを求める
ことが可能である。
また1つの導電層に対してこれを取り囲むように電極の
組を配置することにより任意方向の合せずれを測定する
ことができる。
第2図はこのような場合の実施例を示した合せずれ測定
パターンの平面図である。多結晶シリコン17の上面に
開孔されたコンタクトホールを取り囲むように4つの電
極の組8−1〜8−6゜18−1〜18−6.9−1〜
9−6.19−1〜19−6をそれぞれ配置し、第1図
で説明したと同様の測定を行なうことにより任意方向の
合せずれを求めることができる。
以上説明した実施例では、第1の導電層としてコンタク
トホールによって規定される多結晶シリコン層を、第2
の導電層として金属配線層を用い各導電層間の特性とし
て電気的導通を測定し、コンタクトホール層と金属配線
層との間の合せずれを測定する場合について説明したが
、本発明は、上記以外の層の組合せに対しても合せずれ
測定が可能である。以下その例を説明する。なお説明の
便宜上第2導電層となる層のパターンは、1組のみを示
すが、第2図に示した場合と同様に位置関係を変えた複
数組のパターンを設けることにより合せずれ成分と寸法
変化成分とをそれぞれ分離して検出できる。
、まず、素子分離領域に囲まれた能動素子領域と、高ド
ーズイオン注入層との合わせずれを検出する場合につい
て説明する。
第3図はこの場合に使用される合わせずれ測定パターン
の一例を示す平面図、第4図はそのA−A断面図である
。配線金属層による電極21−1゜21−2.・・・・
・・、21−6は絶縁層7に開孔されたコンタクトホー
ル22を介して半導体基板25上の能動素子領wt23
−1.23−2.・・・・・・。
23−6にそれぞれ接続されている。能動素子領域23
−1.23−2.・・・・・・、23−6はそれぞれ、
フィールド酸化膜26により囲まれた高ドーズイオン注
入層24に対する距離が順次具なるように構成されてい
る。
高ドーズイオン注入層24に対し重畳する領域の能動素
子領域表面の不純物m度は高くなる。この時半導体基板
25と高ドーズイオン注入層24との不純物導電型が同
一になるように、例えばn型基板にn型不純物をイオン
注入するようにすれば、高ドーズイオン注入層24との
重畳部分を有する能動素子領域とそれに対応する電極間
の電気的特性は抵抗性のものとなる。
これに対して重畳部分のない能動素子領域では金属・半
導体接合特性を示すことになり、一般的には前者よりも
高い接触抵抗を与えることとなる。
したがって、各能動素子領域の高ドーズイオン注入層2
4に対する位置が抵抗値測定により判定できるため合せ
ずれの測定が可能となる。なお各能動素子領域はその全
領域が対応する電極に接触する必要があるためコンタク
トホール22は各能動素子領域23−1.23−2.・
・・・・・、23−6を包含するように開孔しておく必
要がある。さらに開孔時に素子分離領域の絶縁膜を浸蝕
しないよう素子分離領域の絶縁膜と配線金属層下の絶縁
膜の材質を変えて形成しておくことが好ましい。
次に多結晶シリコン層と金属配線層との間の合わせずれ
を検出する場合について説明する。
第5図はこのような場合に用いられる合せずれ測定パタ
ーンの平面図を示したものである。絶縁層34を開孔し
て得られたコンタクトホール33内に形成された多結晶
シリコン層31と配線金属による電極32−1.32−
2.・・・・・・、32−6との間で第1図で説明した
のと同様な導通判定を行うことにより合せずれ測定がで
きる。
なお、コンタクトホール33は多結晶シリコン層31を
包含する領域に開孔しておく必要がある。
このため同時に通常設けられている多結晶シリコン層3
1の下の絶縁層を浸蝕することがないよう多結晶シリコ
ン層31と電lf!層23−1.23−2、・・・・・
・、32−6との間の絶縁膜の材質を多結晶シリコン層
31下の絶縁膜とは異なって浸蝕されにくいものに変え
ておくことが好ましい。
以上実施例に基づいて説明したように、本発明は2種の
導電層間の電気的特性を測定し、導電層間の電気的特性
がその間の距離によって変化することを利用して合せず
れを測定するものであって、導電層の組合せにより電気
的特性を選択し、合せずれの測定をおこなうことが可能
となる。
なお、合せずれ測定要パターンとしては実施例に示した
ものの他、多層配線の金属配線パターンどうし等にも適
用可能である。また、パターン形状、寸法を限定するも
のではない。
〔発明の効果〕
以上実施例に基づいて詳細に説明したように本発明では
2つの導電層間の合せずれを相対位置をあらかじめ順次
変化させておくことにより電気的に測定するようにして
いるため、目視による従来の方法に比較し測定の自動化
およびデータ収集の高速化が可能となる。また、外観で
は観察不能なパターンずれも測定することが可能になる
【図面の簡単な説明】
第1図〜第3図および第5図は本発明の実施例に用いら
れる合せずれ測定パターンの平面図、第4図は第3図の
断面図、第6図は第5図の断面図、第7図は従来の測定
に用いられる合Uずれ測定パターンの平面図である。 1・・・コンタクトホール、2−1.2−2.・・・・
・・。 2−6・・・金属配線層による電極、3−1.3−2゜
・・・・・・、3−6・・・金属配rA層による電極、
4・・・多結晶シリコン層、7・・・コンタクトホール
、8−1゜8−2.・・・・・・、8−6・・・金属配
線層による電極、9−1.9−2.・・・・・・、9−
6・・・金属配線層による電極、18−1.18−2.
・・・・・・、18−6・・・金属配線層による電極、
19−1.19−2.・・・・・・、19−6・・・金
属配線層による電極、17・・・多結晶シリコン層、2
1−1..21−2.・・・・・・。 21−6・・・金属配線層による電極、22・・・コン
タクトホール、23−1.23−2.・・・・・・、2
3−6・・・能動素子vA域層、24・・・高ドーズイ
オン注入層、31・・・多結晶シリコン層、32−1.
32−2、・・・・・・、32−6・・・金属配線層に
よる電極、33・・・コンタクトホール。 出願人代理人  佐  藤  −維 手3 図 躬4図

Claims (1)

  1. 【特許請求の範囲】 1、第1の導電層と、この第1の導電層に隣接し、その
    距離が前記第1の導電層に対して離間から重畳まで順次
    変化するよう配置され、しかも互いに電気的に絶縁され
    た第2の導電層群とを有する合せずれ測定パターンを半
    導体基板上に形成する第1の工程と、前記第2の導電層
    群のいずれの導電層が前記第1の導電層と重畳している
    かを電気的に測定する第2の工程とを備え、重畳してい
    る前記第2の導電層を特定することによりマスクパター
    ンの合せずれを測定することを特徴とするマスクパター
    ンの合せずれ測定方法。 2、第1の導電層が上部にコンクタト孔を形成された絶
    縁層を有する多結晶シリコン層であり、第2の導電層が
    金属配線層である特許請求の範囲第1項記載のマスクパ
    ターンの合せずれ測定方法。 3、第1の導電層が能動素子領域であり、第2の導電層
    が先端部の一定位置にコンタクト孔の形成された高濃度
    イオン注入層である特許請求の範囲第1項記載のマスク
    パターンの合せずれ測定方法。 4、第1の導電層がコンタクト孔内に形成された多結晶
    シリコン層であり、第2の導電層が金属配線層である特
    許請求の範囲第1項記載のマスクパターンの合せずれ測
    定方法。 5、第2の導電層群が第1の導電層の対向辺の両方に形
    成されたことを特徴とする特許請求の範囲第1項記載の
    マスクパターンの合せずれ測定方法。 6、対向辺上に形成された1組の第2の導電層群におけ
    る各導電層の第1の導電層との距離変化が前記第1の導
    電層の中心線に対し線対称、または前記第1の導電層の
    中心に対し点対称となつていることを特徴とする特許請
    求の範囲第1項記載のマスクパターンの合せずれ測定方
    法。 7、第2の導電層群が2組の対向辺の各辺上に形成され
    ていることを特徴とする特許請求の範囲第1項記載のマ
    スクパターンの合せずれ測定方法。
JP19656886A 1986-08-22 1986-08-22 マスクパタ−ンの合せずれ測定方法 Pending JPS6353942A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19656886A JPS6353942A (ja) 1986-08-22 1986-08-22 マスクパタ−ンの合せずれ測定方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19656886A JPS6353942A (ja) 1986-08-22 1986-08-22 マスクパタ−ンの合せずれ測定方法

Publications (1)

Publication Number Publication Date
JPS6353942A true JPS6353942A (ja) 1988-03-08

Family

ID=16359901

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19656886A Pending JPS6353942A (ja) 1986-08-22 1986-08-22 マスクパタ−ンの合せずれ測定方法

Country Status (1)

Country Link
JP (1) JPS6353942A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0385702A2 (en) * 1989-02-27 1990-09-05 Nec Corporation Method for electrically detecting positional deviation of contact hole in semiconductor device
KR100425163B1 (ko) * 2001-06-27 2004-03-30 주식회사 하이닉스반도체 배선의 신뢰성 평가 패턴
US7569403B2 (en) 2004-05-20 2009-08-04 Kabushiki Kaisha Toshiba Pattern evaluation method, manufacturing method of semiconductor device, correction method of mask pattern and manufacturing method of exposure mask

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0385702A2 (en) * 1989-02-27 1990-09-05 Nec Corporation Method for electrically detecting positional deviation of contact hole in semiconductor device
KR100425163B1 (ko) * 2001-06-27 2004-03-30 주식회사 하이닉스반도체 배선의 신뢰성 평가 패턴
US7569403B2 (en) 2004-05-20 2009-08-04 Kabushiki Kaisha Toshiba Pattern evaluation method, manufacturing method of semiconductor device, correction method of mask pattern and manufacturing method of exposure mask

Similar Documents

Publication Publication Date Title
US7688083B2 (en) Analogue measurement of alignment between layers of a semiconductor device
KR100273317B1 (ko) 반도체 소자 제조 공정에서 미스얼라이먼트 측정을 위한 테스트패턴의 구조와 그 측정방법
JP2718380B2 (ja) 半導体装置の電気特性検査パターン及び検査方法
US5543633A (en) Process and structure for measuring the planarity degree of a dielectric layer in an integrated circuit and integrated circuit including means for performing said process
US7626402B2 (en) Semiconductor device and method of measuring sheet resistance of lower layer conductive pattern thereof
JPS6353942A (ja) マスクパタ−ンの合せずれ測定方法
CN205723527U (zh) 可靠性测试结构
US6518606B1 (en) Semiconductor device permitting electrical measurement of contact alignment error
JPH0230173B2 (ja)
JP2839469B2 (ja) マスク合わせずれ測定用パターン及びその測定方法
CN214068725U (zh) 晶圆的测试结构
CN213958950U (zh) 晶圆的测试结构
JP2587614B2 (ja) 半導体装置
JPH10335229A (ja) マスクの合わせずれ評価用テストパターン
JPS6148927A (ja) 半導体装置
JP2001291754A (ja) 導電性プラグ抵抗測定用パターンを有する半導体素子およびプロセス評価方法
KR20000045895A (ko) 테스트패턴 형성방법
KR100524458B1 (ko) 반도체 소자의 테스트 패턴
JPH0499015A (ja) 半導体装置の製造方法
JPH0311097B2 (ja)
JPH0640037B2 (ja) 二次元平面上の力検出装置
JP2001118901A (ja) 重ね合わせずれ計測方法および半導体装置
JPH0364944A (ja) 電子回路装置の検査装置
CN117607540A (zh) 超导量子干涉装置的电阻测试方法及量子芯片
JPH0435907B2 (ja)