JPH0311097B2 - - Google Patents
Info
- Publication number
- JPH0311097B2 JPH0311097B2 JP60227202A JP22720285A JPH0311097B2 JP H0311097 B2 JPH0311097 B2 JP H0311097B2 JP 60227202 A JP60227202 A JP 60227202A JP 22720285 A JP22720285 A JP 22720285A JP H0311097 B2 JPH0311097 B2 JP H0311097B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film electrode
- electrode array
- misalignment
- predetermined pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000010409 thin film Substances 0.000 claims description 48
- 239000000758 substrate Substances 0.000 claims description 12
- 239000011295 pitch Substances 0.000 claims description 10
- 238000011156 evaluation Methods 0.000 claims description 8
- 238000000034 method Methods 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 238000003491 array Methods 0.000 description 3
- 238000011179 visual inspection Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 1
- 208000010247 contact dermatitis Diseases 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
【発明の詳細な説明】
［産業上の利用分野］
この発明は、たとえば半導体素子の製造工程に
おいて基板上に所定のパターンを形成するとき、
そのパターンと基板との間の位置合わせずれ量を
評価するための方法に関する。
おいて基板上に所定のパターンを形成するとき、
そのパターンと基板との間の位置合わせずれ量を
評価するための方法に関する。
［従来の技術］
第２図は、従来の位置合わせずれ量評価方法を
説明するための図である。従来、パターンの位置
合わせずれ量は、以下のようにして評価されてい
た。まず、予め基板上に、たとえばエツチング等
の手法によつて一定のピツチで配列された複数個
の凹部１を形成しておく。次に、所定のパターン
を基板上に形成する際、縮小投影露光器などを介
して感光性樹脂などからなる複数個の凸部２を形
成する。この凸部２は、上述した凹部１に対応す
る位置に形成され、かつ凹部１とは異なつたピツ
チで配列されている。したがつて、凹部１と凸部
２とは或る位置のところでその中心線が一致す
る。第２図においては、最も左側に位置する凹部
１と凸部２とがそのそれぞれの中心線を一致させ
ている。こうして、従来では、凹部１の中心線と
凸部２の中心線がどの位置で一致するのかを目視
により確認することによつて、パターンの位置合
わせずれ量を読取つていた。
説明するための図である。従来、パターンの位置
合わせずれ量は、以下のようにして評価されてい
た。まず、予め基板上に、たとえばエツチング等
の手法によつて一定のピツチで配列された複数個
の凹部１を形成しておく。次に、所定のパターン
を基板上に形成する際、縮小投影露光器などを介
して感光性樹脂などからなる複数個の凸部２を形
成する。この凸部２は、上述した凹部１に対応す
る位置に形成され、かつ凹部１とは異なつたピツ
チで配列されている。したがつて、凹部１と凸部
２とは或る位置のところでその中心線が一致す
る。第２図においては、最も左側に位置する凹部
１と凸部２とがそのそれぞれの中心線を一致させ
ている。こうして、従来では、凹部１の中心線と
凸部２の中心線がどの位置で一致するのかを目視
により確認することによつて、パターンの位置合
わせずれ量を読取つていた。
［発明が解決しようとする問題点］
このように従来の評価方法では、凹部と凸部の
それぞれの中心線が一致しているか否かを目視に
よつて判断しているので、たとえば観察者が異な
ればその判断も異なつてくることがある。さら
に、目視によつて判断するものであるが、その判
断に時間を要し、作業能率の低下をきたすなどの
問題点があつた。
それぞれの中心線が一致しているか否かを目視に
よつて判断しているので、たとえば観察者が異な
ればその判断も異なつてくることがある。さら
に、目視によつて判断するものであるが、その判
断に時間を要し、作業能率の低下をきたすなどの
問題点があつた。
それゆえに、この発明の目的は、評価にあたつ
て人為差がなく、しかも正確に評価でき、かつ作
業能率の向上も期待できる、パターンの位置合わ
せずれ量評価方法を提供することである。
て人為差がなく、しかも正確に評価でき、かつ作
業能率の向上も期待できる、パターンの位置合わ
せずれ量評価方法を提供することである。
［問題点を解決するための手段］
この発明は、基板上に所定のパターンを形成す
るとき、そのパターンと基板との間の位置合わせ
ずれ量を評価するための方法であつて、以下のこ
とを特徴とする。
るとき、そのパターンと基板との間の位置合わせ
ずれ量を評価するための方法であつて、以下のこ
とを特徴とする。
予め基板上に、一定のピツチで配列され、かつ
それぞれが導電性を有する第１の薄膜電極列を形
成しておく。そして、所定のパターンを形成する
際、上記第１の薄膜電極列に対応する位置に第１
の薄膜電極列とは異なつたピツチで配列され、か
つそれぞれが導電性を有する第２の薄膜電極列を
形成する。こうして、第１の薄膜電極列と第２の
薄膜電極列との電気的導通状態によつて、所定の
パターンの位置合わせずれ量を評価する。
それぞれが導電性を有する第１の薄膜電極列を形
成しておく。そして、所定のパターンを形成する
際、上記第１の薄膜電極列に対応する位置に第１
の薄膜電極列とは異なつたピツチで配列され、か
つそれぞれが導電性を有する第２の薄膜電極列を
形成する。こうして、第１の薄膜電極列と第２の
薄膜電極列との電気的導通状態によつて、所定の
パターンの位置合わせずれ量を評価する。
［作用］
第１の薄膜電極列のピツチと第２の薄膜電極列
のピツチとが異なつているので、それらは必ずど
こかで接触する。その接触した位置では、第１の
薄膜電極と第２の薄膜電極とが電気的導通状態に
ある。したがつて、どの電極が電気的導通状態に
なつているかによつてパターンの位置合わせずれ
量を評価することができる。
のピツチとが異なつているので、それらは必ずど
こかで接触する。その接触した位置では、第１の
薄膜電極と第２の薄膜電極とが電気的導通状態に
ある。したがつて、どの電極が電気的導通状態に
なつているかによつてパターンの位置合わせずれ
量を評価することができる。
［実施例］
第１図はこの発明の一実施例を説明するための
図である。基板上に所定のパターンを形成するの
に先立ち、予め基板上に、それぞれが導電性を有
する金属からなる第１の薄膜電極列３を形成して
おく。各薄膜電極列３は、一定のピツチで配列さ
れている。
図である。基板上に所定のパターンを形成するの
に先立ち、予め基板上に、それぞれが導電性を有
する金属からなる第１の薄膜電極列３を形成して
おく。各薄膜電極列３は、一定のピツチで配列さ
れている。
次に、所定のパターンを形成する際、第１の薄
膜電極列３に対応する位置にこの第１の薄膜電極
列とは異なつたピツチで配列されるように第２の
薄膜電極列４を形成する。この第２の薄膜電極列
４も、それぞれが導電性を有する金属から作られ
ている。また、図示するように、第１の薄膜電極
列３のそれぞれはその一方端に接続端子５を有
し、また第２の薄膜電極列４もそれぞれの一方端
に接続端子６を有している。
膜電極列３に対応する位置にこの第１の薄膜電極
列とは異なつたピツチで配列されるように第２の
薄膜電極列４を形成する。この第２の薄膜電極列
４も、それぞれが導電性を有する金属から作られ
ている。また、図示するように、第１の薄膜電極
列３のそれぞれはその一方端に接続端子５を有
し、また第２の薄膜電極列４もそれぞれの一方端
に接続端子６を有している。
第１の薄膜電極列３と第２の薄膜電極列４と
は、そのピツチが異なつているので、必ずどこか
の位置でそれらが互いに接触する。第１の薄膜電
極列３の接続端子５および第２の薄膜電極列４の
接続端子６は、プローバ端子が置かれ、そこから
電流が流される。したがつて、第１の薄膜電極３
と第２の薄膜電極４とが接触状態にあれば、それ
らは電気的導通状態となり、それゆえに第１の薄
膜電極と第２の薄膜電極とがどの位置で接触した
かを電気的に検出することができる。第１図に示
した例では、第１の薄膜電極列３および第２の薄
膜電極列４はそれぞれ上から３番目および４番目
の電極が接触状態にあり、したがつてその様子が
電気的に検出される。
は、そのピツチが異なつているので、必ずどこか
の位置でそれらが互いに接触する。第１の薄膜電
極列３の接続端子５および第２の薄膜電極列４の
接続端子６は、プローバ端子が置かれ、そこから
電流が流される。したがつて、第１の薄膜電極３
と第２の薄膜電極４とが接触状態にあれば、それ
らは電気的導通状態となり、それゆえに第１の薄
膜電極と第２の薄膜電極とがどの位置で接触した
かを電気的に検出することができる。第１図に示
した例では、第１の薄膜電極列３および第２の薄
膜電極列４はそれぞれ上から３番目および４番目
の電極が接触状態にあり、したがつてその様子が
電気的に検出される。
こうして、第１の薄膜電極列と第２の薄膜電極
列とがどの位置で電気的導通状態になるかによつ
て、パターンの位置合わせずれ量を評価すること
ができる。
列とがどの位置で電気的導通状態になるかによつ
て、パターンの位置合わせずれ量を評価すること
ができる。
なお、図示した実施例では、第１の薄膜電極３
および第２の薄膜電極４がそれぞれ長方形形状と
なつているが、そのような形状に限られるもので
はなく、たとえば菱形などのような接触感度の高
くなる形状にしてもよい。さらに、第１の薄膜電
極３および第２の薄膜電極４がそれぞれ金属から
作られていたが、導電性を有する材料であるなら
ば金属以外のものからそれらの電極を作るように
してもよい。
および第２の薄膜電極４がそれぞれ長方形形状と
なつているが、そのような形状に限られるもので
はなく、たとえば菱形などのような接触感度の高
くなる形状にしてもよい。さらに、第１の薄膜電
極３および第２の薄膜電極４がそれぞれ金属から
作られていたが、導電性を有する材料であるなら
ば金属以外のものからそれらの電極を作るように
してもよい。
［発明の効果］
以上のように、この発明によれば、第１の薄膜
電極列と第２の薄膜電極列との電気的導通状態に
よつて所定のパターンの位置合わせずれ量を評価
するものであるので、従来の目視による観察とは
異なり、作業者による差は無くなり、しかも正確
な評価および作業能率の向上を実現することがで
きる。
電極列と第２の薄膜電極列との電気的導通状態に
よつて所定のパターンの位置合わせずれ量を評価
するものであるので、従来の目視による観察とは
異なり、作業者による差は無くなり、しかも正確
な評価および作業能率の向上を実現することがで
きる。
第１図は、この発明の一実施例を説明するため
の図であり、第１の薄膜電極列および第２の薄膜
電極列の配列状態を示している。第２図は、従来
の位置合わせずれ量評価方法を説明するための図
であり、評価用凹部および評価用凸部の配列状態
を示している。 図において、３は第１の薄膜電極列、４は第２
の薄膜電極列を示す。
の図であり、第１の薄膜電極列および第２の薄膜
電極列の配列状態を示している。第２図は、従来
の位置合わせずれ量評価方法を説明するための図
であり、評価用凹部および評価用凸部の配列状態
を示している。 図において、３は第１の薄膜電極列、４は第２
の薄膜電極列を示す。
Claims (1)
- 【特許請求の範囲】 １ 基板上に所定のパターンを形成するとき、そ
のパターンと基板との間の位置合わせずれ量を評
価するための方法であつて、 予め基板上に、一定のピツチで配列され、かつ
それぞれが導電性を有する第１の薄膜電極列を形
成しておき、 前記所定のパターンを形成する際、前記第１の
薄膜電極列に対応する位置に前記第１の薄膜電極
列とは異なつたピツチで配列され、かつそれぞれ
が導電性を有する第２の薄膜電極列を形成し、 前記第１の薄膜電極列と前記第２の薄膜電極列
との電気的導通状態によつて所定のパターンの位
置合わせずれ量を評価する、パターンの位置合わ
せずれ量評価方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60227202A JPS6286741A (ja) | 1985-10-11 | 1985-10-11 | パタ−ンの位置合わせずれ量評価方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60227202A JPS6286741A (ja) | 1985-10-11 | 1985-10-11 | パタ−ンの位置合わせずれ量評価方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6286741A JPS6286741A (ja) | 1987-04-21 |
| JPH0311097B2 true JPH0311097B2 (ja) | 1991-02-15 |
Family
ID=16857095
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60227202A Granted JPS6286741A (ja) | 1985-10-11 | 1985-10-11 | パタ−ンの位置合わせずれ量評価方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6286741A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2145630A2 (en) | 2003-03-18 | 2010-01-20 | Suntory Holdings Limited | Angiotensin-converting enzyme inhibitory peptides |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008270277A (ja) | 2007-04-16 | 2008-11-06 | Nec Electronics Corp | 位置ずれ検出パターン、位置ずれ検出方法および半導体装置 |
| JP2012023238A (ja) | 2010-07-15 | 2012-02-02 | Renesas Electronics Corp | 半導体装置、半導体装置の製造方法、及び半導体装置の設計方法 |
-
1985
- 1985-10-11 JP JP60227202A patent/JPS6286741A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2145630A2 (en) | 2003-03-18 | 2010-01-20 | Suntory Holdings Limited | Angiotensin-converting enzyme inhibitory peptides |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6286741A (ja) | 1987-04-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63256873A (ja) | 配線パネルの電気的機能試験装置 | |
| CN100461381C (zh) | 半导体晶片 | |
| KR0180328B1 (ko) | 플러그 저항과 계면 저항을 분리하여 측정하는 방법과 그 테스트 패턴 | |
| JPH0311097B2 (ja) | ||
| EP0638936A1 (en) | Gate array LSI | |
| JP2890442B2 (ja) | 半導体装置のコンタクトホールの目ずれ検査方法 | |
| US5700979A (en) | Flexible strip cable with extension for testing | |
| US6518606B1 (en) | Semiconductor device permitting electrical measurement of contact alignment error | |
| JPH0640181B2 (ja) | 液晶表示装置 | |
| JPH10148651A (ja) | 電気的測定器の測定用端子 | |
| JP2001291754A (ja) | 導電性プラグ抵抗測定用パターンを有する半導体素子およびプロセス評価方法 | |
| JPH05206383A (ja) | 半導体ウエハー及びその検査方法 | |
| JP3722092B2 (ja) | 配線テストパターンの評価方法 | |
| JP2007134499A (ja) | Ｍｏｓ形半導体素子の短絡ゲート位置の検知方法 | |
| JPS6353942A (ja) | マスクパタ−ンの合せずれ測定方法 | |
| JPH0230173B2 (ja) | ||
| JPS62226639A (ja) | 半導体装置の合せずれ検出方法 | |
| JPH01150863A (ja) | プローブカード | |
| JP2008153247A (ja) | ピッチ変換ユニット | |
| KR100489589B1 (ko) | 반도체소자의테스트패턴 | |
| JPH0287083A (ja) | リード端子接続ソケット | |
| JPH0973961A (ja) | 電子部品用コネクタ | |
| JPH0715928B2 (ja) | 半導体装置の検査方法 | |
| JPH02310942A (ja) | 半導体装置の製造検査装置 | |
| JPS63108266A (ja) | プローブ装置 |