JP3722092B2

JP3722092B2 - 配線テストパターンの評価方法

Info

Publication number: JP3722092B2
Application number: JP2002164355A
Authority: JP
Inventors: 康宏北村
Original assignee: Denso Corp
Current assignee: Denso Corp
Priority date: 2002-06-05
Filing date: 2002-06-05
Publication date: 2005-11-30
Anticipated expiration: 2022-06-05
Also published as: JP2004014694A

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体デバイスにおける開発段階のテストパターンの評価方法に関するもので、特に配線ショート不調解析に用いる配線テストパターンの評価方法に関するものである。
【０００２】
【従来の技術】
半導体デバイスにおける不良解析は、その不良が発生した原因を明らかにし、開発段階・プロセス段階において必要な対策を施すことによって、例えば歩留の向上に大きく貢献できるため非常に重要である。
【０００３】
近年、半導体デバイスにおける小型化・高密度化の要請に伴い、配線の巾やピッチが微細化される傾向にある。このように配線の微細化が進むと、製造プロセスにおける異物等の影響によって、配線のショート不良が発生しやすくなる。
【０００４】
そこで開発段階において、予めショート不良要因の調査・対策を実施するために、配線部のみを分離して配線のショート不良の有無を検査している。すなわち、図５（ａ）に示す２本の配線６を並行に形成したパターンや、図５（ｂ）に示す配線６を櫛歯状に形成したパターンを用い、各端子７間のリーク電流を測定することで配線６間のショート不良の発生有無を評価している。
【０００５】
【発明が解決しようとする課題】
図５（ａ），図５（ｂ）に示すパターンにおいて、上述のショート不良箇所を特定するためには、発光解析であるエミッション法や発熱解析の液晶法といった手法により少しずつ検査を実施する必要がある。しかしながらこれらの解析手法では、不良箇所の特定に多大な時間を要すため、その対策を製造プロセスに反映させるサイクルが長くなり、開発段階に長期間を要するといった問題や装置導入のための費用がかかるといった問題がある。また、顕微鏡等で確認することも考えられるが配線の微細化により、不良箇所を確認することが非常に困難である。
【０００６】
本発明は上記問題点に鑑み、ショート不良箇所を容易に特定可能な配線テストパターンの評価方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】
上記目的を達成する為に、請求項１に記載の配線テストパターンの評価方法は、シリコン基板上に、少なくとも２個の抵抗値が既知の抵抗体と、抵抗体間を電気的且つ直列に接続する配線と、配線と同材料を用い配線に対して所定の隙間を有しつつ配線に隣接して形成された隣接配線と、抵抗体に夫々電気的に接続される２個の端子とを備えた配線テストパターンを用い、２個の端子間に電圧を印加し隣接配線に任意の電位を印加することにより、配線と隣接配線との間に発生したショート箇所を特定することを特徴とする。
【０００８】
このように、配線テストパターンは、従来のような２本の配線を並列的に並べたものではなく、配線間を抵抗値が既知の抵抗体により直列に接続しつつ、その抵抗体に接続した配線の周りに、所定の隙間を持って同材料からなる隣接配線が形成された構造を有する。そして、このような構成の配線テストパターンを用い、２個の端子間に所定の電圧を印加し、隣接配線に任意の電位を印加しておく。従って、ある任意の箇所の配線と隣接配線の間でショートして隣接配線に短絡した場合、そのショートした箇所に応じて２個の端子間の抵抗値が変化する。このように端子間の抵抗値を測定することで、抵抗値変化に基づき、容易にショート不良の発生有無及び発生箇所を特定することができる。
【０００９】
請求項２に示すように隣接配線は、配線に対して所定の隙間を有しつつ配線を取り囲むように形成されることが好ましい。このように、配線の周囲を所定の隙間を持たせた隣接配線により取り囲むことで、実際の製品において隣接して形成される２本の配線の位置関係をほぼ模倣することができる。又、配線の周囲を隣接配線が取り囲むことで、両配線間の隙間に角部（以下コーナー部という）が形成され、製品における配線パターンの折れ曲がり部のショート不良の評価も実施することができる。
【００１０】
請求項３に示すように、少なくとも２個の抵抗体は、拡散抵抗からなることが好ましい。配線と隣接配線間のショート箇所を容易に見つけることが本発明の目的であり、そのため、比較的形成しやすく抵抗値も安定している拡散抵抗を用いることが好ましい。
【００１１】
請求項４に示すように、配線と隣接配線との間の隙間は、製品に用いられる配線パターンにおける配線間の隙間の最小値以下に設定されることが好ましい。このように設定することで、製品を実際に製造するプロセスにおける配線パターンと同等かそれ以上に厳しい状態で、配線と隣接配線間のショート不良の評価を行うことができるため、製品におけるショート不良の発生をより確実に防止できる。
【００１３】
【発明の実施の形態】
以下、本発明の実施の形態を図に基づいて説明する。
（第１の実施の形態）
図１（ａ）〜（ｄ）は、本実施の形態における配線テストパターンの製造工程を示す工程別断面図である。尚、第１実施形態においては、配線テストパターンの抵抗体として拡散抵抗を用いている。
【００１４】
先ず、シリコン基板１上に熱酸化により図示しない酸化シリコン膜を形成し、更にその上に気相成長により図示しない窒化シリコン膜を形成する。その窒化シリコン膜はパターニングされ、選択酸化領域が形成される。その後、窒化シリコン膜をマスクにしてシリコン基板１の表面に、例えば熱酸化法によりフィールド酸化膜２を選択的に形成し、窒化シリコン膜及びその下の酸化シリコン膜をエッチングにより除去することで、図１（ａ）に示す状態となる。
【００１５】
次に、形成したフィールド酸化膜２をマスクにして、シリコン基板１にＮ型或いはＰ型の不純物を例えばイオン注入法により導入する。この不純物が導入されたシリコン基板１を高温で熱処理することにより、Ｎ型或いはＰ型領域の拡散層が形成され、これを各配線間を繋ぐ拡散抵抗３として用いる。この際、拡散抵抗３は、ショート不良箇所を素早く特定するために抵抗値が既知である必要があるため、所定の巾を持ったフィールド酸化膜２間に所定のイオン注入条件（不純物濃度、不純物注入量、注入エネルギー）により、所定の長さと深さの拡散抵抗３が形成される。この場合、全ての拡散抵抗３を同じ抵抗値としても良いし、異なる抵抗値としても良い。又、ショート不良箇所の特定という目的により、シリコン基板１上に少なくとも２個の拡散抵抗３を有する（尚、本実施例では図１（ｂ）に示すように、拡散抵抗３が４個の例を示し、夫々を３ａ〜３ｄとする）。
【００１６】
拡散抵抗３ａ〜３ｄを形成後、シリコン基板１全面上に例えば酸化シリコン膜を気相成長させ、層間絶縁膜４とする。さらに、フォトリソグラフィにより、拡散抵抗３ａ〜３ｄ上の層間絶縁膜４に、電極引き出し用のコンタクトホール５を開口することにより、図１（ｃ）に示すような所定の形状を有する層間絶縁膜４が形成される。
【００１７】
次に、シリコン基板１全面に、例えばスパッタリング法により、配線６、端子７（本実施例では後述する説明の都合上、図１（ｄ）に示すように７ａ，７ｂと区分して示す）及び隣接配線８となる導電性金属を堆積させる。そして、フォトリソグラフィにより、導電性金属を加工し、所定の配線６、端子７ａ，７ｂ及び隣接配線８のパターンを形成する。これにより、各拡散抵抗３ａ〜３ｄ間は配線６により電気的に接続され、更に配線テストにおいて電圧が印加される２個の端子７ａ，７ｂも夫々拡散抵抗３ａ，３ｄと電気的に接続される。
【００１８】
また、拡散抵抗３ａ〜３ｄに電気的に接続されず層間絶縁膜４上に形成された隣接配線８は、フォトリソグラフィにより隣接する配線６との間に電気的な接続が無いように、所定の隙間９をもって形成される。その構造は少なくとも配線６の１辺に隣接するように形成されており、好ましくは配線６を取り囲むように形成される。隣接配線８が配線６を所定の隙間９を有しつつ取り囲むように形成されると、実際の製品において隣接して形成される２本の配線の位置関係を、ほぼ模倣することができる。又、隙間９にコーナー部が形成されるため、製品における配線パターンの折れ曲がり部のショート不良を評価することが可能となる。
【００１９】
更に、配線６と隣接配線８の間の隙間９は、製品に用いられる配線のショート不良要因を確実に突きとめるべく、製品の配線パターンにおける配線間の隙間の最小値以下の巾で設定される。これにより、配線の微細化によるショート不良の解析を実際の配線パターンと同じかそれよりも厳しい条件で評価することができる。従って、製品におけるショート不良の発生をより確実に防止することができる。
【００２０】
ここで、図２に配線テストパターンの平面図を示す。尚、図１（ａ）〜（ｄ）は図２のＡ−Ａ'断面における断面図である。
【００２１】
図２に示すように、本配線テストパターンは端子７ａ，７ｂと配線６を拡散抵抗３ａ〜３ｄにより直列に接続した構造を有しており、２個の端子７ａ，７ｂ間に所定の電圧を印加し、また隣接配線８にも任意の電位（ＧＮＤ電位等）を印加する事で、端子７ａ，７ｂ間の抵抗値の変化からショート有無及びショート箇所を容易に特定することができる。例えば、２個の端子７ａ，７ｂの一方に定電圧を印加するとともに、他方をＧＮＤ電位とする。そして、隣接配線８の電位をＧＮＤ電位とすると、ショートしていない場合は、端子７ａ，７ｂ間の抵抗値は拡散抵抗３ａ〜３ｄの各抵抗値の和となる。しかし、例えば拡散抵抗３ｂと拡散抵抗３ｃの間の配線６と隣接配線８の間でショートした場合、端子７ａ，７ｂ間の抵抗はそのショート箇所までの拡散抵抗３ａ〜３ｄの抵抗値によって決まり、得られた抵抗値により拡散抵抗３ｂ，３ｃ間の配線６でショートが発生したことを特定できる。従って、ショート箇所の特定時間を短縮することができ、即座に不良発生の原因調査を実施することができる。
【００２２】
また、本実施の形態の配線テストパターンは、図２に示すように、後に述べる第２の実施形態の配線テストパターンに比べて、配線６の長さが短い分、配線６の長さに対して隙間９のコーナー部１０の数が多い。従って、実際の配線パターンにおいて配線の折れ曲がりが多い場合には、本実施の形態の配線テストパターンを用いて配線ショート不良を評価すると効果的である。
【００２３】
以上より、本実施の形態の配線テストパターンを用いることにより、ショート箇所の特定時間を短縮することができ、即座に不良発生原因調査へ移ることができるため、開発期間を大幅に短縮することができる。さらに、製品の配線パターンを踏まえた配線間の隙間を設定することにより製品における配線パターンのショート不良発生を低減することもできる。
【００２４】
（第２の実施の形態）
次に、本発明の第２の実施の形態を図３に基づいて説明する。
【００２５】
第２の実施の形態における配線テストパターンは、第１の実施の形態によるものと共通するところが多いので、以下、共通部分については詳しい説明は省略し、異なる部分を重点的に説明する。
【００２６】
第２の実施の形態において、第１の実施の形態と異なる点は、第１の実施形態では分離された配線６が直線状に配置されたパターンを有していたのに対し、本実施の形態では、配線６の長さを相対的に長くし、且つ、配線６を並列的に配置した点にある。
【００２７】
図３に示すように、端子７と配線６および拡散抵抗３（本実施例では３個の例を示す）は直列に接続されつつ配線６が第１の実施形態と比較して長く形成されている。その為、配線６が全周に渡って隣接配線８に取り囲まれている場合、配線６と隣接配線８との間に形成された隙間９のコーナー部１０の数は、配線６の長さに対して少なく、配線６と隣接配線８との直線部同士が対向する比率が高くなっている。従って、製品の配線パターンにおいて配線の折れ曲がりが少なく直線部が長い場合には、本実施の形態の配線テストパターンを用いて配線ショート不良を評価すると効果的である。
【００２８】
（第３の実施の形態）
次に、本発明の第３の実施の形態を図４（ａ）〜（ｄ）に基づいて説明する。
【００２９】
第３の実施の形態における配線テストパターンは、第１の実施の形態によるものと共通するところが多いので、以下、共通部分については詳しい説明は省略し、異なる部分を重点的に説明する。
【００３０】
第３の実施の形態において、第１の実施の形態と異なる点は、抵抗体としてポリシリコンを用いることである。
【００３１】
その製造工程は、先ず、シリコン基板１上に図示しない酸化シリコン膜を熱酸化により形成し、更にその上に図示しないシリコン窒化膜を気相成長により形成し、そのシリコン窒化膜をパターニングして選択酸化領域を形成する。その後、シリコン窒化膜をマスクとして図４（ａ）に示されるようなフィールド酸化膜２が形成される。
【００３２】
次に形成したフィールド酸化膜２上に、例えば気相成長法によりポリシリコン膜を形成し、その後、例えばイオン注入法により所定濃度の不純物を所定量ドーピングする。更に、フォトリソグラフィ及びエッチングにより、図４（ｂ）に示すような所定の形状のポリシリコン膜パターン１１が形成される。
【００３３】
その後、例えば気相成長法により酸化シリコン膜を層間絶縁膜４として堆積させ、図４（ｃ）に示すように、電極引き出し用として、層間絶縁膜４をパターニングしてコンタクトホール５を形成する。続いて、第１の実施形態と同様に配線６、端子７及び隣接配線８を形成することにより、ポリシリコン膜パターン１１を抵抗体とした配線テストパターンが完成する。
【００３４】
本実施の形態においても、第１、２の実施の形態で示した隙間９のコーナー部１０が多い或いは配線６の直線部が長い配線テストパターンを形成することで、製品の配線パターンにおいて、直線的或いは折れ曲がりの多い構造のいずれにも対応することができる。
【図面の簡単な説明】
【図１】本発明における第１の実施形態の製造工程を示し、（ａ）〜（ｄ）はその工程別断面図である。
【図２】配線テストパターンにおける平面図である。
【図３】本発明における第２の実施形態における配線テストパターンの平面図である。
【図４】本発明における第３の実施形態の製造工程を示し、（ａ）〜（ｄ）はその工程断面図である。
【図５】従来の配線テストパターンを示し、（ａ）平行パターン、（ｂ）櫛歯パターンである。
【符号の説明】
１・・・シリコン基板、２・・・フィールド酸化膜、３，３ａ〜３ｄ・・・拡散抵抗、６・・・配線、７，７ａ，７ｂ・・・端子、８・・・隣接配線、９・・・隙間、１０・・・コーナー部、１１・・・ポリシリコン膜パターン

Claims

シリコン基板上に、少なくとも２個の抵抗値が既知の抵抗体と、前記抵抗体間を電気的且つ直列に接続する配線と、前記配線と同材料を用い前記配線に対して所定の隙間を有しつつ前記配線に隣接して形成された隣接配線と、前記抵抗体に夫々電気的に接続される２個の端子とを備えた配線テストパターンを用い、
前記２個の端子間に電圧を印加し前記隣接配線に任意の電位を印加することにより、前記配線と前記隣接配線との間に発生したショート箇所を特定することを特徴とする配線テストパターンの評価方法。
前記隣接配線は、所定の隙間を有しつつ前記配線を取り囲むように形成されることを特徴とする請求項１に記載の配線テストパターンの評価方法。
前記抵抗体は、拡散抵抗からなることを特徴とする請求項１又は請求項２に記載の配線テストパターンの評価方法。
前記配線と前記隣接配線との隙間が、製品に用いられる配線パターンにおける配線間の隙間の最小値以下に設定されることを特徴とする請求項１〜３いずれか１項に記載の配線テストパターンの評価方法。