JPH07115118A - 配線評価装置 - Google Patents

配線評価装置

Info

Publication number
JPH07115118A
JPH07115118A JP5259735A JP25973593A JPH07115118A JP H07115118 A JPH07115118 A JP H07115118A JP 5259735 A JP5259735 A JP 5259735A JP 25973593 A JP25973593 A JP 25973593A JP H07115118 A JPH07115118 A JP H07115118A
Authority
JP
Japan
Prior art keywords
wiring
diffusion layer
substrate
voltage
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5259735A
Other languages
English (en)
Inventor
Hiroko Kuriyama
宏子 栗山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP5259735A priority Critical patent/JPH07115118A/ja
Publication of JPH07115118A publication Critical patent/JPH07115118A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【目的】 電流加速性を下げずにコンタクトチェーンの
エレクトロマイグレーション評価を行う。 【構成】 半導体基板6上において、配線となる導電体
1と半導体基板6上に島状に形成された不純物拡散層5
とを交互に、かつ、複数箇所接続し、さらに導電体の一
端7に電流源を接続し、もう一方の導電体の一端8に電
圧源を接続した。そして、電流源、または、電圧源を接
続した導電体の近傍で半導体基板6に電圧源を接続し
た。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体基板上の配線評
価に関し、特にコンタクトチェーン部のエレクトロマイ
グレーションを評価するための装置に関するものであ
る。
【0002】
【従来の技術】エレクトロマイグレーションについて、
簡単に説明する。
【0003】配線中を流れる電子により、配線内の金属
原子が移動するために、金属原子が元あった所にはボイ
ドと呼ばれる空孔と、金属原子が移動した所にはヒロッ
クと呼ばれる配線膜上の突起物ができる。このような現
象をエレクトロマイグレーションという。さらに、エレ
クトロマイグレーションが進行し、ボイドが大きく成長
して、配線幅以上の大きさのボイドとなったときに、配
線が断線する。一方、近年、半導体デバイスの微細化に
おいて、デバイス内の配線幅および配線膜厚を縮小する
ことが進められている。しかし、このような配線を用い
てデバイスの性能の低下を伴わないように、配線に印加
する電圧あるいは電流を保持した場合、配線には今まで
以上の電流が流れてしまう。したがって、配線が微細化
されるとエレクトロマイグレーション現象による断線
は、発生しやすくなる。
【0004】次にエレクトロマイグレーション評価方法
を以下に説明する。評価する試料の一端から定電流を印
加する。このとき、示したように電流ストレスによりボ
イドが発生する。これは、試料である抵抗間の電圧をモ
ニタすることにより、抵抗の変化として確認することが
できる。さらに、継続してストレス電流を印加すること
によって、ついには断線に至る。試料間の電圧が電圧計
の限界値に達することにより確認できる。
【0005】エレクトロマイグレーションが発生しやす
い箇所として、配線幅が細くなり、電流密度が大きくな
る箇所と、段差のある配線など、垂直方向の配線膜厚が
薄くなり、電流密度が大きくなる箇所が上げられる。そ
こで、線幅の細い箇所および段差が大きく垂直方向の配
線膜厚が薄い箇所について、エレクトロマイグレーショ
ンの評価を重点的に行なう必要がある。
【0006】
【発明が解決しようとする課題】しかし、上記従来の方
法では、段差が大きい配線、特に基板上の拡散層と配線
とのコンタクトチェーンのエレクトロマイグレーション
評価を行なう場合には、以下のような問題がある。コン
タクトチェーンは低抵抗の配線と拡散抵抗からなる。こ
のため、コンタクトチェーンの抵抗は、配線のみからで
きている抵抗と比べてかなり高い。したがって、電流印
加によるコンタクトチェーンの加速試験を行なう際、拡
散層間、もしくは拡散層と半導体基との板間にかかる電
圧は非常に高くなる。そのため、この電圧が基板と拡散
層との間の接合部に直接印加され、試験中に接合破壊が
発生してしまい、試験ができなくなるという問題があっ
た。
【0007】
【課題を解決するための手段】上記課題を解決するため
の本発明の配線評価装置は、半導体基板上に、配線とな
る導電体と、前記半導体基板に島状に形成された不純物
拡散層とが交互に、かつ複数箇所接続されており、前記
導電体の一端に電流源が接続され、前記導電体の他端に
電圧源が接続され、前記半導体基板に電圧源が接続され
ている。
【0008】また、前記半導体基板に電位を加えた状態
で、前記導電体の一端から他端に電流を印加する。
【0009】
【作用】本発明によれば、コンタクトチェーンのエレク
トロマイグレーション試験中に半導体基板に外部から、
コンタクトチェーンの拡散層と半導体基板間が逆バイア
ス状態となる電位を加えることにより、拡散層と半導体
基板間の接合部にかかる電圧を緩和することができ、安
定したエレクトロマイグレーション試験が可能となる。
【0010】
【実施例】図1に本発明の一実施例について説明する。
【0011】一例としてn型拡散層に対する配線のコン
タクトチェーンについて説明する。本実施例のエレクト
ロマイグレーションの評価に用いる試料は、アルミニウ
ム(Al)配線1とコンタクト窓(対拡散層)2とコン
タクト窓(対基板)3と絶縁膜4とn型拡散層5とp型
半導体基板6とで構成されている。このように、コンタ
クトチェーンの一端から引き出された端子7、もう一方
のコンタクトチェーン端から引き出された端子8および
基板の一端で電位をとるための端子9、基板のもう一端
で電位をとるための端子10に接続されている。コンタ
クトチェーン端の端子7には電流源を接続し、もう一方
のコンタクトチェーン端の端子8はグランドと接続され
ている。また、基板6の一端の電位をとるためのコンタ
クト窓(対基板)3から配線した端子9は電圧源と接続
し、もう一方の基板の一端の電位をとるためのコンタク
ト窓(対基板)3から配線した端子10はグランドと接
続されている。
【0012】まず初めに、本発明のエレクトロマイグレ
ーション評価装置における評価試料であるコンタクトチ
ェーンの形成方法について、図2から図4を用いて説明
する。
【0013】p型基板6上にn型拡散層5を形成する。
このn型拡散層5は、リソグラフィ工程において、サイ
ズが6×4μm2となるようにレジスト膜のパターニン
グをし、それを注入マスクとして、砒素を5×1015
-2、加速電圧40keVの条件で注入し、洗浄工程で
レジストを除去することにより形成される(図2)。次
にp型半導体基板6上に気相成長により絶縁膜4を0.
8μmの膜厚だけ形成する。絶縁膜4としてはたとえば
ボロン・燐系シリケートガラス(BPSG)などがよく
用いられる。
【0014】次に、コンタクト窓(対拡散層)2および
コンタクト窓(対基板)3を形成する。コンタクト窓
(対拡散層)2は絶縁膜上にリソグラフィ工程において
1.0×1.0μm2のサイズにパターニングされる。こ
の拡散層とのコンタクト窓(対拡散層)2は先に示した
n型拡散層5の上に位置するように、そして、各n型拡
散層5ごとに2個のコンタクト窓2が配置されるように
する。さらに、p型基板6と電位をとるためコンタクト
窓(対基板)3はp型基板6上にも1.0×1.0μm2
のサイズのパターニングをする。そして、エッチング工
程においてコンタクト窓の部分の絶縁膜を除去すること
によって、コンタクト窓(対拡散層)2およびコンタク
ト窓(対基板)3が形成される(図3)。
【0015】次に図4に示すようにAl配線1を形成す
る。まずAl膜をスパッタ蒸着により0.5μm蒸着す
る。先に示したのと同様に、リソグラフィ工程において
一つのn型拡散層5と隣接したn型拡散層5が各々2個
コンタクト窓のうち1個のコンタクト窓を介してAl配
線1で接続されている。さらに、同一n型拡散層5には
Al配線1では接続されないようにパターニングする。
この後、基板6の電位をとるための配線パターニングを
行う。その後、エッチング工程を経ることによって必要
なAl配線1のパターンが形成される(図4)。
【0016】コンタクトチェーンの一端7から端子8の
方向に電流を流す場合、コンタクトチェーンの端子7に
電流源を接続し、もう一方のコンタクトチェーンの端子
8をグランド電位とする。さらに、基板6の電位をとる
ための端子9に電圧源を接続し、もう一方の基板の電位
をとるための端子10はグランド電位とする。
【0017】ここで、このときのエレクトロマイグレー
ション評価を行なうコンタクトチェーン部の抵抗は40
0Ω以下にすることが望ましい。なぜなら、ストレス印
加時に測定装置の性能による印加電圧の制約を受けない
ようにするためである。たとえば、測定装置の出力限界
が1Wである場合、ストレス電流を50mAとしたと
き、印加できる電圧は20Vとなり、ストレス印加時の
測定可能な抵抗は400Ω以下となる。よって、電源の
出力電圧が20Vで制限されている場合、400Ω以上
の抵抗のものは測定できなくなるからである。
【0018】抵抗が200Ωのコンタクトチェーンにス
トレス電流として50mAの電流をコンタクトチェーン
端子7に接続してある電流源から印加した場合、n型拡
散層5には10Vの電圧がかかる。さらにストレス電流
を増やしてたとえば65mAとすると、n型拡散層5に
かかる電圧も増大し13Vとなる。このため、n型拡散
層5とp型基板6間の接合層にかかる電圧は、アバラン
シェ降伏を引き起こす限界値に対してマージンが少なく
なる。この状態では、エレクトロマイグレーション試験
時に接合層が破壊してしまう可能性がある。しかし、こ
こで基板6の電位をとるための端子9に電圧源により5
Vを印加すると、n型拡散層5とp型基板6との間の接
合層にかかる電圧は8Vとなる。このとき、基板中を流
れる電流による発熱を抑えるために、基板の電位をとる
ための端子9,10間に流れる電流を5mA以下にする
ことが望ましい。これは、基板の線抵抗を1000Ω以
上にしておくことになる。こうして、アバランシェ降伏
が起こり得ない状態でストレス電流の印加を行い、試験
中、コンタクトチェーン間の電圧をコンタクトチェーン
の端子間に接続した電圧計でモニターする。このストレ
ス電流の印加により、コンタクトチェーンにおけるAl
配線にボイドが発生する。このボイドにより、コンタク
トチェーン間の電圧が変動し、ついには、電圧が限界値
になり、断線が生じたことが確認され、エレクトロマイ
グレーション耐性を求めることができる。
【0019】
【発明の効果】本発明は、コンタクトチェーンのエレク
トロマイグレーション試験において、拡散層と半導体基
板間の接合部にかかる電圧を小さくすることができ、試
験の電流加速性を下げることなく、安定した試験を行う
ことができる。
【図面の簡単な説明】
【図1】本発明の実施例における配線評価装置を示す概
略図
【図2】本発明の実施例の配線評価装置を説明する工程
順断面図
【図3】本発明の実施例の配線評価装置を説明する工程
順断面図
【図4】本発明の実施例の配線評価装置を説明する工程
断面図
【符号の説明】
1 アルミニウム配線 2,3 コンタクト窓 4 絶縁膜 5 拡散層 6 半導体基板 7〜10 端子

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 半導体基板上に、配線となる導電体と、
    前記半導体基板に島状に形成された不純物拡散層とが交
    互に、かつ複数箇所接続されており、前記導電体の一端
    に電流源が接続され、前記導電体の他端に電圧源が接続
    され、前記半導体基板に電圧源が接続されていることを
    特徴とする配線評価装置。
  2. 【請求項2】 前記半導体基板に、電位を加えた状態
    で、前記導電体の一端から他端に電流を印加することを
    特徴とする請求項1記載の配線評価装置。
JP5259735A 1993-10-18 1993-10-18 配線評価装置 Pending JPH07115118A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5259735A JPH07115118A (ja) 1993-10-18 1993-10-18 配線評価装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5259735A JPH07115118A (ja) 1993-10-18 1993-10-18 配線評価装置

Publications (1)

Publication Number Publication Date
JPH07115118A true JPH07115118A (ja) 1995-05-02

Family

ID=17338225

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5259735A Pending JPH07115118A (ja) 1993-10-18 1993-10-18 配線評価装置

Country Status (1)

Country Link
JP (1) JPH07115118A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5900735A (en) * 1996-10-31 1999-05-04 Mitsubishi Denki Kabushiki Kaisha Device for evaluating reliability of interconnect wires

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5900735A (en) * 1996-10-31 1999-05-04 Mitsubishi Denki Kabushiki Kaisha Device for evaluating reliability of interconnect wires

Similar Documents

Publication Publication Date Title
Vaidya et al. Linewidth dependence of electromigration in evaporated Al‐0.5% Cu
US5466638A (en) Method of manufacturing a metal interconnect with high resistance to electromigration
US6072550A (en) Liquid crystal display having resistive electrostatic discharge protection devices with resistance no greater than 1 MOHM and method of fabrication
US6967363B1 (en) Lateral diode with multiple spacers
US20070046421A1 (en) Structure and method for forming thin film resistor with topography controlled resistance density
US6016062A (en) Process related damage monitor (predator)--systematic variation of antenna parameters to determine charge damage
US7507607B1 (en) Method of forming a silicide bridged anti-fuse with a tungsten plug metalization process
JP2828597B2 (ja) プログラム可能なアンチヒューズ素子およびその製造方法
US6621404B1 (en) Low temperature coefficient resistor
US6215142B1 (en) Analog semiconductor device and method of fabricating the same
US5851919A (en) Method for forming interconnections in an integrated circuit
US6271539B1 (en) Electrical diagnostic technique for silicon plasma-etch induced damage characterization
JPH07115118A (ja) 配線評価装置
US5521416A (en) Semiconductor device having gate electrode and impurity diffusion layer different in conductivity type and method of manufacturing the same
US6291306B1 (en) Method of improving the voltage coefficient of resistance of high polysilicon resistors
US5434448A (en) Programmable contact structure
JPH10229086A (ja) 半導体装置およびその製造方法
US6563189B1 (en) Method of adding Zener zap aluminum bridged anti-fuses to a tungsten plug process
JPH08227901A (ja) 半導体装置の製造方法
US6677207B1 (en) Vanishingly small integrated circuit diode
JPH06232345A (ja) 半導体デバイスにおける静電破壊防止回路およびその形成方法
JP3722092B2 (ja) 配線テストパターンの評価方法
US6750531B2 (en) Semiconductor device having polycrystalline silicon film resistor and manufacturing method therefor
KR100430688B1 (ko) 반도체소자의콘택홀형성방법
JP4284748B2 (ja) 半導体装置とその製造方法