JPH08227901A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH08227901A JPH08227901A JP7055091A JP5509195A JPH08227901A JP H08227901 A JPH08227901 A JP H08227901A JP 7055091 A JP7055091 A JP 7055091A JP 5509195 A JP5509195 A JP 5509195A JP H08227901 A JPH08227901 A JP H08227901A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- gate
- source
- drain
- photoresist pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 30
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 238000000034 method Methods 0.000 claims abstract description 13
- 239000000463 material Substances 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 25
- 239000002184 metal Substances 0.000 abstract description 19
- 238000009413 insulation Methods 0.000 abstract 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 2
- 229910052681 coesite Inorganic materials 0.000 abstract 1
- 229910052906 cristobalite Inorganic materials 0.000 abstract 1
- 239000000377 silicon dioxide Substances 0.000 abstract 1
- 235000012239 silicon dioxide Nutrition 0.000 abstract 1
- 229910052682 stishovite Inorganic materials 0.000 abstract 1
- 229910052905 tridymite Inorganic materials 0.000 abstract 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 239000003870 refractory metal Substances 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66848—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET
- H01L29/66856—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET with an active layer made of a group 13/15 material
- H01L29/66863—Lateral single gate transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
- H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】
【目的】 半導体集積回路の製造方法を単純化すること
によって、製造期間の短縮とコストの低減を図る。 【構成】 基板（１）上にＳｉＯ２絶縁膜（２）を積層
し、その上にフォトレジストパターンを形成し、それを
マスクとしてＳｉＯ２絶縁膜（２）にゲート絶縁膜開口
とソース絶縁膜開口とドレイン絶縁膜開口を開口し、フ
ォトレジストパターンを除去した後、ソース絶縁膜開口
とドレイン絶縁膜開口をカバーし、ゲート絶縁膜開口の
部分の基板のｎ＋−Ｉｎ０．３Ｇａ０．７Ａｓ層を除去
して、ゲートリセスを形成する。続いて、ＷＳｉｘ／Ｔ
ｉ／Ｐｔ／Ａｕ金属膜（９）を積層し、フォトレジスト
パターン（１３）をマスクとして、ＷＳｉｘ／Ｔｉ／Ｐ
ｔ／Ａｕ金属膜（９）を加工して、ゲート電極（１４）
とソース電極（１５）とドレイン電極（１６）を形成す
るもので、基板上に堆積した絶縁膜にゲート、ソース、
ドレインのための開口を形成した後、ゲート電極とソー
ス電極とドレイン電極と配線を同時に形成する。
によって、製造期間の短縮とコストの低減を図る。 【構成】 基板（１）上にＳｉＯ２絶縁膜（２）を積層
し、その上にフォトレジストパターンを形成し、それを
マスクとしてＳｉＯ２絶縁膜（２）にゲート絶縁膜開口
とソース絶縁膜開口とドレイン絶縁膜開口を開口し、フ
ォトレジストパターンを除去した後、ソース絶縁膜開口
とドレイン絶縁膜開口をカバーし、ゲート絶縁膜開口の
部分の基板のｎ＋−Ｉｎ０．３Ｇａ０．７Ａｓ層を除去
して、ゲートリセスを形成する。続いて、ＷＳｉｘ／Ｔ
ｉ／Ｐｔ／Ａｕ金属膜（９）を積層し、フォトレジスト
パターン（１３）をマスクとして、ＷＳｉｘ／Ｔｉ／Ｐ
ｔ／Ａｕ金属膜（９）を加工して、ゲート電極（１４）
とソース電極（１５）とドレイン電極（１６）を形成す
るもので、基板上に堆積した絶縁膜にゲート、ソース、
ドレインのための開口を形成した後、ゲート電極とソー
ス電極とドレイン電極と配線を同時に形成する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置または半導
体集積回路（以下、単に「半導体装置」という）の製造
方法に関し、特に半導体装置の電極と配線の製造方法に
関する。
体集積回路（以下、単に「半導体装置」という）の製造
方法に関し、特に半導体装置の電極と配線の製造方法に
関する。
【０００２】
【従来の技術】従来、この種の半導体集積回路の製造方
法は、半導体装置の形成と、形成した複数の半導体装置
を接続する配線の形成のために用いられている。従来の
半導体集積回路の製造方法の一例を、図５、図６、及び
図７に示す工程図で説明する。まず、ｉ−ＧａＡｓ基板
上に２×１０１８ｃｍ−３Ｓｉをドープしたｎ＋−Ｇａ
Ａｓを６０ｎｍ積層し、その上に１×１０１９ｃｍ−３
Ｓｉをドープしたｎ＋−Ｉｎ０．３Ｇａ０．７Ａｓを３
０ｎｍ積層した基板（１）上にＳｉＯ２絶縁膜（２）を
３００ｎｍ積層する（図５（ａ））。
法は、半導体装置の形成と、形成した複数の半導体装置
を接続する配線の形成のために用いられている。従来の
半導体集積回路の製造方法の一例を、図５、図６、及び
図７に示す工程図で説明する。まず、ｉ−ＧａＡｓ基板
上に２×１０１８ｃｍ−３Ｓｉをドープしたｎ＋−Ｇａ
Ａｓを６０ｎｍ積層し、その上に１×１０１９ｃｍ−３
Ｓｉをドープしたｎ＋−Ｉｎ０．３Ｇａ０．７Ａｓを３
０ｎｍ積層した基板（１）上にＳｉＯ２絶縁膜（２）を
３００ｎｍ積層する（図５（ａ））。
【０００３】その上にフォトレジストパターン（２６）
を形成し、それをマスクとしてＳｉＯ２絶縁膜（２）に
ゲート絶縁膜開口（２７）を開口する（図５（ｂ））。
フォトレジストパターン（２６）を除去した後、燐酸系
エッチャントを用いてゲート絶縁膜開口（２７）の部分
の基板のｎ＋−Ｉｎ０．３Ｇａ０．７Ａｓ層を除去し、
ゲートリセス（２８）を形成する（図５（ｃ））。続い
て、高融点金属であるＷＳｉｘ金属膜（２９）を５００
ｎｍ積層し（図５（ｄ））、フォトレジストパターン
（３１）をマスクとして、ゲート電極を形成する（図６
（ｅ））。ここで、ゲート金属に高融点金属であるＷＳ
ｉｘを用いるのは、安定なショットキ接触が得られるか
らである。
を形成し、それをマスクとしてＳｉＯ２絶縁膜（２）に
ゲート絶縁膜開口（２７）を開口する（図５（ｂ））。
フォトレジストパターン（２６）を除去した後、燐酸系
エッチャントを用いてゲート絶縁膜開口（２７）の部分
の基板のｎ＋−Ｉｎ０．３Ｇａ０．７Ａｓ層を除去し、
ゲートリセス（２８）を形成する（図５（ｃ））。続い
て、高融点金属であるＷＳｉｘ金属膜（２９）を５００
ｎｍ積層し（図５（ｄ））、フォトレジストパターン
（３１）をマスクとして、ゲート電極を形成する（図６
（ｅ））。ここで、ゲート金属に高融点金属であるＷＳ
ｉｘを用いるのは、安定なショットキ接触が得られるか
らである。
【０００４】フォトレジストパターン（３１）を除去し
た後、ＳｉＯ２絶縁膜（３２）を堆積し（図６
（ｆ））、平坦化を行った後（図６（ｇ））、フォトレ
ジストパターン（３３）をマスクとして、ＳｉＯ２絶縁
膜（３２）に、ゲートコンタクトホール（３４）とソー
スコンタクトホール（３５）とドレインコンタクトホー
ル（３６）を開口する（図６（ｈ））。フォトレジスト
パターン（３３）を除去した後、ソースとドレインの電
極金属、配線金属である抵抗の低いＴｉ／Ｐｔ／Ａｕの
金属膜（３７）を堆層する（図７（ｉ））。フォトレジ
ストパターン（３８）をマスクとして、金属膜（３７）
を加工し（図７（ｊ））、最後にフォトレジストパター
ン（３８）を除去して完成する（図７（ｋ））。ここ
で、配線金属に低抵抗のＴｉ／Ｐｔ／Ａｕを用いるの
は、配線での電圧降下による回路性能の劣化を抑制でき
るからである。
た後、ＳｉＯ２絶縁膜（３２）を堆積し（図６
（ｆ））、平坦化を行った後（図６（ｇ））、フォトレ
ジストパターン（３３）をマスクとして、ＳｉＯ２絶縁
膜（３２）に、ゲートコンタクトホール（３４）とソー
スコンタクトホール（３５）とドレインコンタクトホー
ル（３６）を開口する（図６（ｈ））。フォトレジスト
パターン（３３）を除去した後、ソースとドレインの電
極金属、配線金属である抵抗の低いＴｉ／Ｐｔ／Ａｕの
金属膜（３７）を堆層する（図７（ｉ））。フォトレジ
ストパターン（３８）をマスクとして、金属膜（３７）
を加工し（図７（ｊ））、最後にフォトレジストパター
ン（３８）を除去して完成する（図７（ｋ））。ここ
で、配線金属に低抵抗のＴｉ／Ｐｔ／Ａｕを用いるの
は、配線での電圧降下による回路性能の劣化を抑制でき
るからである。
【０００５】
【発明が解決しようとする課題】上記従来の半導体集積
回路の製造方法では、ゲート電極の形成と、ソース電
極、ドレイン電極、配線の形成を別々に行っているこ
と、及び絶縁膜を２度堆積しそれを平坦化を行う工程を
含むことのため、製造工程数が長く、コストが高いとい
う問題があった。
回路の製造方法では、ゲート電極の形成と、ソース電
極、ドレイン電極、配線の形成を別々に行っているこ
と、及び絶縁膜を２度堆積しそれを平坦化を行う工程を
含むことのため、製造工程数が長く、コストが高いとい
う問題があった。
【０００６】
【課題を解決するための手段】本発明は、半導体基板上
にゲート電極とソース電極とドレイン電極を有する半導
体装置の製造方法において、半導体基板上に絶縁膜を堆
積し、前記絶縁膜にゲートとソースとドレインのための
開口を形成した後、ゲート電極とソース電極とドレイン
電極と電極間配線を形成を同時に行うことを特徴とする
半導体装置の製造方法である。また本発明は、ゲート電
極とソース電極とドレイン電極とそれらの配線に同一の
材料を用い、半導体基板上にゲート電極及びソース電極
とドレイン電極に対応して下地処理を施すことを特徴と
する上記の半導体装置の製造方法である。
にゲート電極とソース電極とドレイン電極を有する半導
体装置の製造方法において、半導体基板上に絶縁膜を堆
積し、前記絶縁膜にゲートとソースとドレインのための
開口を形成した後、ゲート電極とソース電極とドレイン
電極と電極間配線を形成を同時に行うことを特徴とする
半導体装置の製造方法である。また本発明は、ゲート電
極とソース電極とドレイン電極とそれらの配線に同一の
材料を用い、半導体基板上にゲート電極及びソース電極
とドレイン電極に対応して下地処理を施すことを特徴と
する上記の半導体装置の製造方法である。
【０００７】
【作用】本発明の半導体装置及び半導体装置の集積回路
半導体集積回路の製造においてゲート電極とソース電極
とドレイン電極と配線を同時に形成するもので、そのゲ
ート電極とソース電極とドレイン電極とそれらの配線に
同一の材料を用い、また半導体基板上の絶縁膜にゲート
とソースとドレインのための開口を形成するとき、ゲー
ト電極及びソース電極とドレイン電極に対応して下地処
理するものである。例えば、ゲート電極とソース電極と
ドレイン電極とそれらの配線の材料としてＷＳｉｘを用
い、また、下地処理としてゲート絶縁膜開口の部分の基
板のｎ＋−Ｉｎ０．３Ｇａ０．７Ａｓ層を除去してゲー
トリセスを形成する。これにより、半導体装置の製造方
法を単純化することによって、製造期間の短縮とコスト
の低減を図るものである。
半導体集積回路の製造においてゲート電極とソース電極
とドレイン電極と配線を同時に形成するもので、そのゲ
ート電極とソース電極とドレイン電極とそれらの配線に
同一の材料を用い、また半導体基板上の絶縁膜にゲート
とソースとドレインのための開口を形成するとき、ゲー
ト電極及びソース電極とドレイン電極に対応して下地処
理するものである。例えば、ゲート電極とソース電極と
ドレイン電極とそれらの配線の材料としてＷＳｉｘを用
い、また、下地処理としてゲート絶縁膜開口の部分の基
板のｎ＋−Ｉｎ０．３Ｇａ０．７Ａｓ層を除去してゲー
トリセスを形成する。これにより、半導体装置の製造方
法を単純化することによって、製造期間の短縮とコスト
の低減を図るものである。
【０００８】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。 ［実施例１］図１及び図２は、本発明の一実施例を示す
製造工程を示す図である。図１（ａ）において、基板
（１）は、ｉ−ＧａＡｓ基板上に２×１０１８ｃｍ−３
Ｓｉをドープしたｎ＋−ＧａＡｓを６０ｎｍ積層し、そ
の上に１×１０１９ｃｍ−３Ｓｉをドープしたｎ＋−Ｉ
ｎ０．３Ｇａ０．７Ａｓを３０ｎｍ積層した構造を有す
る。 まず、基板（１）上にＳｉＯ２絶縁膜（２）を３
００ｎｍ積層する（図１（ａ））。
て説明する。 ［実施例１］図１及び図２は、本発明の一実施例を示す
製造工程を示す図である。図１（ａ）において、基板
（１）は、ｉ−ＧａＡｓ基板上に２×１０１８ｃｍ−３
Ｓｉをドープしたｎ＋−ＧａＡｓを６０ｎｍ積層し、そ
の上に１×１０１９ｃｍ−３Ｓｉをドープしたｎ＋−Ｉ
ｎ０．３Ｇａ０．７Ａｓを３０ｎｍ積層した構造を有す
る。 まず、基板（１）上にＳｉＯ２絶縁膜（２）を３
００ｎｍ積層する（図１（ａ））。
【０００９】その上にフォトレジストパターン（３）を
形成し、それをマスクとしてＳｉＯ２絶縁膜（２）にゲ
ート絶縁膜開口（４）とソース絶縁膜開口（５）とドレ
イン絶縁膜開口（６）を開口する（図１（ｂ））。フォ
トレジストパターン（３）を除去した後、フォトレジス
トパターン（７）でソース絶縁膜開口（５）とドレイン
絶縁膜開口（６）をカバーし、燐酸系エッチャントを用
いてゲート絶縁膜開口（４）の部分の基板のｎ＋−Ｉｎ
０．３Ｇａ０．７Ａｓ層を除去して、ゲートリセス
（８）を形成する（図１（ｃ））。続いて、ＷＳｉｘ／
Ｔｉ／Ｐｔ／Ａｕ金属膜（９）を５００ｎｍ積層し（図
２（ｄ））、フォトレジストパターン（１３）をマスク
として、金属膜（９）を加工して（図２（ｅ））、ゲー
ト電極（１４）とソース電極（１５）とドレイン電極
（１６）を形成して終了する（図２（ｆ））。すなわ
ち、高融点金属のＷＳｉｘと低抵抗金属のＴｉ／Ｐｔ／
Ａｕを重ね合わせたＷＳｉｘ／Ｔｉ／Ｐｔ／Ａｕを用い
ることによって、ゲート電極金属とソース電極金属とド
レイン電極金属と配線金属を同一材料としている。
形成し、それをマスクとしてＳｉＯ２絶縁膜（２）にゲ
ート絶縁膜開口（４）とソース絶縁膜開口（５）とドレ
イン絶縁膜開口（６）を開口する（図１（ｂ））。フォ
トレジストパターン（３）を除去した後、フォトレジス
トパターン（７）でソース絶縁膜開口（５）とドレイン
絶縁膜開口（６）をカバーし、燐酸系エッチャントを用
いてゲート絶縁膜開口（４）の部分の基板のｎ＋−Ｉｎ
０．３Ｇａ０．７Ａｓ層を除去して、ゲートリセス
（８）を形成する（図１（ｃ））。続いて、ＷＳｉｘ／
Ｔｉ／Ｐｔ／Ａｕ金属膜（９）を５００ｎｍ積層し（図
２（ｄ））、フォトレジストパターン（１３）をマスク
として、金属膜（９）を加工して（図２（ｅ））、ゲー
ト電極（１４）とソース電極（１５）とドレイン電極
（１６）を形成して終了する（図２（ｆ））。すなわ
ち、高融点金属のＷＳｉｘと低抵抗金属のＴｉ／Ｐｔ／
Ａｕを重ね合わせたＷＳｉｘ／Ｔｉ／Ｐｔ／Ａｕを用い
ることによって、ゲート電極金属とソース電極金属とド
レイン電極金属と配線金属を同一材料としている。
【００１０】［実施例２］上記実施例１における図２
（ｅ）の工程で電極を加工する際、フォトレジストパタ
ーン（１３）で配線パターンを形成しておくと、電極形
成と同時に配線を形成できる。図３は、その一実施例で
あり、インバータの基本回路のレイアウト図であり、図
４は、図３のＡ−Ａ線で切断したときの断面図である。
図３において、ロードＦＥＴゲート電極（１８）の左右
にロードＦＥＴドレイン電極（１７）とロードＦＥＴソ
ース電極（１９）が配されている。さらに、ドライバー
ＦＥＴゲート電極（２０）の左右にドライバーＦＥＴド
レイン電極（１９）とドライバーＦＥＴソース電極（２
１）が配されている。
（ｅ）の工程で電極を加工する際、フォトレジストパタ
ーン（１３）で配線パターンを形成しておくと、電極形
成と同時に配線を形成できる。図３は、その一実施例で
あり、インバータの基本回路のレイアウト図であり、図
４は、図３のＡ−Ａ線で切断したときの断面図である。
図３において、ロードＦＥＴゲート電極（１８）の左右
にロードＦＥＴドレイン電極（１７）とロードＦＥＴソ
ース電極（１９）が配されている。さらに、ドライバー
ＦＥＴゲート電極（２０）の左右にドライバーＦＥＴド
レイン電極（１９）とドライバーＦＥＴソース電極（２
１）が配されている。
【００１１】即ち、電極（１９）はロードＦＥＴのソー
ス電極とドライバーＦＥＴのドレイン電極を兼ねてい
る。また、ロードＦＥＴのゲート電極（１８）とソース
電極（１９）は配線で接続されている。また、各電極は
電源パッド（２２）やグランドパッド（２４）や、入力
パッド（２３）や出力パッド（２５）に配線によって接
続されている。図３では、簡単な回路で説明したが、複
雑な配線の場合でも同様に、電極形成と同時に配線を行
うことができる。また、図４に示す断面図から分かるよ
うに、図３のように配線を同時に形成した場合でも、半
導体装置部分の断面構造は単純であり工程の追加を要し
ないものである。
ス電極とドライバーＦＥＴのドレイン電極を兼ねてい
る。また、ロードＦＥＴのゲート電極（１８）とソース
電極（１９）は配線で接続されている。また、各電極は
電源パッド（２２）やグランドパッド（２４）や、入力
パッド（２３）や出力パッド（２５）に配線によって接
続されている。図３では、簡単な回路で説明したが、複
雑な配線の場合でも同様に、電極形成と同時に配線を行
うことができる。また、図４に示す断面図から分かるよ
うに、図３のように配線を同時に形成した場合でも、半
導体装置部分の断面構造は単純であり工程の追加を要し
ないものである。
【００１２】
【発明の効果】以上説明したように、本発明の製造方法
によれば、ゲート電極とソース電極とドレイン電極と配
線を同時に形成することを特徴としたため、従来技術に
比べて少ない工程数で、半導体装置の形成と配線の形成
を行うことができ、製造期間の短縮とコスト削減という
効果がある。
によれば、ゲート電極とソース電極とドレイン電極と配
線を同時に形成することを特徴としたため、従来技術に
比べて少ない工程数で、半導体装置の形成と配線の形成
を行うことができ、製造期間の短縮とコスト削減という
効果がある。
【図１】 本発明の実施例を示す工程図である。
【図２】 本発明の実施例を示す図１に続く工程図であ
る。
る。
【図３】 本発明のもう一の実施例を説明するレイアウ
ト図である。
ト図である。
【図４】 図３のＡ−Ａ線の断面図である。
【図５】 従来例を示す工程図である。
【図６】 従来例を示す図５に続く工程図である。
【図７】 従来例を示す図６に続く工程図である。
１ 基板 ２ ＳｉＯ２絶縁膜 ３ フォトレジストパターン ４ ゲート絶縁膜開口 ５ ソース絶縁膜開口 ６ ドレイン絶縁膜開口 ７ フォトレジスト ８ ゲートリセス ９ ＷＳｉｘ／Ｔｉ／Ｐｔ／Ａｕ金属膜 １０ ショットキーコンタクト １１ ノンアロイオーミックコンタクト １２ ノンアロイオーミックコンタクト １３ フォトレジストパターン １４ ゲート電極 １５ ソース電極 １６ ドレイン電極 １７ ロードＦＥＴドレイン電極 １８ ロードＦＥＴゲート電極 １９ ロードＦＥＴソース電極兼ドライバーＦＥＴドレ
イン電極 ２０ ドライバーＦＥＴゲート電極 ２１ ドライバーＦＥＴソース電極 ２２ 電源パッド ２３ 入力パッド ２４ グランドパッド ２５ 出力パッド ２６ フォトレジストパターン ２７ ゲート絶縁膜開口 ２８ ゲートリセス ２９ ＷＳｉｘ金属膜 ３０ ショットキーコンタクト ３１ フォトレジストパターン ３２ ＳｉＯ２絶縁膜 ３３ フォトレジストパターン ３４ ゲート電極コンタクトホール ３５ ソース電極コンタクトホール ３７ 金属膜 ３８ フォトレジストパターン ３９ ゲート電極 ４０ ソース電極 ４１ ドレイン電極
イン電極 ２０ ドライバーＦＥＴゲート電極 ２１ ドライバーＦＥＴソース電極 ２２ 電源パッド ２３ 入力パッド ２４ グランドパッド ２５ 出力パッド ２６ フォトレジストパターン ２７ ゲート絶縁膜開口 ２８ ゲートリセス ２９ ＷＳｉｘ金属膜 ３０ ショットキーコンタクト ３１ フォトレジストパターン ３２ ＳｉＯ２絶縁膜 ３３ フォトレジストパターン ３４ ゲート電極コンタクトホール ３５ ソース電極コンタクトホール ３７ 金属膜 ３８ フォトレジストパターン ３９ ゲート電極 ４０ ソース電極 ４１ ドレイン電極
Claims (2)
- 【請求項１】 半導体基板上にゲート電極とソース電極
とドレイン電極を有する半導体装置の製造方法におい
て、半導体基板上に絶縁膜を堆積し、前記絶縁膜にゲー
トとソースとドレインのための開口を形成した後、ゲー
ト電極とソース電極とドレイン電極と電極間配線を形成
を同時に行うことを特徴とする半導体装置の製造方法。 - 【請求項２】 ゲート電極とソース電極とドレイン電極
とそれらの配線に同一の材料を用い、半導体基板上にゲ
ート電極及びソース電極とドレイン電極に対応して下地
処理を施すことを特徴とする請求項１に記載の半導体装
置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7055091A JP2687917B2 (ja) | 1995-02-20 | 1995-02-20 | 半導体装置の製造方法 |
| KR1019960003788A KR100288896B1 (ko) | 1995-02-20 | 1996-02-16 | 금속 반도체 접합 전계 효과 트랜지스터 |
| US08/876,987 US6084258A (en) | 1995-02-20 | 1997-06-16 | Metal-semiconductor junction fet |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7055091A JP2687917B2 (ja) | 1995-02-20 | 1995-02-20 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08227901A true JPH08227901A (ja) | 1996-09-03 |
| JP2687917B2 JP2687917B2 (ja) | 1997-12-08 |
Family
ID=12989070
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7055091A Expired - Fee Related JP2687917B2 (ja) | 1995-02-20 | 1995-02-20 | 半導体装置の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6084258A (ja) |
| JP (1) | JP2687917B2 (ja) |
| KR (1) | KR100288896B1 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100299684B1 (ko) * | 1998-10-01 | 2001-10-27 | 윤종용 | 4장의마스크를이용한액정표시장치용박막트랜지스터기판의제조방법및액정표시장치용박막트랜지스터기판 |
| CN1139837C (zh) | 1998-10-01 | 2004-02-25 | 三星电子株式会社 | 液晶显示器用薄膜晶体管阵列基板及其制造方法 |
| US6703291B1 (en) * | 2002-12-17 | 2004-03-09 | Intel Corporation | Selective NiGe wet etch for transistors with Ge body and/or Ge source/drain extensions |
| US7045404B2 (en) * | 2004-01-16 | 2006-05-16 | Cree, Inc. | Nitride-based transistors with a protective layer and a low-damage recess and methods of fabrication thereof |
| JP4516518B2 (ja) * | 2005-03-15 | 2010-08-04 | 株式会社フューチャービジョン | 薄膜トランジスタを用いた液晶表示装置及びその製造方法 |
| US20100019289A1 (en) * | 2008-07-25 | 2010-01-28 | Dsm Solutions, Inc. | Junction Field Effect Transistor Using Silicide Connection Regions and Method of Fabrication |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5698874A (en) * | 1980-01-07 | 1981-08-08 | Nec Corp | Preparation of semiconductor device |
| JPS5698872A (en) * | 1980-01-07 | 1981-08-08 | Nec Corp | Preparation of semiconductor device |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4662060A (en) * | 1985-12-13 | 1987-05-05 | Allied Corporation | Method of fabricating semiconductor device having low resistance non-alloyed contact layer |
| DE69123782T2 (de) * | 1990-05-22 | 1997-07-10 | Nec Corp | Programmierbare nichtflüchtige Hochgeschwindigkeitsnurlesespeicheranordnung, die mittels selektiver Dotierungstechnik hergestellt wird |
| JP2786327B2 (ja) * | 1990-10-25 | 1998-08-13 | 三菱電機株式会社 | ヘテロ接合電界効果トランジスタ |
| US5317190A (en) * | 1991-10-25 | 1994-05-31 | International Business Machines Corporation | Oxygen assisted ohmic contact formation to N-type gallium arsenide |
| JP2735718B2 (ja) * | 1991-10-29 | 1998-04-02 | 三菱電機株式会社 | 化合物半導体装置及びその製造方法 |
-
1995
- 1995-02-20 JP JP7055091A patent/JP2687917B2/ja not_active Expired - Fee Related
-
1996
- 1996-02-16 KR KR1019960003788A patent/KR100288896B1/ko not_active IP Right Cessation
-
1997
- 1997-06-16 US US08/876,987 patent/US6084258A/en not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5698874A (en) * | 1980-01-07 | 1981-08-08 | Nec Corp | Preparation of semiconductor device |
| JPS5698872A (en) * | 1980-01-07 | 1981-08-08 | Nec Corp | Preparation of semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR960032778A (ko) | 1996-09-17 |
| JP2687917B2 (ja) | 1997-12-08 |
| KR100288896B1 (ko) | 2001-06-01 |
| US6084258A (en) | 2000-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH1070244A (ja) | アナログ半導体装置及びその製造方法 | |
| JP2637937B2 (ja) | 電界効果トランジスタの製造方法 | |
| JP2687917B2 (ja) | 半導体装置の製造方法 | |
| JPH1092933A (ja) | 半導体装置の製造方法 | |
| KR100258880B1 (ko) | 반도체 소자의 제조방법 | |
| JP2809131B2 (ja) | 半導体装置の製造方法 | |
| KR100663288B1 (ko) | 박막 트랜지스터 액정표시장치의 제조방법 | |
| JPH0332230B2 (ja) | ||
| JP4648673B2 (ja) | 半導体装置の製造方法、半導体装置 | |
| JPH10326896A (ja) | 半導体装置及びその製造方法 | |
| KR100226791B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100398570B1 (ko) | 강유전체 커패시터의 제조방법 | |
| JP2719751B2 (ja) | 半導体集積回路装置の製造方法 | |
| KR100328819B1 (ko) | 반도체장치의배선형성방법 | |
| JPH05335306A (ja) | 半導体装置 | |
| JPH03109736A (ja) | 半導体装置の製造方法 | |
| JPH065626A (ja) | 半導体装置の製造方法 | |
| JP2002261160A (ja) | 半導体装置及びその製造方法 | |
| JPH0595048A (ja) | 半導体集積回路装置の製造方法 | |
| JPS59130445A (ja) | 半導体集積回路装置の製造方法 | |
| JPH1117165A (ja) | 半導体装置の積層ゲート構造 | |
| JPH08107111A (ja) | 半導体装置の製造方法 | |
| JPH0582470A (ja) | 半導体素子の製造方法 | |
| JPH05343539A (ja) | 半導体装置及びその製造方法 | |
| JPS62130559A (ja) | 集積回路素子の製法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |