JP2008270277A - 位置ずれ検出パターン、位置ずれ検出方法および半導体装置 - Google Patents

Abstract

【課題】従来の位置ずれ検出パターンでは、配線とビアプラグとの相対的な位置ずれを検出することができない。
【解決手段】位置ずれ検出パターン１は、配線とビアプラグとの相対的な位置ずれの検出に用いられるパターンであって、配線１０、ビアプラグ２０（第１のビアプラグ）、ビアプラグ３０（第２のビアプラグ）、および導体４０を備えている。配線１０の上面（第１面）および下面（第２面）には、それぞれビアプラグ２０およびビアプラグ３０が接続されている。配線１０と同層には、当該配線１０と所定の間隔を空けて導体４０が設けられている。
【選択図】図２

Description

本発明は、位置ずれ検出パターン、位置ずれ検出方法および半導体装置に関する。

図１２は、特許文献１に記載された位置ずれ検出パターンを示す平面図である。この位置ずれ検出パターン１００には、薄膜電極１０２および薄膜電極１０４が設けられている。薄膜電極１０２は、位置ずれの検出対象となるパターンの形成に先立って、基板上に予め形成されている。一方、薄膜電極１０４は、上記パターンと同時に形成される。各薄膜電極１０２，１０４は、一定のピッチで配列されている。ただし、薄膜電極１０２のピッチと薄膜電極１０４のピッチとは、相異なる。

かかる構成により、薄膜電極１０２と薄膜電極１０４とは、必ずどこかで接触することになる。その接触した位置では、薄膜電極１０２と薄膜電極１０４とが電気的に導通した状態にある。したがって、どの薄膜電極１０２，１０４が電気的に導通しているかを調べることによって、配線等のパターンの位置ずれを検出することができる。
特開昭６２−８６７４１号公報

上述の位置ずれ検出パターン１００によれば、配線の絶対的な位置ずれ、すなわち配線の基板に対する位置ずれを検出することができる。しかしながら、配線とビアプラグとの相対的な位置ずれを検出することはできない。

本発明による位置ずれ検出パターンは、配線とビアプラグとの相対的な位置ずれの検出に用いられるパターンであって、互いに反対の面である第１面および第２面を有する配線と、上記配線の上記第１面に接続された第１のビアプラグと、上記配線の上記第２面に接続された第２のビアプラグと、上記配線と所定の間隔を空けて、当該配線と同層に設けられた導体と、を備えることを特徴とする。

この位置ずれ検出パターンにおいては、配線とそれに接続されたビアプラグとが設けられている。配線とビアプラグとの間に相対的な位置ずれが存在すると、配線または導体とビアプラグとの接触面の面積が変化する。この面積の変化は、上記接触面を含む経路の電気抵抗の変化となって表れる。したがって、当該電気抵抗を測定することにより、配線とビアプラグとの相対的な位置ずれを検出することができる。

本発明によれば、配線とビアプラグとの相対的な位置ずれの検出に適した位置ずれ検出パターン、位置ずれ検出方法および半導体装置が実現される。

以下、図面を参照しつつ、本発明の好適な実施形態について詳細に説明する。なお、図面の説明においては、同一要素には同一符号を付し、重複する説明を省略する。
（第１実施形態）

図１は、本発明による位置ずれ検出パターンの第１実施形態を示す平面図である。また、図２は、図１のII−II線に沿った断面図である。位置ずれ検出パターン１は、配線とビアプラグとの相対的な位置ずれの検出に用いられるパターンであって、配線１０、ビアプラグ２０（第１のビアプラグ）、ビアプラグ３０（第２のビアプラグ）、および導体４０を備えている。これらの配線１０、ビアプラグ２０、ビアプラグ３０および導体４０は、例えば銅によって構成される。なお、図１および図２は、上記位置ずれが無いときの様子を示している。

配線１０の上面（第１面）および下面（第２面）には、それぞれビアプラグ２０およびビアプラグ３０が接続されている。上記位置ずれが無いとき、ビアプラグ２０，３０は、平面視で互いに重なる位置に設けられている。また、このとき、平面視で、配線１０の重心は、各ビアプラグ２０，３０の重心に一致している。本実施形態において配線１０の面積は、平面視で各ビアプラグ２０，３０の面積よりも大きい。

配線１０と同層には、当該配線１０と所定の間隔を空けて導体４０が設けられている。導体４０は、図１からわかるように、配線１０を包囲している。すなわち、導体４０の開口部内に配線１０が配置された構成となっている。上記位置ずれが無いとき、配線１０と導体４０との間隔は一定である。

ビアプラグ２０の上面には、配線５２が接続されている。また、ビアプラグ３０の下面には、配線５４が接続されている。これらの配線５２，５４は、例えば銅によって構成される。なお、図１においては、配線５２，５４の図示を省略している。

上述の配線１０および導体４０は、例えば、位置ずれ検出パターン１が設けられた半導体装置においてＭ２配線（下から２層目の配線）と同層に形成される。その場合、配線１０および導体４０は、例えばダマシン法により、Ｍ２配線と同時に形成される。特にデュアルダマシン法を用いる場合であれば、ビアプラグ３０も、これらの配線１０、導体４０およびＭ２配線と同時に形成される。配線１０は、上記半導体装置に設けられた配線の中で最小面積を有する配線（最小面積配線）であることが好ましい。また、配線１０と導体４０との間の間隔は、上記半導体装置に設けられた配線間の最小間隔（最小配線間隔）に等しいことが好ましい。

配線５２および配線５４は、例えば、それぞれ上記半導体装置においてＭ３配線（下から３層目の配線）およびＭ１配線（最下層の配線）と同層に形成される。その場合、配線５２および配線５４は、例えばダマシン法により、それぞれＭ３配線およびＭ１配線と同時に形成される。特にデュアルダマシン法を用いる場合であれば、ビアプラグ２０も、配線５２およびＭ３配線と同時に形成される。

続いて、本発明による位置ずれ検出方法の一実施形態として、位置ずれ検出パターン１の動作例を説明する。まず、図３（ａ）および図３（ｂ）を参照しつつ、オープンチェックによる位置ずれ検出方法を説明する。この方法は、図３（ａ）に示すように、ビアプラグ２０とビアプラグ３０との間に電圧を印加するステップを含むものである。具体的には、各配線５２，５４に接続された端子（図示せず）間に電圧を印加する。これにより、配線１０とビアプラグ２０，３０との接触面を含む経路の電気抵抗を測定する。

図３（ｂ）に示すように、配線１０とビアプラグ２０，３０との間に相対的な位置ずれが存在すると、上記接触面の面積が小さくなる。この面積の変化は、上記電気抵抗の変化となって表れる。したがって、当該電気抵抗を測定することにより、配線とビアプラグとの相対的な位置ずれを電気的に検出することができる。

次に、図４（ａ）および図４（ｂ）を参照しつつ、ショートチェックによる位置ずれ検出方法を説明する。この方法は、図４（ａ）に示すように、ビアプラグ２０と導体４０との間に電圧を印加するステップを含むものである。具体的には、配線５２に接続された端子（図示せず）と導体４０に接続された端子（図示せず）との間に電圧を印加する。これにより、導体４０とビアプラグ２０，３０との接触面を含む経路の電気抵抗を測定する。

図４（ｂ）に示すように、配線１０とビアプラグ２０，３０との間に相対的な位置ずれが存在すると、上記接触面の面積が大きくなる。この面積の変化は、上記電気抵抗の変化となって表れる。したがって、当該電気抵抗を測定することにより、配線とビアプラグとの相対的な位置ずれを電気的に検出することができる。

このように、本実施形態によれば、配線とビアプラグとの相対的な位置ずれの検出に適した位置ずれ検出パターン１が実現される。さらに、位置ずれ検出パターン１によれば、ビアプラグ２０およびビアプラグ３０の双方と配線１０との間の位置ずれを検出することが可能である。また、Ｘ方向（図１の左右方向）およびＹ方向（図１の上下方向）の双方について、上記位置ずれを検出することが可能である。これに対して、図１２に示した位置ずれ検出パターンでは、薄膜電極１０２，１０４の配列方向（図１２の上下方向）についてしか、位置ずれを検出することができない。

また、本実施形態においては、配線１０の周囲に導体４０が設けられている。このため、半導体装置の製造時に、配線１０の加工がし易くなる。つまり、導体４０は、ダミー導体パターンとしての機能を有している。特に配線１０を最小面積配線とする場合、導体４０が設けられていないと、当該配線１０の形成が困難になってしまう。さらに、導体４０は、図４（ａ）および図４（ｂ）で説明したように、ショートチェックの際に電気抵抗を測定する経路の一部として機能する。

配線１０の面積が、各ビアプラグ２０，３０の面積よりも大きい。これにより、オープンチェックまたはショートチェックにおいて、位置ずれが無いときに測定される電気抵抗が安定する。このため、測定誤差を小さく抑えることができる。

配線１０と導体４０との間の間隔が最小配線間隔に等しい場合、ショートチェックにおける位置ずれの検出感度を高めることができる。僅かな位置ずれであっても、導体４０とビアプラグ２０，３０との接触が起こるためである。

図５（ａ）および図５（ｂ）は、それぞれ実施形態の比較例に係る位置ずれ検出パターンを示す平面図および断面図である。下層配線２０２、上層配線２０４およびビアプラグ２０６は、ビアチェーンを構成している。

図６（ａ）および図６（ｂ）に示すように、例えば下層配線２０２とビアプラグ２０６との間に相対的な位置ずれが存在するとき、それらの接触面の面積が小さくなる。よって、当該ビアチェーンの電気抵抗を測定することで、位置ずれの検出が可能である。なお、図６（ａ）においては、上層配線２０４の図示を省略している。

しかしながら、この位置ずれ検出パターンにおいては、位置ずれとビアプラグ２０６の埋込不良とが互いに独立したパラメータになっていないという問題がある。すなわち、上記位置ずれのみならず、ビアプラグ２０６の形成時の金属埋込不良までもが、ビアチェーンの電気抵抗の変化に寄与してしまう。それゆえ、測定された電気抵抗の値から位置ずれ量を精度良く求めることが困難である。

この点、本実施形態においては、配線１０の重心が、各ビアプラグ２０，３０の重心に一致している。つまり、ビアプラグ２０，３０が配線１０の中央部に接続されている。このため、ビアプラグ２０，３０が配線１０の端部に接続されている場合に比して、ビアプラグ２０，３０の形成時に金属埋込不良が起こりにくい。よって、測定された電気抵抗の値から位置ずれ量を精度良く求めることができる。
（第２実施形態）

図７は、本発明による位置ずれ検出パターンの第２実施形態を示す断面図である。位置ずれ検出パターン２においては、配線１０の面積が、平面視で各ビアプラグ２０，３０の面積よりも小さい。この場合も、配線１０は、最小面積配線であることが好ましい。また、配線１０と導体４０との間の間隔は、最小配線間隔に等しいことが好ましい。位置ずれ検出パターン２のその他の構成は、位置ずれ検出パターン１と同様である。

本実施形態においても、オープンチェックによる位置ずれ検出を行うときには、図８（ａ）および図８（ｂ）に示すように、ビアプラグ２０とビアプラグ３０との間に電圧を印加すればよい。また、ショートチェックによる位置ずれ検出を行うときには、図９（ａ）および図９（ｂ）に示すように、ビアプラグ２０と導体４０との間に電圧を印加すればよい。図８（ａ）および図９（ａ）は、位置ずれが無いときの様子を示している。一方、図８（ｂ）および図９（ｂ）は、配線１０とビアプラグ２０，３０との間に相対的な位置ずれが存在するときの様子を示している。

本実施形態においては、配線１０の面積が各ビアプラグ２０，３０の面積よりも小さい。これにより、配線１０の面積が各ビアプラグ２０，３０の面積よりも大きい場合に比して、位置ずれが無いときの各ビアプラグ２０，３０と導体４０との間の距離を縮めることができる。よって、ショートチェックにおける位置ずれの検出感度を高めることができる。本実施形態のその他の効果は、第１実施形態と同様である。
（第３実施形態）

図１０は、本発明による位置ずれ検出パターンの第３実施形態を示す断面図である。位置ずれ検出パターン３においては、配線１０の面積が、平面視で各ビアプラグ２０，３０の面積に等しい。この場合も、配線１０は、最小面積配線であることが好ましい。また、配線１０と導体４０との間の間隔は、最小配線間隔に等しいことが好ましい。位置ずれ検出パターン３のその他の構成は、位置ずれ検出パターン１と同様である。

本実施形態においても第１および第２実施形態と同様にして、オープンチェックまたはショートチェックによる位置ずれ検出を行うことができる。

本実施形態においては、配線１０の面積が各ビアプラグ２０，３０の面積に等しい。これにより、オープンチェックにおける位置ずれの検出感度を高めることができる。僅かな位置ずれであっても、配線１０とビアプラグ２０，３０との接触面の面積が変化するためである。本実施形態のその他の効果は、第１実施形態と同様である。

図１１（ａ）および図１１（ｂ）は、それぞれオープンチェックおよびショートチェックにおいて測定される電気抵抗と位置ずれ量との関係を示すグラフである。縦軸が電気抵抗（Ω）を表し、横軸がＸ方向またはＹ方向についての位置ずれ量（ｎｍ）を表している。各グラフにおいて、線Ｌ１、線Ｌ２および線Ｌ３は、それぞれ上述した第１、第２および第３実施形態に対応している。これらのグラフは、配線１０を最小面積配線とし、配線１０と導体４０との間隔を最小配線間隔とした場合の結果を示している。ただし、第２実施形態のオープンチェック（図１１（ａ）の線Ｌ２）に関しては、配線１０と導体４０との間隔を最小配線間隔の２倍とした場合の結果を示している。

本発明は、上記実施形態に限定されるものではなく、様々な変形が可能である。例えば、上記実施形態においてはショートチェックの際にビアプラグ２０と導体４０との間に電圧を印加する例を示したが、ビアプラグ３０と導体４０との間に電圧を印加してもよい。

また、上記実施形態においては複数の配線１０が設けられた例を示したが、配線１０の数は１つであってもよい。

また、本発明による半導体装置においては、位置ずれ検出パターン１，２，３のうち何れか２つが混在していてもよいし、位置ずれ検出パターン１，２，３の全てが混在していてもよい。

本発明による位置ずれ検出パターンの第１実施形態を示す平面図である。 図１のII−II線に沿った断面図である。 （ａ）および（ｂ）は、第１実施形態における位置ずれ検出方法を説明するための断面図である。 （ａ）および（ｂ）は、第１実施形態における位置ずれ検出方法を説明するための断面図である。 （ａ）および（ｂ）は、それぞれ実施形態の比較例に係る位置ずれ検出パターンを示す平面図および断面図である。 （ａ）および（ｂ）は、それぞれ図５の位置ずれ検出パターンの動作を説明するための平面図および断面図である。 本発明による位置ずれ検出パターンの第２実施形態を示す断面図である。 （ａ）および（ｂ）は、第２実施形態における位置ずれ検出方法を説明するための断面図である。 （ａ）および（ｂ）は、第２実施形態における位置ずれ検出方法を説明するための断面図である。 本発明による位置ずれ検出パターンの第３実施形態を示す断面図である。 （ａ）および（ｂ）は、それぞれオープンチェックおよびショートチェックにおいて測定される電気抵抗と位置ずれ量との関係を示すグラフである。 従来の位置ずれ検出パターンを示す平面図である。

符号の説明

１ 検出パターン
２ 検出パターン
３ 検出パターン
１０ 配線
２０ ビアプラグ
３０ ビアプラグ
４０ 導体
５２ 配線
５４ 配線

Claims (10)

1. 配線とビアプラグとの相対的な位置ずれの検出に用いられるパターンであって、
   互いに反対の面である第１面および第２面を有する配線と、
   前記配線の前記第１面に接続された第１のビアプラグと、
   前記配線の前記第２面に接続された第２のビアプラグと、
   前記配線と所定の間隔を空けて、当該配線と同層に設けられた導体と、
   を備えることを特徴とする位置ずれ検出パターン。
2. 請求項１に記載の位置ずれ検出パターンにおいて、
   前記位置ずれが無いとき、前記第１および前記第２のビアプラグは、平面視で互いに重なる位置に設けられている位置ずれ検出パターン。
3. 請求項１または２に記載の位置ずれ検出パターンにおいて、
   前記導体は、前記配線を包囲している位置ずれ検出パターン。
4. 請求項１乃至３いずれかに記載の位置ずれ検出パターンにおいて、
   前記配線の面積は、前記各ビアプラグの面積よりも小さい位置ずれ検出パターン。
5. 請求項１乃至４いずれかに記載の位置ずれ検出パターンにおいて、
   前記位置ずれが無いとき、平面視で、前記配線の重心は、前記各ビアプラグの重心に一致する位置ずれ検出パターン。
6. 請求項１乃至５いずれかに記載の位置ずれ検出パターンを備えることを特徴とする半導体装置。
7. 請求項６に記載の半導体装置において、
   前記配線は、当該半導体装置に設けられた配線の中で最小面積を有する半導体装置。
8. 請求項６または７に記載の半導体装置において、
   前記配線と前記導体との間の前記間隔は、当該半導体装置に設けられた配線間の最小間隔に等しい半導体装置。
9. 請求項１乃至５いずれかに記載の位置ずれ検出パターンを用いて前記位置ずれを検出する方法であって、
   前記第１のビアプラグと前記第２のビアプラグとの間に電圧を印加するステップを含むことを特徴とする位置ずれ検出方法。
10. 請求項１乃至５いずれかに記載の位置ずれ検出パターンを用いて前記位置ずれを検出する方法であって、
    前記第１または前記第２のビアプラグと前記導体との間に電圧を印加するステップを含むことを特徴とする位置ずれ検出方法。

Images