JP2006222317A - 損傷検出装置、電子素子、及び素子集合体 - Google Patents
損傷検出装置、電子素子、及び素子集合体 Download PDFInfo
- Publication number
- JP2006222317A JP2006222317A JP2005035293A JP2005035293A JP2006222317A JP 2006222317 A JP2006222317 A JP 2006222317A JP 2005035293 A JP2005035293 A JP 2005035293A JP 2005035293 A JP2005035293 A JP 2005035293A JP 2006222317 A JP2006222317 A JP 2006222317A
- Authority
- JP
- Japan
- Prior art keywords
- comb
- conductor pattern
- shaped
- substrate
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
【課題】 損傷の判断を正確に提供できる技術を提供することである。
【解決手段】 基板と、前記基板に設けられた第1の櫛状導体パターンと、前記第1の櫛状導体パターンとは非導通で前記基板に設けられた第2の櫛状導体パターンとを具備し、
前記第1の櫛状導体パターン及び前記第2の櫛状導体パターンは、その櫛状先端部側が櫛状基部側より外側に位置するよう設けられてなる損傷検出装置。
【選択図】 図2
【解決手段】 基板と、前記基板に設けられた第1の櫛状導体パターンと、前記第1の櫛状導体パターンとは非導通で前記基板に設けられた第2の櫛状導体パターンとを具備し、
前記第1の櫛状導体パターン及び前記第2の櫛状導体パターンは、その櫛状先端部側が櫛状基部側より外側に位置するよう設けられてなる損傷検出装置。
【選択図】 図2
Description
本発明は、例えばLSI等の半導体素子の製造に用いられる技術に関する。
LSI等の半導体素子は、通常、一枚の大きなウェハに数多くの素子を設けた後、ウェハを素子毎の領域の境界線において切断することによって得られている。この切断に際して、各種のガス、水分や薬液などが切断面(側面)から素子内に侵入する恐れも有り、その結果、配線のショート、配線間のリーク電流、配線間の静電容量の増大などが引き起こされ、素子の正常動作の信頼性低下などの品質低下が心配される。このようなことに鑑みて、素子の品質検査などの観点から、ウェハに損傷評価パターンを設け、これを利用して損傷度を評価することが試みられている。
この損傷評価パターンXは、例えば図5,6に示される如くに構成されている。すなわち、損傷評価パターンXは、第1の櫛状導体パターン51と第2の櫛状導体パターン52とが、櫛状部(櫛状先端部)51aと櫛状部(櫛状先端部)52aとは互いに噛み合う如く(櫛状基部51bと櫛状基部52bとは互いに離れている如く)、一枚のウェハ53における各素子毎の領域54の非活性領域54bに設けられたものである。尚、素子の回路部分は活性領域54aに設けられている。そして、ウェハ53を各素子毎の領域の境界線55に沿って切断した後において、第1の櫛状導体パターン51の測定用端子51cと第2の櫛状導体パターン52の測定用端子52cとに電圧を印加して静電容量を調べることにより、水分などが切断面から侵入しているか否かを判断している。すなわち、測定された静電容量に大きな増大が認められなければ、水分などが進入しておらず、欠陥品では無いと判定している。
又、図7に示される損傷評価パターンYも知られている。この損傷評価パターンYは、上層導体61a,61b,61c,……,61nと、下層導体62a,62b,……,62mとからなるものである。尚、各々の上層導体61a,61b,61c,……,61n同士は直接には繋がっていない。又、下層導体62a,62b,……,62m同士は直接には繋がっていない。しかしながら、上層導体61aと下層導体62aとは、図7中、紙面に垂直方向に延びたビア63aによって電気的に接続されており、又、下層導体62aと上層導体61bとは、図7中、紙面に垂直方向に延びたビア63bによって電気的に接続されており、又、上層導体61bと下層導体62bとは、図7中、紙面に垂直方向に延びたビア63cによって電気的に接続されており、又、下層導体62bと上層導体61cとは、図7中、紙面に垂直方向に延びたビア63dによって電気的に接続されており、又、下層導体62mと上層導体61nとは、図7中、紙面に垂直方向に延びたビア63zによって電気的に接続されている。従って、測定用端子64aと測定用端子64bとの間は一つの電流回路が構成されており、例えば層間剥離が起きると、何れかのビアが物理的損傷を受けて電流が流れなくなることから、これによって層間剥離の有無、即ち、損傷評価がなされる。尚、この損傷評価パターンYの配設位置も、通常、一枚のウェハにおける各素子毎の領域の非活性領域である。
ところで、上記の損傷評価パターンX,Yでは損傷評価が十分で無いことが判って来た。
例えば、図5,6の損傷評価パターンXによる評価には次のような問題の有ることが判って来た。すなわち、損傷評価パターンXによる評価では静電容量に大きな増大が認められないことから問題が無いであろうと判断されたにも拘わらず、実際には欠陥品と判断せざるを得ないものが幾つも認められたと言うことである。
又、図7の損傷評価パターンYによる評価には次のような問題の有ることが判って来た。すなわち、損傷評価パターンYによる評価では問題が有ると判断されたにも拘わらず、実際には、損傷度は大したものでは無く、欠陥品と判断しなくても良いものが認められたと言うことである。
従って、本発明が解決しようとする課題は、損傷の判断を正確に提供できる技術を提供することである。
前記の課題についての検討を、鋭意、推し進めて行く中に、損傷評価パターンXの場合には、櫛状導体パターン51,52の配置に問題の有ることが判って来た。すなわち、第1の櫛状導体パターン51は、その櫛状部(櫛状先端部)51aが境界線55の側に在るものの、第2の櫛状導体パターン52は、その櫛状部(櫛状先端部)52aが境界線55の側に無く、櫛状基部52bが境界線55の側に在る。これは、櫛状導体パターン51,52を同一平面上で構成しようとすると、櫛状部(櫛状先端部)51aと櫛状部(櫛状先端部)52aとが噛み合うように配置せざるを得ないからである。この為、境界線55に沿っての切断に際して、この切断面(側面)から水などが進入して来ようとしても、水などの進入は金属導体からなる櫛状基部52bによって阻止され、それ以上の進入が起き難い。このことは、損傷評価パターンXが設けられていない箇所においては、水などが奥深い位置のW1点まで進入しているにも拘わらず、損傷評価パターンXが設けられている箇所においては、水などが端から近いW2点までしか進入していないことを意味する。ところで、損傷評価の測定箇所は櫛状導体パターン51と櫛状導体パターン52との間、即ち、櫛状部(櫛状先端部)51aと櫛状部(櫛状先端部)52aとの間であることから、損傷評価パターンXが設けられている箇所において水などがW2点までしか進入していないと言うことは、異常発見には繋がらず、間違った情報を提供してしまうことになる。すなわち、実際には、素子回路が設けられている活性領域の部分にまで水が進入しているにも拘わらず、損傷評価の為に設けた損傷評価パターンXによって水などの進入が抑制され、正しい情報が得られていないことが判って来た。
又、損傷評価パターンYの場合には、何処かの一箇所でも断線が起きれば、その断線情報が得られる。しかしながら、切断境界線55近くの位置で層間剥離が起きていても、それよりも活性領域に近い奥深い領域では層間剥離は起きてない場合も有る。そして、このような場合には問題が無いことも当然に考えられる。従って、どの程度の断線であるのかが判ることは非常に好ましいものである。即ち、断線情報の数が多くなれば、それだけ、良否の判断を正確に行えるようになる。
上記知見に基づいて本発明がなされたものである。
すなわち、前記の課題は、基板と、
前記基板に設けられた第1の櫛状導体パターンと、
前記第1の櫛状導体パターンとは非導通で前記基板に設けられた第2の櫛状導体パターン
とを具備し、
前記第1の櫛状導体パターン及び前記第2の櫛状導体パターンは、その櫛状先端部側が櫛状基部側より外側に位置するよう設けられてなる
ことを特徴とする損傷検出装置によって解決される。
前記基板に設けられた第1の櫛状導体パターンと、
前記第1の櫛状導体パターンとは非導通で前記基板に設けられた第2の櫛状導体パターン
とを具備し、
前記第1の櫛状導体パターン及び前記第2の櫛状導体パターンは、その櫛状先端部側が櫛状基部側より外側に位置するよう設けられてなる
ことを特徴とする損傷検出装置によって解決される。
特に、基板と、
前記基板に設けられた第1の櫛状導体パターンと、
前記第1の櫛状導体パターンとは非導通で前記基板に設けられた第2の櫛状導体パターン
とを具備し、
前記第1の櫛状導体パターン及び前記第2の櫛状導体パターンは、その櫛状先端部側が櫛状基部側より外側に位置するよう設けられてなり、
前記第1の櫛状導体パターンの櫛状先端部と前記第1の櫛状導体パターンの櫛状先端部との間に前記第2の櫛状導体パターンの櫛状先端部が在り、かつ、前記第1の櫛状導体パターンの櫛状先端部と前記第2の櫛状導体パターンの櫛状先端部とは同一面上に在り、前記第1の櫛状導体パターンの櫛状基部側と前記第2の櫛状導体パターンの櫛状基部側とは同一平面上には無く、少なくとも一方の導体パターンが立体的に構成されてなることを特徴とする損傷検出装置によって解決される。
前記基板に設けられた第1の櫛状導体パターンと、
前記第1の櫛状導体パターンとは非導通で前記基板に設けられた第2の櫛状導体パターン
とを具備し、
前記第1の櫛状導体パターン及び前記第2の櫛状導体パターンは、その櫛状先端部側が櫛状基部側より外側に位置するよう設けられてなり、
前記第1の櫛状導体パターンの櫛状先端部と前記第1の櫛状導体パターンの櫛状先端部との間に前記第2の櫛状導体パターンの櫛状先端部が在り、かつ、前記第1の櫛状導体パターンの櫛状先端部と前記第2の櫛状導体パターンの櫛状先端部とは同一面上に在り、前記第1の櫛状導体パターンの櫛状基部側と前記第2の櫛状導体パターンの櫛状基部側とは同一平面上には無く、少なくとも一方の導体パターンが立体的に構成されてなることを特徴とする損傷検出装置によって解決される。
或いは、基板と、
前記基板に設けられた第1の櫛状導体パターンと、
前記第1の櫛状導体パターンとは非導通で前記基板に設けられた第2の櫛状導体パターン
とを具備し、
前記第1の櫛状導体パターン及び前記第2の櫛状導体パターンは、その櫛状先端部側が櫛状基部側より外側に位置するよう設けられてなり、
前記第1の櫛状導体パターンの下層に第2の櫛状導体パターンが設けられてなることを特徴とする損傷検出装置によって解決される。
前記基板に設けられた第1の櫛状導体パターンと、
前記第1の櫛状導体パターンとは非導通で前記基板に設けられた第2の櫛状導体パターン
とを具備し、
前記第1の櫛状導体パターン及び前記第2の櫛状導体パターンは、その櫛状先端部側が櫛状基部側より外側に位置するよう設けられてなり、
前記第1の櫛状導体パターンの下層に第2の櫛状導体パターンが設けられてなることを特徴とする損傷検出装置によって解決される。
又、上記の損傷検出装置を有することを特徴とする電子素子によって解決される。特に、上記の損傷検出装置の導体パターンが非活性領域に設けられてなることを特徴とする電子素子によって解決される。
又、複数の領域に分割される基板と、
前記基板の各々の領域に設けられた第1の櫛状導体パターンと、
前記第1の櫛状導体パターンとは非導通で前記基板の各々の領域に設けられた第2の櫛状導体パターンと、
前記基板の各々の領域に設けられた素子
とを具備し、
前記第1の櫛状導体パターン及び前記第2の櫛状導体パターンは、前記各々の領域において、その櫛状先端部側が櫛状基部側より外側に位置するよう設けられてなる
ことを特徴とする素子集合体によって解決される。
前記基板の各々の領域に設けられた第1の櫛状導体パターンと、
前記第1の櫛状導体パターンとは非導通で前記基板の各々の領域に設けられた第2の櫛状導体パターンと、
前記基板の各々の領域に設けられた素子
とを具備し、
前記第1の櫛状導体パターン及び前記第2の櫛状導体パターンは、前記各々の領域において、その櫛状先端部側が櫛状基部側より外側に位置するよう設けられてなる
ことを特徴とする素子集合体によって解決される。
特に、複数の領域に分割される基板と、
前記基板の各々の領域に設けられた第1の櫛状導体パターンと、
前記第1の櫛状導体パターンとは非導通で前記基板の各々の領域に設けられた第2の櫛状導体パターンと、
前記基板の各々の領域に設けられた素子
とを具備し、
前記第1の櫛状導体パターン及び前記第2の櫛状導体パターンは、前記各々の領域において、その櫛状先端部側が櫛状基部側より外側に位置するよう設けられてなり、
前記第1の櫛状導体パターンの櫛状先端部と前記第1の櫛状導体パターンの櫛状先端部との間に前記第2の櫛状導体パターンの櫛状先端部が在り、かつ、前記第1の櫛状導体パターンの櫛状先端部と前記第2の櫛状導体パターンの櫛状先端部とは同一面上に在り、前記第1の櫛状導体パターンの櫛状基部側と前記第2の櫛状導体パターンの櫛状基部側とは同一平面上には無く、少なくとも一方の導体パターンが立体的に構成されてなることを特徴とする素子集合体によって解決される。
前記基板の各々の領域に設けられた第1の櫛状導体パターンと、
前記第1の櫛状導体パターンとは非導通で前記基板の各々の領域に設けられた第2の櫛状導体パターンと、
前記基板の各々の領域に設けられた素子
とを具備し、
前記第1の櫛状導体パターン及び前記第2の櫛状導体パターンは、前記各々の領域において、その櫛状先端部側が櫛状基部側より外側に位置するよう設けられてなり、
前記第1の櫛状導体パターンの櫛状先端部と前記第1の櫛状導体パターンの櫛状先端部との間に前記第2の櫛状導体パターンの櫛状先端部が在り、かつ、前記第1の櫛状導体パターンの櫛状先端部と前記第2の櫛状導体パターンの櫛状先端部とは同一面上に在り、前記第1の櫛状導体パターンの櫛状基部側と前記第2の櫛状導体パターンの櫛状基部側とは同一平面上には無く、少なくとも一方の導体パターンが立体的に構成されてなることを特徴とする素子集合体によって解決される。
中でも、上記の導体パターンが非活性領域に設けられてなることを特徴とする上記の素子集合体によって解決される。
又、基板と、
前記基板に設けられた上層にある一連に繋がった第1の導体パターンと、
前記基板に設けられた下層にある一連に繋がった第2の導体パターンと、
前記上層の第1の導体パターンと前記下層の第2の導体パターンとを連結する複数の連結導体パターン
とを具備することを特徴とする損傷検出装置によって解決される。
前記基板に設けられた上層にある一連に繋がった第1の導体パターンと、
前記基板に設けられた下層にある一連に繋がった第2の導体パターンと、
前記上層の第1の導体パターンと前記下層の第2の導体パターンとを連結する複数の連結導体パターン
とを具備することを特徴とする損傷検出装置によって解決される。
又、上記損傷検出装置を有することを特徴とする電子素子によって解決される。
特に、上記損傷検出装置の導体パターンが非活性領域に設けられてなることを特徴とする電子素子によって解決される。
中でも、上記損傷検出装置の導体パターンが非活性領域に設けられてなり、
第1の導体パターン及び第2の導体パターンが活性領域に向かって設けられてなることを特徴とする電子素子によって解決される。
又、複数の領域に分割される基板と、
前記基板の各々の領域の上層に設けられた一連に繋がった第1の導体パターンと、
前記基板の各々の領域の下層に設けられた一連に繋がった第2の導体パターンと、
前記上層の第1の導体パターンと前記下層の第2の導体パターンとを連結する複数の連結導体パターンと、
前記基板の各々の領域に設けられた素子
とを具備することを特徴とする素子集合体によって解決される。
特に、上記導体パターンが非活性領域に設けられてなることを特徴とする上記素子集合体によって解決される。中でも、上記第1の導体パターン及び第2の導体パターンが活性領域に向かって設けられてなることを特徴とする上記素子集合体によって解決される。
第1の導体パターン及び第2の導体パターンが活性領域に向かって設けられてなることを特徴とする電子素子によって解決される。
又、複数の領域に分割される基板と、
前記基板の各々の領域の上層に設けられた一連に繋がった第1の導体パターンと、
前記基板の各々の領域の下層に設けられた一連に繋がった第2の導体パターンと、
前記上層の第1の導体パターンと前記下層の第2の導体パターンとを連結する複数の連結導体パターンと、
前記基板の各々の領域に設けられた素子
とを具備することを特徴とする素子集合体によって解決される。
特に、上記導体パターンが非活性領域に設けられてなることを特徴とする上記素子集合体によって解決される。中でも、上記第1の導体パターン及び第2の導体パターンが活性領域に向かって設けられてなることを特徴とする上記素子集合体によって解決される。
本発明によれば、損傷を正確に判断できるようになる。
すなわち、損傷評価パターンを第1の櫛状導体パターンと第2の櫛状導体パターンとを用いて構成する場合において、本発明にあっては、第1の櫛状導体パターン及び第2の櫛状導体パターンの櫛状先端部側を櫛状基部側より外側に位置するよう設けてなるので、測定箇所と非測定箇所と言った位置の差異により水などの進入具合に大きな差異が起き難い。つまり、従来の損傷評価パターンXを用いた場合の如く、非測定箇所、即ち、損傷評価パターンXが設けられて無い位置では、対応する活性領域の近くにまで水の侵入が有るにも拘わらず、測定箇所、即ち、損傷評価パターンXが設けられている位置では、水の侵入が認められないと言ったミスを犯すことが起き難い。
又、上層にある一連に繋がった第1の導体パターンと、下層にある一連に繋がった第2の導体パターンと、前記上層の第1の導体パターンと前記下層の第2の導体パターンとを連結する複数の連結導体パターンとを備えた損傷評価パターンを用いた場合には、連結導体パターンが幾つ断線しているかの情報を得ることが出来、これに応じた情報が得られるので、例えば断線が起きていても、これならば、実際には、欠陥品では無く、使用可能などの情報を手にすることが出来、損傷を正確に判断できるようになる。
図1〜図3は本発明の一実施形態を示すもので、図1は半導体素子が組み込まれたウェハの一部の概略平面図、図2は損傷評価パターンの概略平面図、図3は損傷評価パターンによる配線間静電容量のグラフである。
各図中、1はSiウェハである。このウェハ1の賽の目状に区切られた各々の領域2の活性領域2aに所望の半導体素子回路が設けられ、この後でウェハ1を賽の目状の境界線3に沿って切断することにより半導体素子が得られる。
ウェハ1の賽の目状に区切られた各々の領域2の非活性領域2bには、損傷評価パターン4が設けられている。この損傷評価パターン4は、第1の櫛状導体パターン5と第2の櫛状導体パターン6とを有するものである。尚、第1の櫛状導体パターン5や第2の櫛状導体パターン6は、例えばCuやAl等の金属材料で構成されている。
そして、第2の櫛状導体パターン6は、絶縁層(誘電体層;ポーラス層)中の一つの仮想平面上に在るよう設けられている。第1の櫛状導体パターン5は、その一部(櫛状先端部)が前記仮想平面上に在るよう設けられており、残りの部分はそれより上の絶縁層中に設けられている。
第1の櫛状導体パターン5は、その櫛状先端部5a,5b,……,5nと櫛状基部5tとを比べると、櫛状先端部5a,5b,……,5nの側が境界線(切断線)3に近い(即ち、外側に位置する)ように設けられている。又、第2の櫛状導体パターン6も、その櫛状先端部6a,6b,……,6nと櫛状基部6tとを比べると、櫛状先端部6a,6b,……,6nの側が境界線(切断線)3に近い(即ち、外側に位置する)ように設けられている。かつ、櫛状先端部5a,5b,……,5nと櫛状先端部6a,6b,……,6nとは、図2からも判る通り、櫛状先端部5a、櫛状先端部6a、櫛状先端部5b、櫛状先端部6b、……、櫛状先端部5n、櫛状先端部6nの順となるよう、即ち、各櫛状先端部が第1の櫛状導体パターン5と第2の櫛状導体パターン6との間で交互に位置するよう設けられている。
更に、櫛状先端部5a,5b,……,5nと櫛状先端部6a,6b,……,6nとは、同一平面上に在るように設けられている。ここで、第1の櫛状導体パターン5と第2の櫛状導体パターン6とは非接続であるから、櫛状先端部5a,5b,……,5nと櫛状先端部6a,6b,……,6nとが同一平面上に在るようにする為、例えば櫛状先端部5a,5b,……,5nの終点位置と、櫛状先端部6a,6b,……,6nや櫛状基部6tの面より上層に設けられた櫛状基部5tとが、図2中、紙面に垂直方向に延びたビア7a,7b,……,7nにより接続された構成としている。
8,9は測定用端子である。この測定用端子8,9は、表面に設けられたものであるから、紙面に垂直方向に延びたビア(図示せず)により櫛状基部5t,6tに接続されている。
そして、上記構成の損傷評価パターン4がウェハ1の賽の目状に区切られた各々の領域2の非活性領域2bに、かつ、所望の半導体素子回路がウェハ1の賽の目状に区切られた各々の領域2の活性領域2aに設けられた後、ウェハ1に対して賽の目状の境界線(切断線)3に沿っての切断が行われて1チップが得られる。
この得られたチップ(半導体素子)の測定用端子8,9に電圧を印加して静電容量が測定された。その結果が図3に示される。尚、図3には、従来の損傷評価パターンXが設けられている場合も示されている。これによれば、切断されていない段階における測定静電容量D0は、水などが進入していない場合の静電容量と仮定できる。そして、損傷評価パターンXによる測定静電容量Dxと測定静電容量D0との差異は余り認められないものの、損傷評価パターン4による測定静電容量D4と測定静電容量D0との差異は大きく認められる。このことは、損傷評価パターンXによる評価は正しくないと考えるのが妥当と思われる。すなわち、実際には、損傷評価パターンXが設けられていなければ、損傷評価パターンXが設けられている位置までは水の進入が有るものの、損傷評価パターンXの存在によって水の進入がそれ以上は阻止されることから、正しい評価が出来ないものと考えられる。これに対して、損傷評価パターンXの代わりに損傷評価パターン4が設けられた場合には、損傷評価パターン4による水の進入阻止は行われておらず、水の進入は真っ当に進むことから、正しい評価が出来るものと考えられる。すなわち、本発明の損傷評価パターン4が用いられたならば評価が正しく行われる。
又、切断工程が終了して積層膜の断面が露出した状態で配線のショート率を調べた処、切断前の段階ではショート率が0%であったものの、損傷評価パターンXが用いられたものの場合にはショート率が28%、本発明の損傷評価パターン4が用いられたものの場合にはショート率が97%であり、本発明の損傷評価パターン4の方がより大きな配線のショート率の検出が出来ることを意味しており、損傷による配線のショート率の劣化をより正しく検知できることが判る。
図4は、本発明の第2の実施形態を示すものである。
前記第1の実施形態になる損傷評価パターン4は、櫛状導体パターン5,6の櫛状基部5t,6tの向きが境界線(切断線)3に略並行(即ち、櫛状先端部5a,5b,……,5n,6a,6b,……,6nの向きが境界線(切断線)3に対して略垂直方向)であるよう設けられていたのに対して、本実施形態になる損傷評価パターン11は、その第1の導体パターン12や第2の導体パターン13が境界線(切断線)18に対して交差するよう設けられている。
すなわち、前記実施形態の場合と同様に、本実施形態になる損傷評価パターン11は、ウェハの賽の目状に区切られた各々の領域の非活性領域に設けられている。そして、損傷評価パターン11は、一つの境界線(切断線)18に対して交差する方向に設けられた直線状の第1の導体パターン12と、この第1の導体パターン12の下層において平行に設けられた直線状の第2の導体パターン13と、第1の導体パターン12と第2の導体パターン13とを連結する複数の連結導体パターン(ビア)14a,14b,14c,14dとを有するものである。尚、前記実施形態の場合と同様に、導体パターン12,13,14a,14b,14c,14dは、例えばCuやAl等の金属材料で構成されており、又、絶縁層(誘電体層;ポーラス層)中に在るよう設けられている。
15a,15b,16a,16bは測定用端子である。尚、前記実施形態の場合と同様に、測定用端子15a,15b,16a,16bは、表面に設けられたものであるから、紙面に垂直方向に延びたビア(図示せず)により導体パターン12,13に接続されている。
そして、上記構成の損傷評価パターン11がウェハの賽の目状に区切られた各々の領域17の非活性領域17bに、かつ、所望の半導体素子回路がウェハの賽の目状に区切られた各々の領域17の活性領域17aに設けられた後、ウェハに対して賽の目状の境界線18に沿っての切断が行われて1チップが得られる。
この得られたチップ(半導体素子)の測定用端子に電圧を印加して電流・抵抗を測定する。そうすると、層間剥離の具合に応じて連結導体パターン(ビア)14a,14b,14c,14dに断線が起きていることから、電流・抵抗値の変動が判るようになる。すなわち、全ての連結導体パターン(ビア)14a,14b,14c,14dに断線が起きていれば、この場合には測定用端子間に電流は流れていないことから、特に活性領域17aに最も近い位置に在る連結導体パターン(ビア)14dに断線が起きておれば、これは活性領域17aに設けられている回路素子にも悪影響が起きている恐れが高く、不良品の確率が高いと判断できる。一方、測定された電流・抵抗値の変動から、連結導体パターン(ビア)14aのみにしか断線が起きていないことが判明した場合には、即ち、特に活性領域17aに最も近い位置に在る連結導体パターン(ビア)14dに断線が起きてないことが判明すれば、これは活性領域17aに設けられている回路素子には悪影響が起きてない確率が高く、良品の確率が高いと判断できるようになる。
このように、本実施形態にあっては、直線状の第1の導体パターン12と直線状の第2の導体パターン13とを連結する複数の連結導体パターン(ビア)14a,14b,14c,14dの断線具合を判別できるようにしたことから、これに応じて切断による良品・不良品の判別を詳細に出来るようになる。
1 ウェハ
2a 活性領域
2b 非活性領域
3 境界線(切断線)
4 損傷評価パターン
5 第1の櫛状導体パターン
5a,5b,……,5n 櫛状先端部
5t 櫛状基部
6 第2の櫛状導体パターン
6a,6b,……,6n 櫛状先端部
6t 櫛状基部
7a,7b,……,7n ビア
測定用端子
11 損傷評価パターン
12 第1の直線状導体パターン
13 第2の直線状導体パターン
14a,14b,14c,14d 連結導体パターン(ビア)
15a,15b,16a,16b 測定用端子
17a 活性領域
17b 非活性領域
18 境界線(切断線)
特許出願人 次世代半導体材料技術研究組合
代 理 人 宇 高 克 己
2a 活性領域
2b 非活性領域
3 境界線(切断線)
4 損傷評価パターン
5 第1の櫛状導体パターン
5a,5b,……,5n 櫛状先端部
5t 櫛状基部
6 第2の櫛状導体パターン
6a,6b,……,6n 櫛状先端部
6t 櫛状基部
7a,7b,……,7n ビア
測定用端子
11 損傷評価パターン
12 第1の直線状導体パターン
13 第2の直線状導体パターン
14a,14b,14c,14d 連結導体パターン(ビア)
15a,15b,16a,16b 測定用端子
17a 活性領域
17b 非活性領域
18 境界線(切断線)
特許出願人 次世代半導体材料技術研究組合
代 理 人 宇 高 克 己
Claims (12)
- 基板と、
前記基板に設けられた第1の櫛状導体パターンと、
前記第1の櫛状導体パターンとは非導通で前記基板に設けられた第2の櫛状導体パターン
とを具備し、
前記第1の櫛状導体パターン及び前記第2の櫛状導体パターンは、その櫛状先端部側が櫛状基部側より外側に位置するよう設けられてなる
ことを特徴とする損傷検出装置。 - 第1の櫛状導体パターンの櫛状先端部と第1の櫛状導体パターンの櫛状先端部との間に第2の櫛状導体パターンの櫛状先端部が在り、かつ、第1の櫛状導体パターンの櫛状先端部と第2の櫛状導体パターンの櫛状先端部とは同一面上に在り、前記第1の櫛状導体パターンの櫛状基部側と前記第2の櫛状導体パターンの櫛状基部側とは同一平面上には無く、少なくとも一方の導体パターンが立体的に構成されてなることを特徴とする請求項1の損傷検出装置。
- 第1の櫛状導体パターンの下層に第2の櫛状導体パターンが設けられてなることを特徴とする請求項1の損傷検出装置。
- 基板と、
前記基板に設けられた上層にある一連に繋がった第1の導体パターンと、
前記基板に設けられた下層にある一連に繋がった第2の導体パターンと、
前記上層の第1の導体パターンと前記下層の第2の導体パターンとを連結する複数の連結導体パターン
とを具備することを特徴とする損傷検出装置。 - 請求項1〜請求項4いずれかの損傷検出装置を有することを特徴とする電子素子。
- 請求項1〜請求項4いずれかの損傷検出装置の導体パターンが非活性領域に設けられてなることを特徴とする電子素子。
- 請求項4の損傷検出装置の導体パターンが非活性領域に設けられてなり、
第1の導体パターン及び第2の導体パターンが活性領域に向かって設けられてなることを特徴とする電子素子。 - 複数の領域に分割される基板と、
前記基板の各々の領域に設けられた第1の櫛状導体パターンと、
前記第1の櫛状導体パターンとは非導通で前記基板の各々の領域に設けられた第2の櫛状導体パターンと、
前記基板の各々の領域に設けられた素子
とを具備し、
前記第1の櫛状導体パターン及び前記第2の櫛状導体パターンは、前記各々の領域において、その櫛状先端部側が櫛状基部側より外側に位置するよう設けられてなる
ことを特徴とする素子集合体。 - 第1の櫛状導体パターンの櫛状先端部と第1の櫛状導体パターンの櫛状先端部との間に第2の櫛状導体パターンの櫛状先端部が在り、かつ、第1の櫛状導体パターンの櫛状先端部と第2の櫛状導体パターンの櫛状先端部とは同一面上に在り、前記第1の櫛状導体パターンの櫛状基部側と前記第2の櫛状導体パターンの櫛状基部側とは同一平面上には無く、少なくとも一方の導体パターンが立体的に構成されてなることを特徴とする請求項8の素子集合体。
- 複数の領域に分割される基板と、
前記基板の各々の領域の上層に設けられた一連に繋がった第1の導体パターンと、
前記基板の各々の領域の下層に設けられた一連に繋がった第2の導体パターンと、
前記上層の第1の導体パターンと前記下層の第2の導体パターンとを連結する複数の連結導体パターンと、
前記基板の各々の領域に設けられた素子
とを具備することを特徴とする素子集合体。 - 導体パターンが非活性領域に設けられてなることを特徴とする請求項8〜請求項10いずれかの素子集合体。
- 第1の導体パターン及び第2の導体パターンが活性領域に向かって設けられてなることを特徴とする請求項10又は請求項11の素子集合体。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005035293A JP2006222317A (ja) | 2005-02-10 | 2005-02-10 | 損傷検出装置、電子素子、及び素子集合体 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005035293A JP2006222317A (ja) | 2005-02-10 | 2005-02-10 | 損傷検出装置、電子素子、及び素子集合体 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006222317A true JP2006222317A (ja) | 2006-08-24 |
Family
ID=36984401
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005035293A Pending JP2006222317A (ja) | 2005-02-10 | 2005-02-10 | 損傷検出装置、電子素子、及び素子集合体 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006222317A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104008984A (zh) * | 2013-02-21 | 2014-08-27 | 旺宏电子股份有限公司 | 侦测半导体装置的方法及系统、半导体装置及其制造方法 |
-
2005
- 2005-02-10 JP JP2005035293A patent/JP2006222317A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104008984A (zh) * | 2013-02-21 | 2014-08-27 | 旺宏电子股份有限公司 | 侦测半导体装置的方法及系统、半导体装置及其制造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4901602B2 (ja) | プリント基板の製造方法及びプリント基板 | |
JP4038170B2 (ja) | バリア構造を備えるicチップおよび装置 | |
JP4774071B2 (ja) | プローブ抵抗値測定方法、プローブ抵抗値測定用パッドを有する半導体装置 | |
KR100487530B1 (ko) | 테스트 소자 그룹이 구비된 반도체 소자 | |
JP4472232B2 (ja) | 半導体装置の製造方法 | |
KR100356637B1 (ko) | 시스템 lsi 칩 및 그 제조 방법 | |
US8395403B2 (en) | Semiconductor device and defect analysis method for a semiconductor device | |
US20140062501A1 (en) | Electrical connection assembly and testing method thereof | |
US6693446B2 (en) | Apparatus for testing reliability of interconnection in integrated circuit | |
JP2006222317A (ja) | 損傷検出装置、電子素子、及び素子集合体 | |
US8102053B2 (en) | Displacement detection pattern for detecting displacement between wiring and via plug, displacement detection method, and semiconductor device | |
CN108831843B (zh) | 漏电测试方法 | |
JP5428002B2 (ja) | チェックパターン及び実装評価装置 | |
JP2004207353A (ja) | 半導体装置及びその検査方法 | |
JP4395781B2 (ja) | 回路基板検査装置 | |
JP2001291754A (ja) | 導電性プラグ抵抗測定用パターンを有する半導体素子およびプロセス評価方法 | |
US7306958B2 (en) | Composite pattern for monitoring various defects of semiconductor device | |
US20100213968A1 (en) | Testing integrated circuits | |
US20150262896A1 (en) | Evaluation element and wafer | |
JP4306983B2 (ja) | コンタクト抵抗検査用素子 | |
JP2000260842A (ja) | 配線間ショート検出用テストエレメントグループ、その製造方法及び配線間ショート検出方法 | |
KR20080064250A (ko) | 초정밀 검사가 가능한 적층형 테스트 보드 | |
JP2007024719A (ja) | 半導体装置の評価方法 | |
KR100683385B1 (ko) | 반도체 소자 결함 모니터링 복합 패턴 | |
KR20100090951A (ko) | 회로 단락 감지를 위한 테스트 구조 |