JPS6286741A - パタ−ンの位置合わせずれ量評価方法 - Google Patents
パタ−ンの位置合わせずれ量評価方法Info
- Publication number
- JPS6286741A JPS6286741A JP60227202A JP22720285A JPS6286741A JP S6286741 A JPS6286741 A JP S6286741A JP 60227202 A JP60227202 A JP 60227202A JP 22720285 A JP22720285 A JP 22720285A JP S6286741 A JPS6286741 A JP S6286741A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- electrodes
- film electrode
- line
- electrode array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
この発明は、たとえば半導体素子の製造工程において基
板上に所定のパターンを形成するとき、そのパターンと
基板との間の位置合わせず。量を評価す、るための方法
に関する。
板上に所定のパターンを形成するとき、そのパターンと
基板との間の位置合わせず。量を評価す、るための方法
に関する。
［従来の技術］
第２図は、従来の位置合わせずれ固評価方法を説明する
ための図である。従来、パターンの位置合わせずれ量は
、以下のようにして評価されていた。まず、予め基板上
に、たとえばエツチング等の手法によって一定のピッチ
で配列された複数個の凹部１を形成しておく。次に、所
定のパターンを基板上に形成する際、縮小投影露光器な
どを介して感光性樹脂などからなる複数個の凸部２を形
成する。この凸部２は、上述した凹部１に対応する位置
に形成され、かつ凹部１とは異なつｌＣピッチで配列さ
れている。したがって、凹部１と凸部２とは成る位置の
ところでその中心線が一致する。
ための図である。従来、パターンの位置合わせずれ量は
、以下のようにして評価されていた。まず、予め基板上
に、たとえばエツチング等の手法によって一定のピッチ
で配列された複数個の凹部１を形成しておく。次に、所
定のパターンを基板上に形成する際、縮小投影露光器な
どを介して感光性樹脂などからなる複数個の凸部２を形
成する。この凸部２は、上述した凹部１に対応する位置
に形成され、かつ凹部１とは異なつｌＣピッチで配列さ
れている。したがって、凹部１と凸部２とは成る位置の
ところでその中心線が一致する。
第２図においては、最も左側に位置づる凹部１と凸部２
とがそのそれぞれの中心線を一致させている。こうして
、従来では、凹部１の中心線と凸部２の中心線とがどの
位置で一致するのかを目視によりｒＩｌ認することによ
って、パターンの位置合わせずれ通を読取っていた。
とがそのそれぞれの中心線を一致させている。こうして
、従来では、凹部１の中心線と凸部２の中心線とがどの
位置で一致するのかを目視によりｒＩｌ認することによ
って、パターンの位置合わせずれ通を読取っていた。
［発明が解決しよ）とする問題点］
このように従来の評価方法では、凹部と凸部のそれぞれ
の中心線が一致しているか否かを目視によって判断して
いるので、たとえば硯祭者が異なればその判断も異なっ
てくることがある。ざらに、目視によって判断するもの
であるので、その判断に時間を要し、作業能率の低下を
ぎたすなどの問題点があった。
の中心線が一致しているか否かを目視によって判断して
いるので、たとえば硯祭者が異なればその判断も異なっ
てくることがある。ざらに、目視によって判断するもの
であるので、その判断に時間を要し、作業能率の低下を
ぎたすなどの問題点があった。
それゆえに、この発明の目的は、評価にあたって人為差
がなく、しかも正確に評価でき、かつ作業能率の向上も
期待できる、パターンの位置合わせずれＩ評価方法を提
供することである。
がなく、しかも正確に評価でき、かつ作業能率の向上も
期待できる、パターンの位置合わせずれＩ評価方法を提
供することである。
［問題点を解決するための手段］
この発明は、基板上に所定のパターンを形成するとき、
そのパターンと基板との間の位置合わせずれ山を評価す
るための方法であって、以下のことを特徴とする。
そのパターンと基板との間の位置合わせずれ山を評価す
るための方法であって、以下のことを特徴とする。
予め基板上に、一定のピッチで配列され、かつそれぞれ
が導電性を有する第１の薄膜電極列を形成しておく。そ
して、所定のパターンを形成する際、上記第１の薄膜電
極列に対応する位置に第１の薄膜電極列とは異なったピ
ッチで配列され、かつそれぞれが導電性を有する第２の
薄膜電極列を形成する。こうして、第１の薄膜電極列と
第２のｓｍ＊極列との電気的導通状態によって、所定の
パターンの位置合わせずれ量を評価す、る。
が導電性を有する第１の薄膜電極列を形成しておく。そ
して、所定のパターンを形成する際、上記第１の薄膜電
極列に対応する位置に第１の薄膜電極列とは異なったピ
ッチで配列され、かつそれぞれが導電性を有する第２の
薄膜電極列を形成する。こうして、第１の薄膜電極列と
第２のｓｍ＊極列との電気的導通状態によって、所定の
パターンの位置合わせずれ量を評価す、る。
［作用］
第１の薄膜電極列のピッチと第２の薄膜電極列のピッチ
とが異なっているので、それらは必ずどこかで接触する
。その接触した位置では、第１の’？ａＢ＊電極と第２
のＷＩＰＩＡ電極とが電気的導通状態にある。したがっ
て、とのＮｔｆｉが電気的導通状態になっているかによ
ってパターンの位置合わせずれｍを評価することができ
る。
とが異なっているので、それらは必ずどこかで接触する
。その接触した位置では、第１の’？ａＢ＊電極と第２
のＷＩＰＩＡ電極とが電気的導通状態にある。したがっ
て、とのＮｔｆｉが電気的導通状態になっているかによ
ってパターンの位置合わせずれｍを評価することができ
る。
［実施例］
第１図はこの発明の一実施例を説明するための図である
。基板上に所定のパターンを形成するのニ先立ち、予め
基板上に、それぞれが導電性を有ツる金属からなる第１
の薄膜′Ｒ電極列を形成してａ３ ＜。各薄膜電極列３
は、一定のピッチで配列されている。
。基板上に所定のパターンを形成するのニ先立ち、予め
基板上に、それぞれが導電性を有ツる金属からなる第１
の薄膜′Ｒ電極列を形成してａ３ ＜。各薄膜電極列３
は、一定のピッチで配列されている。
次に、所定のパターンを形成する際、第１の薄膜電極列
３に対応する位置にこの第１の薄膜電極列とは異なった
ピッチで配列されるように第２の薄膜電極列４を形成す
る。この第２の薄膜電極列４も、それぞれがＳ電性を有
する金属から作られている。また、区示するように、第
１のｒａＩ！電極列３のそれぞれはその一方端に接続端
子５を有し、また第２の薄膜電極列４もそれぞれその一
方端に接続端イ６を有している。
３に対応する位置にこの第１の薄膜電極列とは異なった
ピッチで配列されるように第２の薄膜電極列４を形成す
る。この第２の薄膜電極列４も、それぞれがＳ電性を有
する金属から作られている。また、区示するように、第
１のｒａＩ！電極列３のそれぞれはその一方端に接続端
子５を有し、また第２の薄膜電極列４もそれぞれその一
方端に接続端イ６を有している。
第１の薄！ｌ！３電極列３と第２の薄膜電極列４とは、
そのピッチが責なつ−（いるので、必ずどこかの位置で
それらが互いに接触する。第１のＩ ＩＩ ′ｉＭ極列
３の接続端子５および第２の薄Ｒ＃電極列４の接続端子
６には、ブローバ端子が置かれ、そこから電流が流され
る。したがって、第１の薄膜電極３と第２の薄膜電極４
とが接触状態にあれば、それらは電気的導通状態となり
、それゆえに第１の薄膜電極と第２の薄膜電極とがどの
位置で接触したかを電気的に検出することができる。、
第１図に示した例では、第１の薄膜電極列３および第２
の薄膜′Ｒ電極列はそれぞれ上から３番目および４番目
の電極が接触状態にあり、したがってその様子が電気的
に検出される。
そのピッチが責なつ−（いるので、必ずどこかの位置で
それらが互いに接触する。第１のＩ ＩＩ ′ｉＭ極列
３の接続端子５および第２の薄Ｒ＃電極列４の接続端子
６には、ブローバ端子が置かれ、そこから電流が流され
る。したがって、第１の薄膜電極３と第２の薄膜電極４
とが接触状態にあれば、それらは電気的導通状態となり
、それゆえに第１の薄膜電極と第２の薄膜電極とがどの
位置で接触したかを電気的に検出することができる。、
第１図に示した例では、第１の薄膜電極列３および第２
の薄膜′Ｒ電極列はそれぞれ上から３番目および４番目
の電極が接触状態にあり、したがってその様子が電気的
に検出される。
こうして、第１の１膜電極列と第２の薄ｇ＋電極列とが
どの位置で電気的導通状態になるかによって、パターン
の位置合わせずれ口を評価することができる。
どの位置で電気的導通状態になるかによって、パターン
の位置合わせずれ口を評価することができる。
なお、図示した実施例では、第１の）Ｊ膜′４極３およ
び第２の４股電極４がそれぞれ長方形形状となっている
が、そのような形状に限られるものではなく、たとえば
菱形などのような接触感度の高くなる形状にしてもよい
。さらに、第１の薄１１３１ｍ極３および第２の、１！
躾電極４がそれぞれ金属から作られていたが、導電性を
有する材料であるならば金属以外のものからそれらの電
極を作るようにしてもよい。
び第２の４股電極４がそれぞれ長方形形状となっている
が、そのような形状に限られるものではなく、たとえば
菱形などのような接触感度の高くなる形状にしてもよい
。さらに、第１の薄１１３１ｍ極３および第２の、１！
躾電極４がそれぞれ金属から作られていたが、導電性を
有する材料であるならば金属以外のものからそれらの電
極を作るようにしてもよい。
［発明の効果］
以上のように、この発明によれば、第１の薄膜Ｎ極列と
第２の薄膜電極列との電気的導通状態によって所定のパ
ターンの位置合わせずれ量を評価するものであるので、
従来の目視による観察とは異なり、作業者による差は無
くなり、しかも正確な評価および作業能率の向上を実現
することができる。
第２の薄膜電極列との電気的導通状態によって所定のパ
ターンの位置合わせずれ量を評価するものであるので、
従来の目視による観察とは異なり、作業者による差は無
くなり、しかも正確な評価および作業能率の向上を実現
することができる。
第１図は、この発明の一実施例を説明するための図であ
り、第１の薄膜電極列および第２の薄膜Ｉｆ ４ｆｉ列
の配列状態を示している。 第２図は、従来の位置合わせずれ量評価方法を説明する
ための図であり、評価用凹部および評価用凸部の配列状
態を示している。 図において、３は第１の薄膜電極列、４は第２のｌ横電
極列を示す。
り、第１の薄膜電極列および第２の薄膜Ｉｆ ４ｆｉ列
の配列状態を示している。 第２図は、従来の位置合わせずれ量評価方法を説明する
ための図であり、評価用凹部および評価用凸部の配列状
態を示している。 図において、３は第１の薄膜電極列、４は第２のｌ横電
極列を示す。
Claims (1)
- 【特許請求の範囲】 基板上に所定のパターンを形成するとき、そのパターン
と基板との間の位置合わせずれ量を評価するための方法
であつて、 予め基板上に、一定のピッチで配列され、かつそれぞれ
が導電性を有する第１の薄膜電極列を形成しておき、 前記所定のパターンを形成する際、前記第１の薄膜電極
列に対応する位置に前記第１の薄膜電極列とは異なった
ピッチで配列され、かつそれぞれが導電性を有する第２
の薄膜電極列を形成し、前記第１の薄膜電極列と前記第
２の薄膜電極列との電気的導通状態によつて所定のパタ
ーンの位置合わせずれ量を評価する、パターンの位置合
わせずれ量評価方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60227202A JPS6286741A (ja) | 1985-10-11 | 1985-10-11 | パタ−ンの位置合わせずれ量評価方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60227202A JPS6286741A (ja) | 1985-10-11 | 1985-10-11 | パタ−ンの位置合わせずれ量評価方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6286741A true JPS6286741A (ja) | 1987-04-21 |
| JPH0311097B2 JPH0311097B2 (ja) | 1991-02-15 |
Family
ID=16857095
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60227202A Granted JPS6286741A (ja) | 1985-10-11 | 1985-10-11 | パタ−ンの位置合わせずれ量評価方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6286741A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8102053B2 (en) | 2007-04-16 | 2012-01-24 | Renesas Electronics Corporation | Displacement detection pattern for detecting displacement between wiring and via plug, displacement detection method, and semiconductor device |
| US8519389B2 (en) | 2010-07-15 | 2013-08-27 | Renesas Electronics Corporation | Semiconductor device, method of manufacturing the same, and method of designing the same |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI344371B (en) | 2003-03-18 | 2011-07-01 | Suntory Holdings Ltd | Angiotensin-converting enzyme inhibitory peptides |
-
1985
- 1985-10-11 JP JP60227202A patent/JPS6286741A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8102053B2 (en) | 2007-04-16 | 2012-01-24 | Renesas Electronics Corporation | Displacement detection pattern for detecting displacement between wiring and via plug, displacement detection method, and semiconductor device |
| US8519389B2 (en) | 2010-07-15 | 2013-08-27 | Renesas Electronics Corporation | Semiconductor device, method of manufacturing the same, and method of designing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0311097B2 (ja) | 1991-02-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63256873A (ja) | 配線パネルの電気的機能試験装置 | |
| CN100461381C (zh) | 半导体晶片 | |
| JPS6286741A (ja) | パタ−ンの位置合わせずれ量評価方法 | |
| EP0638936A1 (en) | Gate array LSI | |
| JP2006352035A (ja) | コンタクト抵抗評価方法及びコンタクト抵抗評価用構造体 | |
| JP3756348B2 (ja) | 合わせズレ検出パターン | |
| JP2000009755A (ja) | プリント基板検査用治具基板およびプリント基板検査方法 | |
| JPH10148651A (ja) | 電気的測定器の測定用端子 | |
| JP2001291754A (ja) | 導電性プラグ抵抗測定用パターンを有する半導体素子およびプロセス評価方法 | |
| JPS58125879A (ja) | 固体素子アレイの製造方法 | |
| JP2000047164A (ja) | 液晶表示装置の検査方法及び検査装置 | |
| JP2008140560A (ja) | 多極コネクタ | |
| JPS62226639A (ja) | 半導体装置の合せずれ検出方法 | |
| JP2007134499A (ja) | Ｍｏｓ形半導体素子の短絡ゲート位置の検知方法 | |
| JPH02108992A (ja) | 放射線検出器およびこれを用いた放射線検出装置 | |
| JPS6353942A (ja) | マスクパタ−ンの合せずれ測定方法 | |
| ATE342585T1 (de) | Herstellungsverfahren für pyroelektrische sensoren mit einer elektrische polung benötigenden pyroelektrischen dünnschicht | |
| JP2004014694A (ja) | 配線テストパターン及びその評価方法 | |
| JPH10335229A (ja) | マスクの合わせずれ評価用テストパターン | |
| JPH08315879A (ja) | 多極端子板およびプローブ装置 | |
| JPH02128172A (ja) | プリント配線基板検査方法 | |
| KR100489589B1 (ko) | 반도체소자의테스트패턴 | |
| CN118092067A (zh) | 套刻标记、掩膜组件、检测方法及误差分析方法 | |
| JPH087768A (ja) | 蛍光表示管及び蛍光表示管の検査方法 | |
| JPH02294059A (ja) | Ｉｃパッケージ |