CN103367191A - 一种失效点定位方法 - Google Patents
一种失效点定位方法 Download PDFInfo
- Publication number
- CN103367191A CN103367191A CN2013102777481A CN201310277748A CN103367191A CN 103367191 A CN103367191 A CN 103367191A CN 2013102777481 A CN2013102777481 A CN 2013102777481A CN 201310277748 A CN201310277748 A CN 201310277748A CN 103367191 A CN103367191 A CN 103367191A
- Authority
- CN
- China
- Prior art keywords
- failpoint
- layer structure
- interconnect layer
- test structure
- zone
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本发明的一种失效点定位方法,包括:在硅衬底上选取测试结构区域;在测试结构区域中形成互连层结构,该互连层结构的上、下方不设置伪金属结构;选取该互连层结构作为测试结构,采用光诱导电阻变化技术对该测试结构进行失效点定位;其中,互连层结构的形成方法包括:设计光刻版图案,测试结构区域中的互连层结构图案上、下方不设置伪金属结构的图案;在硅衬底上形成介质层;利用光刻版为模版,经光刻和刻蚀,在介质层中形成互连层结构,互连层结构上、下方不具有伪金属结构。本发明的方法,去除了伪金属对激光束的阻碍,激光束可以直接照射到测试结构上,仪器能够接收到准确的反馈信号,从而提高了失效点定位准确率。
Description
技术领域
本发明涉及半导体制造技术领域,具体涉及一种失效点定位方法。
背景技术
随着半导体制造技术的发展,每块芯片包含的器件数目越来越多,与之相对应的,IC器件的尺寸越来越小,掩膜版数量和薄膜层数大幅度增加,集成电路不断向高性能、低功耗、高集成度的方向发展,对可靠性有着越来越高的要求。在深亚微米工艺中,各种各样的失效情况出现在半导体器件,对失效情况的失效分析越来越重要。
在失效分析中,对于缺陷的定位是非常重要的一环。特别是随着半导体器件线宽越来越小,器件上的金属互连层数越来越多,IC元件存在短路、布线和通孔互连中的空洞、金属中的硅沉积等缺陷,对互连层测试结构进行失效分析十分重要,比如检测测试结构的电迁移(EM)、应力迁移(SM)等性能是否出现失效问题。
在失效分析技术中,光诱导电阻变化(Optical Beam Induced ResistanceChange,OBIRCH)技术是一种常用的失效定位分析技术,其能快速准确地定位出互连线中的缺陷,比如空洞、硅球瘤、通孔下的空洞、通孔底部高阻区等,以及有效检测IC元件中的金属互连线短路。其工作原理为:OBIRCH仪器发射激光束在器件表面进行扫描,此时器件处于恒定电压下,激光束的部分能量会转化为热量。如果在金属互连线中存在缺陷,在这些缺陷附件产生的热量就不能迅速通过金属线传导开,这回导致缺陷处的温度升高,并进一步引起导线电阻值以及电流的发生变化;然后一起将这一变化的电阻量与所成像中像素的亮度相对应,像素的位置与电流电压发生变化时扫描激光束扫到的位置相对应。这样,就可以通过产生的OBIRCH像来定位缺陷。
然而,如图1所示,图1是常规的测试结构的俯视图,通常情况下,在互连层结构101的上、下方通常会设置伪金属(Dummy)结构102,用来优化铜CMP工艺,在采用OBIRCH技术进行失效点定位分析时,如果失效点位于伪金属结构101的下方,伪金属结构102会阻挡住激光束的反馈信号,反馈信号只能从伪金属结构102的侧边溢出,这样,失效点定位会有偏差,准确率会大大降低;当从芯片的背面进行失效定位时,同理,激光束反馈信号同样会被位于失效点下方的伪金属结构遮挡。
发明内容
为了克服上述问题,本发明的目的旨在提供一种失效点定位的方法,从而提高失效点定位的准确率。
本发明提供一种失效点定位方法,包括:
步骤S01:在硅衬底上选取测试结构区域;
步骤S02:在所述测试结构区域中形成互连层结构;
步骤S03:选取所述互连层结构作为测试结构,采用光诱导电阻变化技术对所述测试结构进行失效点定位;
其中,所述互连层结构的形成方法包括:
步骤S11:设计光刻版图案,其中,所述测试结构区域中的互连层结构图案上、下方不设置所述伪金属结构的图案;
步骤S12:在硅衬底上形成介质层;
步骤S13:利用所述光刻版为模版,经光刻和刻蚀,在所述介质层中形成所述互连层结构,所述互连层结构上、下方不具有所述伪金属结构。
优选地,所述测试结构包括有至少一层互连层结构。
优选地,所述测试结构区域图案的外侧设置有伪金属结构。
优选地,所述光刻版图案中,所述测试结构区域外设置有所述伪金属结构的图案。
优选地,所述介质层包含氧化膜或氮氧化膜。
优选地,将所述硅衬底以100微米*100微米区域划分,位于所述区域内的所述测试结构的部分与所述区域的面积比例不大于60%。
优选地,所述互连层结构之间具有通孔。
本发明的失效点定位方法,通过改进传统的光刻版图案,在光刻版的测试区域中的互连层结构图案上、下方不设置伪金属结构图案,这样,利用该光刻版进行光刻和刻蚀后,所形成的互连层结构上、下方不具有伪金属结构,从而在采用光诱导电阻变化技术进行定位时,即使在互连层结构上方有介质层,在互连层下方有硅衬底,由于激光束可以直接穿透介质层和硅衬底,因此,激光束可以直接照射到测试结构上,由此仪器能够接收到准确的反馈信号,从而对缺陷位置进行准确的定位,提高了失效点定位准确率。
附图说明
图1为常规的测试结构的俯视示意图
图2为本发明的一个较佳实施例的失效点定位方法的流程示意图
图3为本发明的上述较佳实施例的失效点定位方法中的测试结构俯视示意图
图4为本发明的上述较佳实施例的失效点定位方法中的测试结构测试示意图
图5为采用本发明的一个较佳实施例的失效点定位方法得到的失效点定位示意图
具体实施方式
体现本发明特征与优点的实施例将在后段的说明中详细叙述。应理解的是本发明能够在不同的示例上具有各种的变化,其皆不脱离本发明的范围,且其中的说明及图示在本质上当做说明之用,而非用以限制本发明。
以下结合附图2-5,通过具体实施例对本发明的失效点定位方法作进一步详细说明。需说明的是,附图均采用非常简化的形式、使用非精准的比例,且仅用以方便、明晰地达到辅助说明本发明实施例的目的。
本发明中,用于失效点定位的方法是采用光诱导电阻变化技术,这是因为光诱导电阻变化技术可以有效准确的定位到互连线中的缺陷,比如空洞、硅球瘤、通孔下的空洞、通孔底部高阻区等,以及有效检测IC元件中的金属互连线短路。
如前所述,由于常规的测试结构中,互连层结构的上、下方具有伪金属结构,这些伪金属结构阻挡了激光束的穿透,从而影响了失效点定位的准确度,因此,本发明的失效点定位方法中,在测试结构中的互连层结构上、下方不设置伪金属结构,从而避免了伪金属结构对激光束进入互连层结构的阻碍和干扰。
具体的,请参阅图2,图2为本发明的一个较佳实施例的失效点定位方法的流程示意图,本发明的本实施例的失效点定位方法,包括:
步骤S01:在硅衬底上选取测试结构区域;
这里,本实施例中,测试结构区域的选取面积很小,将硅衬底以100微米*100微米区域划分,位于各区域内的测试结构的部分与相对应的各区域的面积比例不大于60%,这是按照实际工艺要求,在100微米*100微米的范围内,伪金属结构的面积不能小于该范围总面积的40%设置的。
由此看来,测试结构区域占整个硅衬底的比例非常小,几乎可以忽略不计,所以,在测试结构区域中的互连层结构的上、下方去除伪金属结构对整个工艺效果几乎没有影响,比如铜研磨工艺(CMP)等。
之所以选择硅衬底,是由于激光束可以直接穿透介质层和硅衬底,因此,激光束可以直接照射到测试结构上,由此仪器能够接收到准确的反馈信号,从而对缺陷位置进行准确的定位,提高了失效点定位准确率。
步骤S02:在测试结构区域中形成互连层结构;
步骤S03:选取互连层结构作为测试结构,采用光诱导电阻变化技术对测试结构进行失效点定位。
具体的,本实施例中,测试结构区域中的互连层结构的形成方法,包括:
步骤S11:设计光刻版图案,其中,测试结构区域中的互连层结构图案上、下方不设置伪金属结构的图案;
光刻版图案的设计是本发明的本实施例中的互连层结构形成方法的关键,如前所述,本发明中,为了避免互连层结构上、下方伪金属结构对激光束的阻碍,需要在设计互连层结构时将其上、下方的伪金属结构去除,也即是设计出上、下方不具有伪金属结构的互连层结构,那么,在设计光刻版图案时,伪金属结构不设置在互连层结构图案的上、下方,这样,后续的光刻和刻蚀后,才能够在形成的互连层结构上、下方不具有伪金属结构。
本发明中的测试结构包括有至少一层互连层结构,本实施例中的互连层结构为两层,在另一实施例中,互连层结构可以为一层。本实施例中,互连层结构之间采用通孔相连。
需要说明的是,本发明中,对测试区域中的互连层结构的上、下方要求不具有伪金属结构,而对测试区域外不作要求,但是,考虑到整个硅衬底的工艺效果,在本实施例中,在测试区域外设置有伪金属结构,因为伪金属结构有利于铜金属的研磨;相应地,在设计光刻版图案时,在测试结构区域图案的外侧设置有伪金属结构图案。
步骤S12:在硅衬底上形成介质层;
本实施例中,该介质层包含多种膜,可以包含氧化膜或氮氧化膜。
步骤S13:利用光刻版为模版,经光刻和刻蚀,在介质层中形成测试结构区域中的互连层结构,该互连层结构的上、下方不具有伪金属结构。
这里,本实施例中,如前所述,在测试区域外可以设置有伪金属结构。
所形成的测试区域的互连层结构如图3和图4所示,图3为本发明的上述较佳实施例的失效点定位方法中的测试结构俯视示意图,图4为本发明的上述较佳实施例的失效点定位方法中的测试结构测试示意图。图中虚线框住的区域为测试结构区域,测试结构202和伪金属结构203均位于硅衬底201上,测试结构202为两层互连层结构,在两层互连层结构之间利用通孔连接,在互连层结构202外侧设有伪金属结构203。
在形成测试区域的互连层结构之后,采用光诱导电阻变化技术进行失效点定位分析,本实施例中,如图5所示,图5为采用本发明的一个较佳实施例的失效点定位方法得到的失效点定位示意图,首先,将探针扎在金属垫301上,然后,可以采用红外激光脉冲仪,根据实际测试要求,设置激光束能量、频率、光斑尺寸等,然后将激光束照射到测试结构中,如果测试结构中存在缺陷,该缺陷处就会在失效点定位图中产生信号,图5中,粗黑实线表示测试结构的激光反馈信号,黑圆点表示失效点。这样,就可以准确定位到失效点位置。
综上,本发明的失效点定位方法,通过改进传统的光刻版图案,在光刻版的测试区域中的互连层结构图案上、下方不设置伪金属结构图案,这样,利用该光刻版进行光刻和刻蚀后,所形成的互连层结构上、下方不具有伪金属结构,从而在采用光诱导电阻变化技术进行定位时,即使在互连层结构上方有介质层,在互连层下方有硅衬底,由于激光束可以直接穿透介质层和硅衬底,因此,激光束可以直接照射到测试结构上,由此仪器能够接收到准确的反馈信号,从而对缺陷位置进行准确的定位,提高了失效点定位准确率。
以上所述的仅为本发明的实施例,所述实施例并非用以限制本发明的专利保护范围,因此凡是运用本发明的说明书及附图内容所作的等同结构变化,同理均应包含在本发明的保护范围内。
Claims (7)
1.一种失效点定位方法,其特征在于,包括:
步骤S01:在硅衬底上选取测试结构区域;
步骤S02:在所述测试结构区域中形成互连层结构;
步骤S03:选取所述互连层结构作为测试结构,采用光诱导电阻变化技术对所述测试结构进行失效点定位;
其中,所述互连层结构的形成方法,包括:
步骤S11:设计光刻版图案,其中,所述测试结构区域中的互连层结构图案上、下方不设置所述伪金属结构的图案;
步骤S12:在硅衬底上形成介质层;
步骤S13:利用所述光刻版为模版,经光刻和刻蚀,在所述介质层中形成所述互连层结构,所述互连层结构上、下方不具有所述伪金属结构。
2.根据权利要求1所述的失效点定位方法,其特征在于,所述测试结构包括有至少一层互连层结构。
3.根据权利要求1所述的失效点定位方法,其特征在于,所述测试结构区域外设置有伪金属结构。
4.根据权利要求1所述的失效点定位方法,其特征在于,所述光刻版图案中,所述测试结构区域图案的外侧设置有所述伪金属结构的图案。
5.根据权利要求1所述的失效点定位方法,其特征在于,所述介质层包含氧化膜或氮氧化膜。
6.根据权利要求1所述的失效点定位方法,其特征在于,将所述硅衬底以100微米*100微米区域划分,位于所述区域内的所述测试结构的部分与所述区域的面积比例不大于60%。
7.根据权利要求1所述的失效点定位方法,其特征在于,所述互连层结构之间具有通孔。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2013102777481A CN103367191A (zh) | 2013-07-03 | 2013-07-03 | 一种失效点定位方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2013102777481A CN103367191A (zh) | 2013-07-03 | 2013-07-03 | 一种失效点定位方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN103367191A true CN103367191A (zh) | 2013-10-23 |
Family
ID=49368271
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2013102777481A Pending CN103367191A (zh) | 2013-07-03 | 2013-07-03 | 一种失效点定位方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103367191A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106019118A (zh) * | 2016-05-18 | 2016-10-12 | 上海华虹宏力半导体制造有限公司 | 功率mos失效位置的判定方法 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102254844A (zh) * | 2010-05-21 | 2011-11-23 | 武汉新芯集成电路制造有限公司 | 一种存储器芯片位线失效分析方法 |
US20120012843A1 (en) * | 2010-07-15 | 2012-01-19 | Renesas Electronics Corporation | Semiconductor device, method of manufacturing the same, and method of designing the same |
CN102466778A (zh) * | 2010-11-17 | 2012-05-23 | 上海华虹Nec电子有限公司 | 用于功率金属氧化物晶体管芯片的缺陷失效定位方法 |
CN102565680A (zh) * | 2010-12-27 | 2012-07-11 | 无锡华润上华半导体有限公司 | 半导体器件的失效分析方法 |
CN102854429A (zh) * | 2011-06-28 | 2013-01-02 | 上海华碧检测技术有限公司 | 一种半导体功率器件失效分析的失效点定位方法 |
CN103035617A (zh) * | 2011-09-28 | 2013-04-10 | 无锡华润上华科技有限公司 | 芯片中模块的失效原因判定方法及晶圆结构 |
US20130113497A1 (en) * | 2011-11-08 | 2013-05-09 | Fuji Electric Co., Ltd. | Fault position analysis method and fault position analysis device for semiconductor device |
-
2013
- 2013-07-03 CN CN2013102777481A patent/CN103367191A/zh active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102254844A (zh) * | 2010-05-21 | 2011-11-23 | 武汉新芯集成电路制造有限公司 | 一种存储器芯片位线失效分析方法 |
US20120012843A1 (en) * | 2010-07-15 | 2012-01-19 | Renesas Electronics Corporation | Semiconductor device, method of manufacturing the same, and method of designing the same |
CN102466778A (zh) * | 2010-11-17 | 2012-05-23 | 上海华虹Nec电子有限公司 | 用于功率金属氧化物晶体管芯片的缺陷失效定位方法 |
CN102565680A (zh) * | 2010-12-27 | 2012-07-11 | 无锡华润上华半导体有限公司 | 半导体器件的失效分析方法 |
CN102854429A (zh) * | 2011-06-28 | 2013-01-02 | 上海华碧检测技术有限公司 | 一种半导体功率器件失效分析的失效点定位方法 |
CN103035617A (zh) * | 2011-09-28 | 2013-04-10 | 无锡华润上华科技有限公司 | 芯片中模块的失效原因判定方法及晶圆结构 |
US20130113497A1 (en) * | 2011-11-08 | 2013-05-09 | Fuji Electric Co., Ltd. | Fault position analysis method and fault position analysis device for semiconductor device |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106019118A (zh) * | 2016-05-18 | 2016-10-12 | 上海华虹宏力半导体制造有限公司 | 功率mos失效位置的判定方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI279563B (en) | High throughput measuring method, apparatus and test structure of via defects interconnects | |
KR101352746B1 (ko) | 테스트 프로브 정렬 제어 방법 | |
CN110783214B (zh) | 晶片级测试方法及其测试结构 | |
CN102222661B (zh) | 电性对准标记组及其用法 | |
KR19980079829A (ko) | 기판을 통한 플립 칩 집적회로의 검사 방법 | |
JPH0241172B2 (zh) | ||
US9903910B2 (en) | Method for testing through-silicon vias at wafer sort using electron beam deflection | |
US10006940B2 (en) | Method of manufacturing semiconductor device, and probe card | |
US9564380B2 (en) | Marker pattern for enhanced failure analysis resolution | |
KR100583652B1 (ko) | 반도체 장치 | |
KR100267483B1 (ko) | 바이어 홀 개구 검사용 첵크 패턴 | |
CN103367191A (zh) | 一种失效点定位方法 | |
CN108076596A (zh) | 线路板的制造方法 | |
KR20030078659A (ko) | 프로브 카드 및 그것을 제조하기 위한 기판 | |
KR20100013935A (ko) | 반도체 소자의 테스트 패턴 | |
JP3756348B2 (ja) | 合わせズレ検出パターン | |
JPH02224354A (ja) | 半導体装置のコンタクトホールの目ずれ検査方法 | |
CN207009435U (zh) | 晶圆测试结构 | |
CN113488400A (zh) | 针对先进技术节点具有改进检测准确性的故障分析方法 | |
US7999256B2 (en) | Semiconductor device | |
US6647619B2 (en) | Positioning arrangement and method | |
US20230019665A1 (en) | Device for controlling trapped ions having an electrode circuitry configured for device testing | |
JP4364401B2 (ja) | コンタクトの合わせズレ量測定パターン | |
CN115825074A (zh) | 一种芯片失效定位装置及方法 | |
TW202435415A (zh) | 測試元件組 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20131023 |