DE19506720C1 - Verfahren zum Prüfen des Kontaktes zwischen Anschlußstiften und Leiterbahnen sowie Vorrichtung zum Durchführen des Verfahrens - Google Patents
Verfahren zum Prüfen des Kontaktes zwischen Anschlußstiften und Leiterbahnen sowie Vorrichtung zum Durchführen des VerfahrensInfo
- Publication number
- DE19506720C1 DE19506720C1 DE1995106720 DE19506720A DE19506720C1 DE 19506720 C1 DE19506720 C1 DE 19506720C1 DE 1995106720 DE1995106720 DE 1995106720 DE 19506720 A DE19506720 A DE 19506720A DE 19506720 C1 DE19506720 C1 DE 19506720C1
- Authority
- DE
- Germany
- Prior art keywords
- pins
- short
- test
- contact
- conductor tracks
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
Description
Die Erfindung betrifft ein Verfahren
zum Prüfen des Kontaktes zwischen Anschlußstiften
eines elektronischen Bauteils und Leiterbahnen
einer Leiterplatte, sowie eine Vorrichtung zum
Durchführen des Verfahrens.
Elektronische Baugruppen werden hergestellt, indem Lei
terplatten mit elektronischen Bauteilen bestückt wer
den. Bei der Verwendung der Methode der Oberflächen-
Montage (Surface Mount Technology - SMT) sind dabei
offene Anschlüsse zwischen einem Anschlußstift eines
elektronischen Bauteiles z. B. einer integrierten Schal
tung und der dem Anschlußstift zugeordneten Leiterbahn
eines der Hauptprobleme.
Um zu überprüfen, ob alle Anschlüsse einer integrierten
Schaltung den gewünschten Kontakt mit den Leiterbahnen
einer Leiterplatte haben, ist es bekannt, die Funktio
nen der integrierten Schaltung in einem Test im einzel
nen zu überprüfen. Ergibt sich dabei ein Fehler, so
kann es sich entweder um eine fehlerhafte integrierte
Schaltung oder auch um einen offenen Anschluß handeln.
Entsprechende Teste voll ständig oder zumindest ausführ
lich auszuführen, ist für hochintegrierte Schaltungen
sehr aufwendig und damit kostenintensiv. Manchmal sind
solche Teste auch nicht möglich, da über die Funktions
weise eines Bauelementes bzw. einer integrierten Schal
tung nicht alle Detailinformationen vorliegen
Der Anwender möchte deswegen oft nur eine fehlerfreie Bestückung sicherstellen, nicht aber die Fehlerfreiheit der ganzen komplexen Baugruppe.
Der Anwender möchte deswegen oft nur eine fehlerfreie Bestückung sicherstellen, nicht aber die Fehlerfreiheit der ganzen komplexen Baugruppe.
Um nicht die gesamten Funktionen z. B. einer integrier
ten Schaltung austesten zu müssen, sind verschiedene
Vorschläge gemacht worden, mit denen eine Überprüfung
auf offene Anschlüsse vorgenommen werden kann:
Ein Vorschlag (DE 41 10 551 C1) geht davon aus, daß in einer integrierten
Schaltung aufgrund verschiedener Substrate verschiedene
PN-Übergänge entstehen, die als parasitärer Transistor
betrachtet werden können. Durch die Messung der Strom
verstärkung eines solchen Transistors kann ein offener
Anschluß erkannt werden. Allerdings sind solche Meßer
gebnisse sowohl von den umgebenden Bauteilen abhängig
als auch von den elektrischen Eigenschaften des parasi
tären Transistors. Insbesondere sind diese Eigenschaf
ten herstellerabhängig. Die entsprechenden Meßwerte
einer Baugruppe müssen mit den Werten vieler als gut
klassifizierter Baugruppen verglichen werden, um die
zulässigen Toleranzen der einzelnen Messungen, d. h. die
Akzeptanzgrenzen festzulegen. Werden nun in einer Bau
gruppe Bauelemente bzw. integrierte Schaltungen (IC)
eines anderen Herstellers verwendet, müssen die Akzep
tanzgrenzen wegen der oben erwähnten Herstellerabhän
gigkeit der relevanten Eigenschaften neu bestimmt wer
den. Dies ist für den praktischen Einsatz dieses Ver
fahrens ein wesentlicher Nachteil.
In einem anderen Verfahren (US 5 254 953) wird über
eine Platte, die direkt an der integrierten Schaltung
liegt, die Kapazität zwischen dieser Platte und dem
Leadframe der integrierten Schaltung gemessen. Diese
Kapazität liegt aber nur im Bereich Femtofarad
(10-15 F), so daß dieses Meßverfahren recht aufwendig
und störanfällig ist. Auch bei diesem Verfahren ist die
Frage der Akzeptanzgrenzen sehr wesentlich. Üblicher
weise werden auch hier die Akzeptanzgrenzen anhand
einer Vielzahl als gut klassifizierter Leiterplatten
festgelegt.
Die Meßergebnisse selbst sind außerdem noch abhängig
vom Layout der Leiterplatte.
Zusätzlich stößt dieses Meßverfahren grundsätzlich an
seine Grenzen, wenn eine große Kapazität an einem der
Anschlußstifte einer integrierten Schaltung angeschlos
sen ist, wenn eine Komponente keinen Leadframe hat oder
wenn eine integrierte Schaltung mit einem Kühlkörper
versehen ist, was jeweils die Möglichkeit der kapaziti
ven Messung ausschließt.
Hiervon ausgehend liegt der vorliegenden Erfindung die
Aufgabe zugrunde, ein Verfahren anzugeben, bei dem der
Kontakt zwischen den Anschlußstiften eines elektroni
schen Bauteils und den Leiterbahnen einer Leiterplatte
schnell und sicher festzustellen ist, wobei dieses Ver
fahren unabhängig sein soll sowohl von einer herstel
lerspezifischen Innengestaltung des Bauteils als auch
von einem Layout der Leiterplatte. Außerdem soll
eine Vorrichtung zum Durchführen des Verfahrens
geschaffen werden.
Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß
wenigstens zwei Anschlußstifte außerhalb
des elektronischen Bauteiles kurzgeschlossen werden,
daß Prüfnadeln in Kontakt gebracht werden mit den Lei
terbahnen, die den Anschlußstiften zugeordnet sind,
und daß die elektrische Verbindung zwischen den
Prüfnadeln über die Leiterbahnen und die kurzgeschlos
senen Anschlußstifte geprüft wird.
Normalerweise sind zwei beliebige Anschlußstifte einer
integrierten Schaltung nicht miteinander kurzgeschlos
sen und zwischen ihnen ist ein gewisser Widerstand meß
bar. Werden nun diese Anschlußstifte direkt am Gehäuse
der integrierten Schaltung kurzgeschlossen, kann man,
falls beide Anschlußstifte Kontakt mit Leiterbahnen
einer Leiterplatte haben, über Prüfnadeln, die auf
diese Leiterbahnen gesetzt werden, den genannten Kurz
schluß zwischen den beiden Anschlußstiften messen, der
Widerstand ist infinitesimal klein. Ist nun eine Unter
brechung vorhanden, entweder weil die Verbindung des
Anschlußstiftes mit der Leiterbahn nicht korrekt ausge
führt ist, oder weil die Leiterbahn eine Unterbrechung
aufweist, so kann dies ebenfalls mit dem Testgerät
festgestellt werden, der Widerstand ist unendlich groß.
Dieses Verfahren hat den Vorteil, im wesentlichen unab
hängig von der integrierten Schaltung zu sein, da es
auf dessen interne Auslegung bei diesem Verfahren nicht
ankommt. Auch die Auslegung der Leiterplatte ist für
dieses Verfahren irrelevant.
Als wesentlicher Vorteil ist demgemäß auch festzustel
len, daß die Unterscheidung von Gut-Teilen oder Aus
schuß eindeutig erfolgen kann und nicht von separat und
nicht eindeutig zu bestimmenden Akzeptanzgrenzen abhän
gig ist.
Dieses Verfahren wird vorteilhafterweise so weiterge
bildet, daß gleichzeitig alle Anschlußstifte auf einer
Seite eines auf seine Anschlußqualität hin zu untersu
chenden elektronischen Bauteils miteinander kurzge
schlossen werden und mit einer der Anzahl der Anschluß
stifte entsprechenden Anzahl von Prüfnadeln über zuge
ordnete Leiterbahnen geprüft wird.
Wird dabei über den entsprechenden Tester festgestellt,
daß alle Prüfnadeln über die Anschlußstifte miteinander
kurzgeschlossen sind, so bedeutet dies, daß alle An
schlußstifte Kontakt zur Leiterplatte haben. Wird ein
Anschlußstift festgestellt, der keinen Kurzschluß mit
den restlichen Anschlußstiften aufweist, so bedeutet
dies, daß entweder der Anschlußstift keinen Kontakt zur
Leiterplatte hat oder daß eine Leiterbahnunterbrechung
zu diesem Anschlußstift vorliegt.
Die erfindungsgemäße Vorrichtung zum Durchführen des
oben beschriebenen Verfahrens weist eine Anzahl von
Prüfnadeln auf, die mit den Leiterbahnen einer Leiter
platte in Kontakt bringbar sind, und eine Kurzschluß
leiste′ mit der wenigstens zwei Anschlußstifte eines
elektronischen Bauteils miteinander verbindbar sind,
sowie ein Testgerät, mit dem die elektrische Verbin
dung zwischen wenigstens zwei Prüfnadeln feststellbar
ist.
Indem die Kurzschlußleiste an einem Stempel befestigt
ist, mit dem sie auf das in bezug auf seine Kontakte zu
prüfende Bauteil abzusenken und wieder anzuheben ist,
läßt sich die erfindungsgemäße Vorrichtung vorteilhaft
in eine automatisierte Fertigungsprüfung von Baugruppen
integrieren.
Hierzu ist es besonders vorteilhaft, wenn der Stempel
mehrere Kurzschlußleisten trägt, die jeweils mit den
Anschlußstiften entlang einer Seite eines entsprechen
den, zu prüfenden Bauteils korrespondieren und diese
miteinander kurzschließen. Hiermit läßt sich eine Ver
kürzung der Prüftakte einer automatisierten Anlage er
reichen, da nicht jede einzelne Reihe von Anschlußstif
ten durch einen Stempel separat anzufahren ist, sondern
mit einem Vorgang direkt alle Anschlußstifte zu testen
sind.
Dabei hat es sich als besonders günstig erwiesen, wenn
die abgesenkte Kurzschlußleiste dicht neben dem Gehäuse
des elektronischen Bauteils angeordnet ist und dort auf
die Anschlußstifte aufliegt, da so am ehesten zu ge
währleisten ist, daß die Kurzschlußleiste nicht einen
Anschlußstift, der eigentlich keinen Kontakt zu einer
Leiterbahn hat, niederdrückt und so einen nicht vorhan
denen guten Kontakt vortäuscht.
Bei einer vorteilhaften Ausgestaltung der erfindungsge
mäßen Vorrichtung ist sie mit mehreren Prüfnadeln aus
gerüstet, die in einem Nadelbettadapter angeordnet
sind, der leiterplattenspezifisch oder bauteilspezi
fisch ist.
Weitere Einzelheiten und Vorteile der Erfindung ergeben
sich aus der nachfolgenden Beschreibung eines Ausfüh
rungsbeispieles. Dabei zeigt;
Fig. 1 eine integrierte Schaltung mit zugeordneten
Leiterbahnen und Prüfnadeln;
Fig. 2 eine integrierte Schaltung gemäß Fig. 1 mit
kurzgeschlossenen Anschlußstiften und an die
Prüfnadeln angeschlossenem Testgerät;
Fig. 3 eine integrierte Schaltung gemäß Fig. 2 mit
einer Unterbrechung einer Leiterbahn;
Fig. 4 eine Seitenansicht einer zu prüfenden elektro
nischen Baugruppe in einer erfindungsgemäßen
Vorrichtung vor Durchführung des Testes;
Fig. 5 eine Seitenansicht der elektronischen Baugruppe
gemäß Fig. 4 während des Testes;
Fig. 6 eine Seitenansicht einer fehlerhaften elektro
nischen Baugruppe während des Testes;
Fig. 7 eine Aufsicht auf eine zu prüfende Baugruppe
während des Testes.
In der Fig. 1 ist eine integrierte Schaltung 1 in der
Aufsicht von oben zu erkennen. An ihrem Gehäuse 10 ra
gen seitlich eine Vielzahl von Anschlußstiften 2 her
aus, die gekröpft sind und auf eine hier nicht darge
stellte Leiterplatte gelötet sind. Hierbei entsteht je
weils ein Kontakt zwischen Anschlußstiften 3, 4 und
diesen zugeordneten Leiterbahnen 5, 6.
Es ist bekannt, auf diese Leiterbahnen Prüfnadeln 7, 8
zu setzen. Dabei werden die Prüfnadeln federnd auf die
entsprechenden Leiterbahnen gepreßt und es ist dann
möglich, ein entsprechendes Prüfprogramm für die inte
grierte Schaltung über diese Prüfnadeln durchzuführen.
Um allerdings nicht die integrierte Schaltung zu prüfen
sondern die Kontakte zwischen den Anschlußstiften 3, 4
und den Leiterbahnen 5, 6 werden wie in Fig. 2 darge
stellt die beiden Anschlußstifte 3, 4 durch eine Kurz
schlußleiste 9 miteinander verbunden. Dabei liegt die
Kurzschlußleiste direkt neben dem Gehäuse 10 der inte
grierten Schaltung 1. Die auf den Leiterbahnen 5, 6
sitzenden Prüfnadeln 7, 8 werden dann mit einem Testge
rät 11 verbunden und es wird mit diesem überprüft, ob
die beiden Prüfnadeln 7, 8 miteinander über die Leiter
bahnen 5, 6 und die Kurzschlußleiste 9 miteinander
kurzgeschlossen sind. Wenn dies so ist, sind sowohl die
Leiterbahnen 5, 6 als auch die Anschlüsse zwischen den
Leiterbahnen 5, 6 und den Anschlußstiften 3, 4 in
Ordnung.
In der Fig. 3 ist bei ansonsten gleicher Konstellation
wie in Fig. 2 eine Unterbrechung 12 der Leiterbahn 5
dargestellt. Aufgrund dieser Unterbrechung 12 haben die
Prüfnadeln 7, 8 keinen Kontakt mehr über die Leiterbah
nen 5, 6 und die auf den Anschlußstiften 3, 4 liegende
Kurzschlußleiste 9. Dies ist über das Testgerät 11, das
mit den Prüfnadeln 7, 8 verbunden ist, festzustellen.
Außer einer Unterbrechung 12 der Leiterbahn 5 könnte
aber auch eine Unterbrechung vorliegen durch eine nicht
ordnungsgemäße erfolgte Verlötung eines Anschlußstiftes
3 oder 4 mit der zugeordneten Leiterbahn 5 oder 6. Auch
dann ist mit dem Testgerät 11 festzustellen, daß die
Prüfnadeln 7, 8 keine Verbindung miteinander aufnehmen
können. Daraus ergibt sich zwangsläufig, daß eine feh
lerhafte Baugruppe vorliegt, die aufgrund des Prüfer
gebnisses aussortiert werden kann.
In den Fig. 4 bis 6 ist eine entsprechende Vorrich
tung zur automatisierten Überprüfung der Anlage in der
Seitenansicht dargestellt. Dabei wird eine Leiterplatte
13 auf einen Nadelbettadapter gelegt, der sich aus meh
reren einzelnen Prüfnadeln 14 zusammensetzt. In Fig. 7
ist dies von oben dargestellt und man erkennt, daß die
einzelnen Prüfnadeln 14 in Kontakt kommen mit einzelnen
Prüfflächen 15, die jeweils über einzelne Leiterbahnen
18 mit den Anschlußstiften 2 der integrierten Schaltung
1 in Verbindung sind.
Die Anschlußstifte 2 der in Oberflächentechnik be
festigten integrierten Schaltung ragen seitlich aus dem
Gehäuse 10 der integrierten Schaltung heraus, sind nach
unten gekröpft und über Lötstellen 16 mit den Leiter
bahnen 18 in Kontakt.
Über der integrierten Schaltung 1 ist ein pneumatisch
steuerbarer Kolben 17 befestigt, an dessen Endstück 19
zwei Kurzschlußleisten 20 befestigt sind. Wie in Fig.
5 dargestellt ist, kommen beim Absenken des Kolbens 17
die Kurzschlußleisten 20 in Kontakt mit den Anschluß
stiften 2 der integrierten Schaltung (IC) 1 und schlie
ßen diese Anschlußstifte miteinander kurz, so daß in
der oben beschriebenen Weise eine Durchgangsprüfung
zwischen den einzelnen Prüfnadeln 14 vorgenommen werden
kann. Die Kurzschlußleisten 20 liegen dabei auf jeder
Seite des Gehäuses 10 und verbinden jeweils auf einer
Seite aus dem Gehäuse heraustretende Anschlußstifte 2
miteinander.
In der Fig. 6 ist noch einmal dargestellt, daß einer
der Anschlußstifte 21 keinen Kontakt mit der entspre
chenden Lötstelle 22 hat. Dadurch ist die Prüfnadel,
die diesem Anschlußstift zugeordnet ist, nicht mit den
anderen Prüfnadeln kurzgeschlossen und es kann so ein
Fehler festgestellt werden.
Da die Kurzschlußleiste 20 dicht am Gehäuse 10 der
integrierten Schaltung 1 auf die Anschlußstifte 2 auf
sitzt, drückt sie den Anschlußstift 21, der keinen Kon
takt mit seiner Lötstelle hat, nicht in diese Lötstelle
22 hinein, so daß fälschlicherweise ein guter Kontakt
vorgetäuscht würde.
Claims (7)
1. Verfahren zum Prüfen des Kontaktes zwischen An
schlußstiften eines elektronischen Bauteils und
Leiterbahnen einer Leiterplatte,
dadurch gekennzeichnet,
daß wenigstens zwei Anschlußstifte (2; 3, 4; 21) außer
halb des elektronischen Bauteils (1) kurzgeschlossen
werden, daß Prüfnadeln (7, 8; 14) in Kontakt gebracht
werden mit den Leiterbahnen (5, 6; 18), die den An
schlußstiften (2; 3, 4; 21) zugeordnet sind und daß die
elektrische Verbindung zwischen den Prüfnadeln (7, 8;
14) über die Leiterbahnen (5, 6; 18) und die kurzge
schlossenen Anschlußstifte (2; 3, 4; 21) geprüft wird.
2. Verfahren gemäß Anspruch 1,
dadurch gekennzeichnet,
daß gleichzeitig alle Anschlußstifte (2) auf einer Sei
te des elektronischen Bauteils (1) miteinander kurzge
schlossen werden und mit einer der Anzahl der Anschluß-
Stifte (2) entsprechenden Anzahl von Prüfnadeln (14)
über Leiterbahnen (18) geprüft wird.
3. Vorrichtung zum Durchführen des Verfahrens gemäß
Anspruch 1,
dadurch gekennzeichnet,
daß sie eine Anzahl von Prüfnadeln (7, 8; 14) aufweist,
die mit den Leiterbahnen (5, 6; 18) einer Leiterplatte
(13) in Kontakt bringbar sind, und eine Kurzschluß
leiste (20), mit der wenigstens zwei Anschlußstifte (2;
3, 4; 21) eines elektronischen Bauteils (1) miteinander verbindbar
sind, sowie ein Testgerät (11), mit dem die elektrische
Verbindung zwischen wenigstens zwei Prüfnadeln (7, 8;
14) feststellbar ist, vorgesehen sind.
4. Vorrichtung gemäß Anspruch 3,
dadurch gekennzeichnet,
daß die Kurzschlußleiste (20) an einem Kolben (17) be
festigt ist, mit dem sie auf das Bauteil (1) abzusenken
und wieder anzuheben ist.
5. Vorrichtung gemäß Anspruch 4,
dadurch gekennzeichnet,
daß der Kolben (17) mehrere Kurzschlußleisten (20)
trägt, die jeweils mit den Anschlußstiften (2) entlang
einer Seite eines Bauteils (1) korrespondieren.
6. Vorrichtung gemäß Anspruch 4,
dadurch gekennzeichnet,
daß die abgesenkte Kurzschlußleiste (20) neben dem Ge
häuse (10) des elektronischen Bauteils (1) angeordnet
ist.
7. Vorrichtung gemäß Anspruch 3,
dadurch gekennzeichnet,
daß mehrere Prüfnadeln (7, 8; 14) in einem Nadelbett
adapter angeordnet sind, der leiterplatten- oder
bauteilspezifisch ist.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE1995106720 DE19506720C1 (de) | 1995-02-27 | 1995-02-27 | Verfahren zum Prüfen des Kontaktes zwischen Anschlußstiften und Leiterbahnen sowie Vorrichtung zum Durchführen des Verfahrens |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE1995106720 DE19506720C1 (de) | 1995-02-27 | 1995-02-27 | Verfahren zum Prüfen des Kontaktes zwischen Anschlußstiften und Leiterbahnen sowie Vorrichtung zum Durchführen des Verfahrens |
Publications (1)
Publication Number | Publication Date |
---|---|
DE19506720C1 true DE19506720C1 (de) | 1996-09-05 |
Family
ID=7755102
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE1995106720 Expired - Lifetime DE19506720C1 (de) | 1995-02-27 | 1995-02-27 | Verfahren zum Prüfen des Kontaktes zwischen Anschlußstiften und Leiterbahnen sowie Vorrichtung zum Durchführen des Verfahrens |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE19506720C1 (de) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19924315A1 (de) * | 1999-05-27 | 2000-11-30 | Rohde & Schwarz | Verfahren zum Überwachen der Kontaktierungssicherheit eines Netzwerkanalysators |
CN107063151A (zh) * | 2017-04-19 | 2017-08-18 | 济南浪潮高新科技投资发展有限公司 | 一种快速检查芯片pin脚标识的方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4110551C1 (de) * | 1991-03-30 | 1992-07-23 | Ita Ingenieurbuero Fuer Testaufgaben Gmbh, 2000 Hamburg, De | |
US5254953A (en) * | 1990-12-20 | 1993-10-19 | Hewlett-Packard Company | Identification of pin-open faults by capacitive coupling through the integrated circuit package |
DE4309842C1 (de) * | 1993-03-26 | 1994-06-16 | Arnold Edv Gmbh | Verfahren zum Testen von Platinen und Vorrichtung zur Durchführung des Verfahrens |
DE4402230C1 (de) * | 1994-01-26 | 1995-01-19 | Gfp Ges Fuer Prueftechnik Mbh | Verfahren zum Testen, ob Anschlußstifte einer integrierten Schaltung in eine gedruckte Schaltung elektrisch leitend eingelötet sind und Schaltungsanordnung zur Durchführung des Verfahrens |
-
1995
- 1995-02-27 DE DE1995106720 patent/DE19506720C1/de not_active Expired - Lifetime
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5254953A (en) * | 1990-12-20 | 1993-10-19 | Hewlett-Packard Company | Identification of pin-open faults by capacitive coupling through the integrated circuit package |
DE4110551C1 (de) * | 1991-03-30 | 1992-07-23 | Ita Ingenieurbuero Fuer Testaufgaben Gmbh, 2000 Hamburg, De | |
DE4309842C1 (de) * | 1993-03-26 | 1994-06-16 | Arnold Edv Gmbh | Verfahren zum Testen von Platinen und Vorrichtung zur Durchführung des Verfahrens |
DE4402230C1 (de) * | 1994-01-26 | 1995-01-19 | Gfp Ges Fuer Prueftechnik Mbh | Verfahren zum Testen, ob Anschlußstifte einer integrierten Schaltung in eine gedruckte Schaltung elektrisch leitend eingelötet sind und Schaltungsanordnung zur Durchführung des Verfahrens |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19924315A1 (de) * | 1999-05-27 | 2000-11-30 | Rohde & Schwarz | Verfahren zum Überwachen der Kontaktierungssicherheit eines Netzwerkanalysators |
DE19924315C2 (de) * | 1999-05-27 | 2003-10-09 | Rohde & Schwarz | Verfahren zum Überwachen der Kontaktierungssicherheit eines Netzwerkanalysators |
CN107063151A (zh) * | 2017-04-19 | 2017-08-18 | 济南浪潮高新科技投资发展有限公司 | 一种快速检查芯片pin脚标识的方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3111852C2 (de) | ||
DE2360801C2 (de) | Schaltungsprüfeinrichtung für integrierte Schaltkreise auf Schichtschaltungsträgern | |
DE4417580C2 (de) | Testvorrichtung zum Testen einer elektronischen Schaltungsplatine | |
DE102005002187A1 (de) | In eine Versand- und Handhabungsabdeckung eingebettete Teststruktur für integrierte-Schaltung-Sockel und Verfahren zum Testen von integrierte-Schaltung-Sockeln und Schaltungsanordnungen, die dieselben verwenden | |
EP0285799A2 (de) | Vorrichtung für die elektrische Funktionsprüfung von Verdrahtungsfeldern, insbesondere von Leiterplatten | |
DE3408704A1 (de) | Verfahren und vorrichtung zum pruefen von verbindungsnetzwerk-schaltungen | |
DE2319011A1 (de) | Verfahren zum eektrischen pruefen eines chips untereinander verbindenden leiternetzes auf einem substrat | |
DE2744299C2 (de) | Verfahren zum elektrischen Prüfen eines Leiterbahnmusters auf einem Substrat | |
EP1186898A2 (de) | Verfahren und Vorrichtung zum Prüfen von Leiterplatten | |
DE3723573A1 (de) | Vorrichtung zur funktionsueberpruefung integrierter schaltkreise | |
DE19922907A1 (de) | Einrichtung zum Prüfen einer Halbleiteranordnung und Verfahren zum Kalibrieren der Einrichtung | |
DE10042224A1 (de) | Modultestsockel für Prüfadapter | |
DE10155467B4 (de) | Verfahren und Vorrichtung zum Auffinden eines Fehlers in einem Signalpfad auf einer Leiterplatte | |
DE19506720C1 (de) | Verfahren zum Prüfen des Kontaktes zwischen Anschlußstiften und Leiterbahnen sowie Vorrichtung zum Durchführen des Verfahrens | |
WO2004059329A1 (de) | Adapter zum testen von leiteranordnungen | |
DE10060585A1 (de) | Vorrichtung und Verfahren zur Untersuchung einer integrierten Halbleiterschaltung | |
DE102007045756B4 (de) | Elektronische Leiterplatte und Verfahren für das automatische Prüfen | |
DE10043193B4 (de) | Prüfgerät für Halbleitersubstrate | |
EP0489052B1 (de) | Vorrichtung für die elektrische funktionsprüfung von verdrahtungsfeldern, inbesondere von leiterplatten | |
EP0306653A1 (de) | Einrichtung zur Positionierung von IC-Bausteinen auf einem Substrat | |
DE1900298A1 (de) | Verfahren und Vorrichtung zum Pruefen von elektronische Bauteile aufweisenden gedruckten Schaltungen | |
DE4309842C1 (de) | Verfahren zum Testen von Platinen und Vorrichtung zur Durchführung des Verfahrens | |
DE19748029C2 (de) | Verfahren zum Testen von elektrische Bauelemente aufweisenden Baugruppen | |
DE10323228A1 (de) | Verfahren und Vorrichtungen zum Charakterisieren von Platinentestabdeckung | |
DE10141602A1 (de) | Elektrische Geräteeinheit und Verfahren zur Überprüfung von Steckverbindungen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8100 | Publication of the examined application without publication of unexamined application | ||
D1 | Grant (no unexamined application published) patent law 81 | ||
8364 | No opposition during term of opposition | ||
8330 | Complete disclaimer |