JP2001251061A - 多層型プリント配線基板 - Google Patents
多層型プリント配線基板Info
- Publication number
- JP2001251061A JP2001251061A JP2000061874A JP2000061874A JP2001251061A JP 2001251061 A JP2001251061 A JP 2001251061A JP 2000061874 A JP2000061874 A JP 2000061874A JP 2000061874 A JP2000061874 A JP 2000061874A JP 2001251061 A JP2001251061 A JP 2001251061A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- data transmission
- measurement
- patterns
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
- G01R31/281—Specific types of tests or tests for a specific type of fault, e.g. thermal mapping, shorts testing
- G01R31/2812—Checking for open circuits or shorts, e.g. solder bridges; Testing conductivity, resistivity or impedance
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
- G01R31/2818—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP] using test structures on, or modifications of, the card under test, made for the purpose of testing, e.g. additional components or connectors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0266—Marks, test patterns or identification means
- H05K1/0268—Marks, test patterns or identification means for electrical inspection or testing
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
- G01R31/2822—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere of microwave or radiofrequency circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Measurement Of Resistance Or Impedance (AREA)
- Structure Of Printed Boards (AREA)
- Measuring Leads Or Probes (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
(57)【要約】
【課題】 製造されたデータ伝送パターンのインピーダ
ンスを正確且つ容易に測定する。 【解決手段】 内層基板６，７上に設けられ、ＣＰＵモ
ジュール２とメモリモジュール３との間のデータ伝送パ
ターン４，５と、データ伝送パターン４，５と同層に設
けられるインピーダンスの測定用パターン２１，２２
と、測定用パターン２１，２２上に設けられるプリプレ
グ１１と、プリプレグ１１上に設けられ、測定用パター
ン２１，２２に電気的に接続され、プローブ４０の信号
端子４１が接触される信号用ランド部２３とプローブ４
０のＧＮＤ端子４２が接触されるＧＮＤ用ランド部２４
とを備え、測定用パターン２１，２２は、パターン長が
ＴＤＲ装置に用いる際に最小限必要な長さである３０ｍ
ｍ以上で、パターン幅がデータ伝送用パターン４，５の
パターン幅と同じとなるように形成される。
ンスを正確且つ容易に測定する。 【解決手段】 内層基板６，７上に設けられ、ＣＰＵモ
ジュール２とメモリモジュール３との間のデータ伝送パ
ターン４，５と、データ伝送パターン４，５と同層に設
けられるインピーダンスの測定用パターン２１，２２
と、測定用パターン２１，２２上に設けられるプリプレ
グ１１と、プリプレグ１１上に設けられ、測定用パター
ン２１，２２に電気的に接続され、プローブ４０の信号
端子４１が接触される信号用ランド部２３とプローブ４
０のＧＮＤ端子４２が接触されるＧＮＤ用ランド部２４
とを備え、測定用パターン２１，２２は、パターン長が
ＴＤＲ装置に用いる際に最小限必要な長さである３０ｍ
ｍ以上で、パターン幅がデータ伝送用パターン４，５の
パターン幅と同じとなるように形成される。
Description
【０００１】
【発明の属する技術分野】本発明は、ＣＰＵモジュール
とメモリモジュールとの間のデータ伝送パターンのイン
ピーダンス特性を測定するための検査用クーポンが設け
られた多層型プリント配線基板に関する。
とメモリモジュールとの間のデータ伝送パターンのイン
ピーダンス特性を測定するための検査用クーポンが設け
られた多層型プリント配線基板に関する。
【０００２】
【従来の技術】従来、家庭用ゲーム機、携帯型電話機等
の電子機器には、その筐体内に、ＣＰＵ（central proc
essing unit）モジュールや上記ＣＰＵモジュールの主
記憶用メモリモジュール等が実装されたプリント配線基
板が配設されている。ここで、ＣＰＵモジュールとメモ
リモジュールとを接続するプリント配線基板に設けられ
るデータ伝送パターンにより接続されている。
の電子機器には、その筐体内に、ＣＰＵ（central proc
essing unit）モジュールや上記ＣＰＵモジュールの主
記憶用メモリモジュール等が実装されたプリント配線基
板が配設されている。ここで、ＣＰＵモジュールとメモ
リモジュールとを接続するプリント配線基板に設けられ
るデータ伝送パターンにより接続されている。
【０００３】
【発明が解決しようとする課題】ところで、このプリン
ト配線基板のデータ伝送パターンの設計は、ＣＰＵモジ
ュールやメモリモジュールが安定して動作をするよう
に、データ伝送パターンのインピーダンスがプリント配
線基板に実装されるＣＰＵモジュールやメモリモジュー
ルの仕様で定められたインピーダンスに合うように行う
必要がある。
ト配線基板のデータ伝送パターンの設計は、ＣＰＵモジ
ュールやメモリモジュールが安定して動作をするよう
に、データ伝送パターンのインピーダンスがプリント配
線基板に実装されるＣＰＵモジュールやメモリモジュー
ルの仕様で定められたインピーダンスに合うように行う
必要がある。
【０００４】しかしながら、実際に製造工程を経て製造
されたプリント配線基板のデータ伝送パターンの中に
は、銅箔のエッチング条件等により設計値とずれが生じ
る場合があり、ずれが生じた場合には、インピーダンス
が設計値より大きく又は小さくなってしまうこともあ
る。インピーダンスが設計値よりずれてしまった場合に
は、ＣＰＵモジュールとメモリモジュールとの間で正確
に信号の伝送を行うことができなくなってしまう。
されたプリント配線基板のデータ伝送パターンの中に
は、銅箔のエッチング条件等により設計値とずれが生じ
る場合があり、ずれが生じた場合には、インピーダンス
が設計値より大きく又は小さくなってしまうこともあ
る。インピーダンスが設計値よりずれてしまった場合に
は、ＣＰＵモジュールとメモリモジュールとの間で正確
に信号の伝送を行うことができなくなってしまう。
【０００５】本発明の目的は、製造されたデータ伝送パ
ターンのインピーダンスを正確且つ容易に測定すること
ができる新規な多層型プリント配線基板を提供すること
にある。
ターンのインピーダンスを正確且つ容易に測定すること
ができる新規な多層型プリント配線基板を提供すること
にある。
【０００６】また、本発明の目的は、内層基板の両面に
データ伝送パターンが設けられている場合において、一
度の測定作業で２つのデータ伝送パターンのインピーダ
ンスを測定することができ、測定作業を効率良く行うこ
とができる多層型プリント配線基板を提供することにあ
る。
データ伝送パターンが設けられている場合において、一
度の測定作業で２つのデータ伝送パターンのインピーダ
ンスを測定することができ、測定作業を効率良く行うこ
とができる多層型プリント配線基板を提供することにあ
る。
【０００７】
【課題を解決するための手段】本発明に係る多層型プリ
ント配線基板は、上述した課題を解決すべく、第１の絶
縁層と、第１の絶縁層上に設けられ、ＣＰＵモジュール
とＣＰＵモジュールの主記憶用メモリモジュールとの間
のデータ伝送を行うデータ伝送パターンと、データ伝送
パターンと同層の第１の絶縁層上に設けられ、隣接する
配線パターンと所定のクリアランスを介して設けられる
インピーダンスの測定用パターンと、データ伝送パター
ン及び測定用パターン上に設けられる第２の絶縁層と、
第２の絶縁層上に設けられ、第１の絶縁層上に設けられ
た測定用パターンに貫通孔により電気的に接続されて設
けられ、測定用パターンのインピーダンスを測定するプ
ローブの信号端子が接触される信号用ランド部とプロー
ブのＧＮＤ端子が接触されるＧＮＤ用ランド部とを備え
る。そして、測定用パターンは、パターン長がＴＤＲ装
置を用いる際に最小限必要な長さである略３０ｍｍ以上
で、パターン幅がデータ伝送用パターンのパターン幅と
同じとなるように形成されている。
ント配線基板は、上述した課題を解決すべく、第１の絶
縁層と、第１の絶縁層上に設けられ、ＣＰＵモジュール
とＣＰＵモジュールの主記憶用メモリモジュールとの間
のデータ伝送を行うデータ伝送パターンと、データ伝送
パターンと同層の第１の絶縁層上に設けられ、隣接する
配線パターンと所定のクリアランスを介して設けられる
インピーダンスの測定用パターンと、データ伝送パター
ン及び測定用パターン上に設けられる第２の絶縁層と、
第２の絶縁層上に設けられ、第１の絶縁層上に設けられ
た測定用パターンに貫通孔により電気的に接続されて設
けられ、測定用パターンのインピーダンスを測定するプ
ローブの信号端子が接触される信号用ランド部とプロー
ブのＧＮＤ端子が接触されるＧＮＤ用ランド部とを備え
る。そして、測定用パターンは、パターン長がＴＤＲ装
置を用いる際に最小限必要な長さである略３０ｍｍ以上
で、パターン幅がデータ伝送用パターンのパターン幅と
同じとなるように形成されている。
【０００８】このような多層型プリント配線基板の測定
用パターンは、インピーダンスを保障する必要のあるＣ
ＰＵモジュールとＣＰＵモジュールの主記憶用メモリモ
ジュールとの間のデータ伝送を行うデータ伝送パターン
と同じ層に設けるようにするとよい。
用パターンは、インピーダンスを保障する必要のあるＣ
ＰＵモジュールとＣＰＵモジュールの主記憶用メモリモ
ジュールとの間のデータ伝送を行うデータ伝送パターン
と同じ層に設けるようにするとよい。
【０００９】また、この多層型プリント配線基板のデー
タ伝送パターンは、高速データ伝送ができるように、伝
送周波数が１３０ＭＨｚ以上のものであってもよい。
タ伝送パターンは、高速データ伝送ができるように、伝
送周波数が１３０ＭＨｚ以上のものであってもよい。
【００１０】また、この多層型プリント配線基板の測定
用パターンと隣接する配線パターンとの間のクリアラン
スは、隣接する配線パターンの干渉を受けないように測
定用パターンのパターン幅の少なくとも２倍以上となる
ように形成するとよい。
用パターンと隣接する配線パターンとの間のクリアラン
スは、隣接する配線パターンの干渉を受けないように測
定用パターンのパターン幅の少なくとも２倍以上となる
ように形成するとよい。
【００１１】また、この多層型プリント配線基板の測定
用パターンの周囲に設けられた配線パターンは、ＧＮＤ
パターンであり、ＧＮＤパターンとＧＮＤ用ランド部と
は、複数の貫通孔により接続し、インダクタンス成分を
除去し得るようにするとよい。
用パターンの周囲に設けられた配線パターンは、ＧＮＤ
パターンであり、ＧＮＤパターンとＧＮＤ用ランド部と
は、複数の貫通孔により接続し、インダクタンス成分を
除去し得るようにするとよい。
【００１２】また、多層型プリント配線基板のデータ伝
送パターンが異なる層に複数設けられている場合、測定
用パターンは、データ伝送パターンに対応するように複
数の異なる層に設けられ、異なる層に設けられた測定用
パターンは、貫通孔により電気的に接続されるようにす
ればよい。
送パターンが異なる層に複数設けられている場合、測定
用パターンは、データ伝送パターンに対応するように複
数の異なる層に設けられ、異なる層に設けられた測定用
パターンは、貫通孔により電気的に接続されるようにす
ればよい。
【００１３】
【発明の実施の形態】以下、本発明が適用された多層型
プリント配線基板について図面を参照して説明する。本
発明が適用されたプリント配線基板１は、導電層が６層
設けられた多層型のプリント配線基板であり、家庭用の
ゲーム機に用いられる。
プリント配線基板について図面を参照して説明する。本
発明が適用されたプリント配線基板１は、導電層が６層
設けられた多層型のプリント配線基板であり、家庭用の
ゲーム機に用いられる。
【００１４】この多層型プリント配線基板１は、図１に
示すように、一方の面に、ＣＰＵ（central processing
unit）モジュール２と、ＣＰＵモジュール２のメモリ
モジュール３，３が実装されている。このＣＰＵモジュ
ール２は、動作周波数が通常のＣＰＵに比べ高速であ
り、例えば６６００万ポリゴン／秒の高速画像処理を行
うことができるように約２９０ＭＨｚ以上、例えば３０
０ＭＨｚ〜４００ＭＨｚで駆動する。また、メモリモジ
ュール３，３は、ＣＰＵモジュール２の主記憶用のメモ
リであり、１つのメモリモジュール３が１２８Ｍバイト
の記憶容量を有している。このメモリモジュール３，３
は、ＣＰＵモジュール２とのデータ伝送を直列式で高速
に行うことができるものであり、例えばＲＤＲＡＭ（Di
rect Rambus Dynamic Random-access Memory:Rambus Te
chnology社製）が用いられる。
示すように、一方の面に、ＣＰＵ（central processing
unit）モジュール２と、ＣＰＵモジュール２のメモリ
モジュール３，３が実装されている。このＣＰＵモジュ
ール２は、動作周波数が通常のＣＰＵに比べ高速であ
り、例えば６６００万ポリゴン／秒の高速画像処理を行
うことができるように約２９０ＭＨｚ以上、例えば３０
０ＭＨｚ〜４００ＭＨｚで駆動する。また、メモリモジ
ュール３，３は、ＣＰＵモジュール２の主記憶用のメモ
リであり、１つのメモリモジュール３が１２８Ｍバイト
の記憶容量を有している。このメモリモジュール３，３
は、ＣＰＵモジュール２とのデータ伝送を直列式で高速
に行うことができるものであり、例えばＲＤＲＡＭ（Di
rect Rambus Dynamic Random-access Memory:Rambus Te
chnology社製）が用いられる。
【００１５】このようなＣＰＵモジュール３とメモリモ
ジュール４が実装されるプリント配線基板１には、図２
に示すように、内層の第２層と第４層にＣＰＵモジュー
ル２とメモリモジュール３とのデータ伝送バスとなるデ
ータ伝送パターン４，５が設けられている。このデータ
伝送パターン４，５は、ＣＰＵモジュール２とメモリモ
ジュール３との間のデータ伝送を高速に行うことができ
るように伝送周波数がＣＰＵモジュール２の動作周波数
と同じ若しくはこれ以上となるように形成され、具体的
には伝送周波数が３００ＭＨｚ〜４００ＭＨｚで駆動す
るＣＰＵモジュール２に対応して４００ＭＨｚとなるよ
うに形成されている。
ジュール４が実装されるプリント配線基板１には、図２
に示すように、内層の第２層と第４層にＣＰＵモジュー
ル２とメモリモジュール３とのデータ伝送バスとなるデ
ータ伝送パターン４，５が設けられている。このデータ
伝送パターン４，５は、ＣＰＵモジュール２とメモリモ
ジュール３との間のデータ伝送を高速に行うことができ
るように伝送周波数がＣＰＵモジュール２の動作周波数
と同じ若しくはこれ以上となるように形成され、具体的
には伝送周波数が３００ＭＨｚ〜４００ＭＨｚで駆動す
るＣＰＵモジュール２に対応して４００ＭＨｚとなるよ
うに形成されている。
【００１６】また、このデータ伝送パターン４，５は、
高速データ伝送を行う際の消費電力を少なくするため、
また、ＣＰＵモジュール２とメモリモジュール３とが信
号を正確に識別することができるようにするため、誤差
を含めＣＰＵモジュール２やメモリモジュール３，３の
仕様で定められたインピーダンスの許容範囲に収まるよ
うに形成されている。ここでは、データ伝送パターン
４，５は、ＣＰＵモジュール２やメモリモジュール３，
３の仕様で定められたインピーダンスの許容範囲である
４０±４Ωに設定されている。
高速データ伝送を行う際の消費電力を少なくするため、
また、ＣＰＵモジュール２とメモリモジュール３とが信
号を正確に識別することができるようにするため、誤差
を含めＣＰＵモジュール２やメモリモジュール３，３の
仕様で定められたインピーダンスの許容範囲に収まるよ
うに形成されている。ここでは、データ伝送パターン
４，５は、ＣＰＵモジュール２やメモリモジュール３，
３の仕様で定められたインピーダンスの許容範囲である
４０±４Ωに設定されている。
【００１７】このように構成されている多層型プリント
配線基板１の層構造について説明すると、図２に示すよ
うに、この多層型プリント配線基板１は、第１及び第２
の内層基板６，７を有する。内層基板６は、一方の面に
第２層となるデータ伝送パターン４が形成され、他方の
面に第３層を構成するＧＮＤ層となる配線パターン８が
形成されている。また、内層基板７には、一方の面に第
４層となるデータ伝送パターン５が形成され、他方の面
に、第５層を構成する電源層となる配線パターン９が形
成されている。このような内層基板６，７は、第３層と
なる配線パターン８と第４層となるデータ伝送パターン
５とを対向させ、これらの間にガラス繊維にエポキシ樹
脂を含浸させてなるプリプレグ１０を介在させてプレス
され、貼り合わされる。
配線基板１の層構造について説明すると、図２に示すよ
うに、この多層型プリント配線基板１は、第１及び第２
の内層基板６，７を有する。内層基板６は、一方の面に
第２層となるデータ伝送パターン４が形成され、他方の
面に第３層を構成するＧＮＤ層となる配線パターン８が
形成されている。また、内層基板７には、一方の面に第
４層となるデータ伝送パターン５が形成され、他方の面
に、第５層を構成する電源層となる配線パターン９が形
成されている。このような内層基板６，７は、第３層と
なる配線パターン８と第４層となるデータ伝送パターン
５とを対向させ、これらの間にガラス繊維にエポキシ樹
脂を含浸させてなるプリプレグ１０を介在させてプレス
され、貼り合わされる。
【００１８】また、内層基板６上には、プリプレグ１１
を介して第１層となるＧＮＤ層を構成する配線パターン
１２が形成されている。また、内層基板７上には、プリ
プレグ１３を介して第６層となる信号層を構成する配線
パターン１４が形成されている。このように構成される
多層型プリント配線基板１は、データ伝送パターン４の
両側に絶縁層を構成する内層基板６とプリプレグ１１が
設けられ、この絶縁層の両側に配線パターン８，１２が
設けられ、また、データ伝送パターン５の両側に絶縁層
を構成する内層基板７とプリプレグ１０が設けられ、こ
の絶縁層の両側に配線パターン８，９が設けられること
によりストリップライン構造を有している。
を介して第１層となるＧＮＤ層を構成する配線パターン
１２が形成されている。また、内層基板７上には、プリ
プレグ１３を介して第６層となる信号層を構成する配線
パターン１４が形成されている。このように構成される
多層型プリント配線基板１は、データ伝送パターン４の
両側に絶縁層を構成する内層基板６とプリプレグ１１が
設けられ、この絶縁層の両側に配線パターン８，１２が
設けられ、また、データ伝送パターン５の両側に絶縁層
を構成する内層基板７とプリプレグ１０が設けられ、こ
の絶縁層の両側に配線パターン８，９が設けられること
によりストリップライン構造を有している。
【００１９】ところで、上述したデータ伝送パターン
４，５は、ＣＰＵモジュール２とメモリモジュール３と
の間で高速データ伝送を行う際、各モジュール２，３が
正確に信号を認識することができるようにするため、４
０±４Ωにする必要がある。そこで、この多層型プリン
ト配線基板１には、データ伝送パターン４，５のインピ
ーダンスを検査するための検査用クーポン１６，１７が
設けられている。検査用クーポン１６，１７は、測定用
のパターンがデータ伝送パターン４，５と同層に設けら
れ、この測定用のパターンのインピーダンス特性がＴＤ
Ｒ装置(Time Domein Refrectmeter）により測定される
ようになっている。検査用クーポン１６，１７は、正確
にデータ伝送パターン４，５のインピーダンスを検査す
ることができるように、離間した位置に２カ所設けられ
ている。以下、検査用クーポン１６，１７は、同様な構
成を有するため、検査用クーポン１６を例に取り説明す
る。
４，５は、ＣＰＵモジュール２とメモリモジュール３と
の間で高速データ伝送を行う際、各モジュール２，３が
正確に信号を認識することができるようにするため、４
０±４Ωにする必要がある。そこで、この多層型プリン
ト配線基板１には、データ伝送パターン４，５のインピ
ーダンスを検査するための検査用クーポン１６，１７が
設けられている。検査用クーポン１６，１７は、測定用
のパターンがデータ伝送パターン４，５と同層に設けら
れ、この測定用のパターンのインピーダンス特性がＴＤ
Ｒ装置(Time Domein Refrectmeter）により測定される
ようになっている。検査用クーポン１６，１７は、正確
にデータ伝送パターン４，５のインピーダンスを検査す
ることができるように、離間した位置に２カ所設けられ
ている。以下、検査用クーポン１６，１７は、同様な構
成を有するため、検査用クーポン１６を例に取り説明す
る。
【００２０】この検査用クーポン１６は、図３に示すよ
うに、絶縁層を構成する内層基板６の一方の面側に設け
られるインピーダンスを測定するための第１の測定用パ
ターン２１と、絶縁層を構成する内層基板７の一方の面
に設けられるインピーダンスを測定するための第２の測
定用パターン２２と、絶縁層を構成するプリプレグ１１
上に設けられる信号用ランド部２３とＧＮＤ用ランド部
２４とから構成される。
うに、絶縁層を構成する内層基板６の一方の面側に設け
られるインピーダンスを測定するための第１の測定用パ
ターン２１と、絶縁層を構成する内層基板７の一方の面
に設けられるインピーダンスを測定するための第２の測
定用パターン２２と、絶縁層を構成するプリプレグ１１
上に設けられる信号用ランド部２３とＧＮＤ用ランド部
２４とから構成される。
【００２１】内層基板６の一方の面に設けられる第１の
測定用パターン２１は、データ伝送パターン４と同じ第
２層に設けられ、データ伝送パターン４とインピーダン
ス特性が同じとなるように、パターン幅とパターンの厚
みがデータ伝送パターン４と同じになるように形成され
ている。また、第１の測定用パターン２１の一端部に
は、第１層に設けられるプローブが接触される一方の信
号用ランド部２３と電気的接続を図るための第１の接続
部２１ａが設けられ、他端部には、第２の測定用パター
ン２２と電気的接続を図るための第２の接続部２１ｂが
設けられている。この第１の測定パターン２１は、隣接
して設けられる配線パターン２５から電気的に干渉され
ることを防止するため、周囲にクリアランス２６が設け
られている。このクリアランス２６は、配線パターン２
５からの干渉を確実に防止するため、第１の測定パター
ン２１の幅Ｗ1 の２倍以上、好ましくは３倍の寸法とな
るように設けられている。なお、本例において、この配
線パターン２５は、ＧＮＤとして機能する。このような
第１の測定用パターン２１は、第２層を構成する内層基
板６上に貼り付けられた銅箔をパターニングする際同時
に形成される。
測定用パターン２１は、データ伝送パターン４と同じ第
２層に設けられ、データ伝送パターン４とインピーダン
ス特性が同じとなるように、パターン幅とパターンの厚
みがデータ伝送パターン４と同じになるように形成され
ている。また、第１の測定用パターン２１の一端部に
は、第１層に設けられるプローブが接触される一方の信
号用ランド部２３と電気的接続を図るための第１の接続
部２１ａが設けられ、他端部には、第２の測定用パター
ン２２と電気的接続を図るための第２の接続部２１ｂが
設けられている。この第１の測定パターン２１は、隣接
して設けられる配線パターン２５から電気的に干渉され
ることを防止するため、周囲にクリアランス２６が設け
られている。このクリアランス２６は、配線パターン２
５からの干渉を確実に防止するため、第１の測定パター
ン２１の幅Ｗ1 の２倍以上、好ましくは３倍の寸法とな
るように設けられている。なお、本例において、この配
線パターン２５は、ＧＮＤとして機能する。このような
第１の測定用パターン２１は、第２層を構成する内層基
板６上に貼り付けられた銅箔をパターニングする際同時
に形成される。
【００２２】内層基板７の一方の面に設けられる第２の
測定用パターン２２は、データ伝送パターン５と同じ第
４層に設けられ、データ伝送パターン５とインピーダン
ス特性が同じとなるように、パターン幅とパターンの厚
みがデータ伝送パターン５と同じになるように形成され
ている。また、第２の測定用パターン２２の一端部に
は、第２層に設けられる第１の測定用パターン２１の第
２の接続部２１ｂと電気的接続を図るための第１の接続
部２２ａが設けられ、他端部には、第１層に設けられた
他方の信号用ランド部２３と電気的接続を図るための第
２の接続部２２ｂが設けられている。この第２の測定パ
ターン２２は、隣接して設けられる配線パターン２７か
ら電気的に干渉されることを防止するため、周囲にクリ
アランス２８が設けられている。このクリアランス２８
は、配線パターン２７からの干渉を確実に防止するた
め、第２の測定パターン２２の幅Ｗ2 の２倍以上、好ま
しくは３倍の寸法となるように設けられている。なお、
本例において、この配線パターン２７は、ＧＮＤとして
機能する。このような第２の測定用パターン２２は、第
４層を構成する内層基板７上に貼り付けられた銅箔をパ
ターニングする際同時に形成される。
測定用パターン２２は、データ伝送パターン５と同じ第
４層に設けられ、データ伝送パターン５とインピーダン
ス特性が同じとなるように、パターン幅とパターンの厚
みがデータ伝送パターン５と同じになるように形成され
ている。また、第２の測定用パターン２２の一端部に
は、第２層に設けられる第１の測定用パターン２１の第
２の接続部２１ｂと電気的接続を図るための第１の接続
部２２ａが設けられ、他端部には、第１層に設けられた
他方の信号用ランド部２３と電気的接続を図るための第
２の接続部２２ｂが設けられている。この第２の測定パ
ターン２２は、隣接して設けられる配線パターン２７か
ら電気的に干渉されることを防止するため、周囲にクリ
アランス２８が設けられている。このクリアランス２８
は、配線パターン２７からの干渉を確実に防止するた
め、第２の測定パターン２２の幅Ｗ2 の２倍以上、好ま
しくは３倍の寸法となるように設けられている。なお、
本例において、この配線パターン２７は、ＧＮＤとして
機能する。このような第２の測定用パターン２２は、第
４層を構成する内層基板７上に貼り付けられた銅箔をパ
ターニングする際同時に形成される。
【００２３】また、内層基板６の一方の面に設けられた
第１の測定用パターン２１上には、プリプレグ１１が設
けられ、このプリプレグ１１上に設けられたＧＮＤ層を
構成する配線パターン１２の一部には、インピーダンス
を測定するＴＤＲ装置を構成するプローブが接触される
信号用ランド部２３とＧＮＤ用ランド部２４が設けられ
ている。信号用ランド部２３は、略円形のパターンに形
成され、ＧＮＤ用ランド部２４は、信号用ランド部２３
と絶縁を図るためクリアランス２９を介して、信号用ラ
ンド部２３の外周側に設けられ、プリプレグ１１の周囲
に設けられたＧＮＤとなる配線パターン１２の一部であ
る。
第１の測定用パターン２１上には、プリプレグ１１が設
けられ、このプリプレグ１１上に設けられたＧＮＤ層を
構成する配線パターン１２の一部には、インピーダンス
を測定するＴＤＲ装置を構成するプローブが接触される
信号用ランド部２３とＧＮＤ用ランド部２４が設けられ
ている。信号用ランド部２３は、略円形のパターンに形
成され、ＧＮＤ用ランド部２４は、信号用ランド部２３
と絶縁を図るためクリアランス２９を介して、信号用ラ
ンド部２３の外周側に設けられ、プリプレグ１１の周囲
に設けられたＧＮＤとなる配線パターン１２の一部であ
る。
【００２４】次に、第１層のランド部２３，２４と第２
層の第１の測定用パターン２１と第４層の第２の測定用
パターン２２との電気的接続について説明すると、第１
の測定用パターン２１と第２の測定用パターン２２と
は、第２の接続部２１ｂと第１の接続部２２ａで電気的
に接続されている。図２及び図３に示すように、第２の
接続部２１ｂと第１の接続部２２ａとは、プリプレグ６
を介在させて内層基板６，７を貼り合わせた後、第２の
接続部２１ｂと第１の接続部２２ａに亘って貫通孔３１
をドリルにより形成し、貫通孔３１の内壁に無電解めっ
き法や電解めっき法により図示しないがめっき層を形成
することで、電気的接続が図られている。
層の第１の測定用パターン２１と第４層の第２の測定用
パターン２２との電気的接続について説明すると、第１
の測定用パターン２１と第２の測定用パターン２２と
は、第２の接続部２１ｂと第１の接続部２２ａで電気的
に接続されている。図２及び図３に示すように、第２の
接続部２１ｂと第１の接続部２２ａとは、プリプレグ６
を介在させて内層基板６，７を貼り合わせた後、第２の
接続部２１ｂと第１の接続部２２ａに亘って貫通孔３１
をドリルにより形成し、貫通孔３１の内壁に無電解めっ
き法や電解めっき法により図示しないがめっき層を形成
することで、電気的接続が図られている。
【００２５】また、第１層の一方の信号用ランド部２３
は、第２層の第１の測定用パターン２１の第１の接続部
２２ａと接続されている。一方の信号用ランド部２３と
第１の接続部２２ａとは、内層基板６，７を貼り合わせ
た基板に第１層を構成する銅箔が貼り合わされたプリプ
レグ１１と第６層を構成する銅箔が貼り合わされたプリ
プレグ１３とを重ねプレス加工により一体化された基板
の信号用ランド部２３の中心に貫通孔３２をドリルによ
り形成し、この貫通孔３２の内壁に図示しないめっき層
を形成することで、電気的に接続が図られている。
は、第２層の第１の測定用パターン２１の第１の接続部
２２ａと接続されている。一方の信号用ランド部２３と
第１の接続部２２ａとは、内層基板６，７を貼り合わせ
た基板に第１層を構成する銅箔が貼り合わされたプリプ
レグ１１と第６層を構成する銅箔が貼り合わされたプリ
プレグ１３とを重ねプレス加工により一体化された基板
の信号用ランド部２３の中心に貫通孔３２をドリルによ
り形成し、この貫通孔３２の内壁に図示しないめっき層
を形成することで、電気的に接続が図られている。
【００２６】また、第１層の他方の信号用ランド部２３
は、第４層の第２の測定用パターン２２の第２の接続部
２２ｂと接続されている。すなわち、他方の信号用ラン
ド部２３と第２の接続部２２ｂとは、上述した貫通孔３
２と同時に形成される貫通孔３３の内壁に図示しないめ
っき層を形成することで、電気的に接続されている。
は、第４層の第２の測定用パターン２２の第２の接続部
２２ｂと接続されている。すなわち、他方の信号用ラン
ド部２３と第２の接続部２２ｂとは、上述した貫通孔３
２と同時に形成される貫通孔３３の内壁に図示しないめ
っき層を形成することで、電気的に接続されている。
【００２７】ところで、上述した第１及び第２の測定用
パターン２１，２２の長Ｌさは、ＴＤＲ装置でインピー
ダンスを測定する際に、安定した波形を得るために略３
０ｍｍ以上となるように形成されている。
パターン２１，２２の長Ｌさは、ＴＤＲ装置でインピー
ダンスを測定する際に、安定した波形を得るために略３
０ｍｍ以上となるように形成されている。
【００２８】本例の場合、データ伝送パターン４，５と
同層に設けられる第１及び第２の測定用パターン２１，
２２の適用伝送周波数は、４００ＭＨｚである。したが
って、４００ＭＨｚのディジタル信号をそのまま、すな
わちベースバンド信号として送る場合、帯域としては
１．２ＧＨｚ必要とされる。
同層に設けられる第１及び第２の測定用パターン２１，
２２の適用伝送周波数は、４００ＭＨｚである。したが
って、４００ＭＨｚのディジタル信号をそのまま、すな
わちベースバンド信号として送る場合、帯域としては
１．２ＧＨｚ必要とされる。
【００２９】ここで、実効波長λは、 Ｃ0（真空中の光速）＝λ0（波長）×ｆ（周波数） であるから、 λ0＝Ｃ0／ｆ＝（３×１０8）／（１．２×１０7）＝
２．５×１０-1＝０．２５（ｍ）＝２５０ｍｍ となる。
２．５×１０-1＝０．２５（ｍ）＝２５０ｍｍ となる。
【００３０】そして、導体中の実効波長λは、次式のよ
うになる。
うになる。
【００３１】
【数１】
【００３２】ここで、ＴＤＲ装置でインピーダンスを測
定するには、データ伝送パターン４，５の最低限の長さ
ｍｉｎＬは、次式のようになる。
定するには、データ伝送パターン４，５の最低限の長さ
ｍｉｎＬは、次式のようになる。
【００３３】ｍｉｎＬ＝λ／４＝０．１２５／４＝０．
０３１２５（ｍ）≒３０（ｍｍ） となる。すなわち、ｍｉｎＬを実効波長λの１／４とす
るのは、波形を再現するのに必要最小限の長さであるた
めであり、インピーダンスの不整合による反射等の影響
を見ることができるためである。
０３１２５（ｍ）≒３０（ｍｍ） となる。すなわち、ｍｉｎＬを実効波長λの１／４とす
るのは、波形を再現するのに必要最小限の長さであるた
めであり、インピーダンスの不整合による反射等の影響
を見ることができるためである。
【００３４】すなわち、ＴＤＲ装置でインピーダンスを
正確に測定するには、少なくとも次の長さが必要とな
る。
正確に測定するには、少なくとも次の長さが必要とな
る。
【００３５】ｍｉｎＬ≧（適用伝送周波数×３）／４ なお、本例の場合、表１に示すように、数値の最も安定
する６５ｍｍを選択した。
する６５ｍｍを選択した。
【００３６】
【表１】
【００３７】ところで、図４（Ａ）及び図４（Ｂ）に示
すように、検査パターン１６の一部を構成するＧＮＤと
なる配線パターン１２と第２層の配線パターン２５及び
第４層の配線パターン２７とは、複数の貫通孔３４の内
面に図示しないめっき層を形成することで電気的に接続
され、配線パターン２５，２７のインダクタンス成分を
除去するようにされている。これら貫通孔３４は、次の
ようなピッチで形成される。
すように、検査パターン１６の一部を構成するＧＮＤと
なる配線パターン１２と第２層の配線パターン２５及び
第４層の配線パターン２７とは、複数の貫通孔３４の内
面に図示しないめっき層を形成することで電気的に接続
され、配線パターン２５，２７のインダクタンス成分を
除去するようにされている。これら貫通孔３４は、次の
ようなピッチで形成される。
【００３８】間隔Ｐ（ｍｍ）≦（伝播速度）÷（４×適
用周波数の３倍）≦（銅中で１．２ＧＨｚで１波長分の
長さ）／４≦１２５（ｍｍ）／４≦３１．２５（ｍｍ） 多層型プリント配線基板１では、データ伝送パターン
４，５のインピーダンスを測定するため、以上のような
検査パターン１６，１７が用いられる。インピーダンス
を測定するには、ＴＤＲ装置(Time Domein Refrectmete
r）が用いられる。このＴＤＲ装置は、図５に示すよう
に、プローブ４０を有し、このプローブ４０には、信号
用ランド部２３に接触し、電圧を印加する信号端子４１
と、ＧＮＤ用ランド部２４に接触されるＧＮＤ端子４２
とが設けられている。そして、検査パターン１６，１７
には、インピーダンスを測定するとき、信号端子４１が
信号用ランド部２３に接触され、ＧＮＤ端子４２がＧＮ
Ｄ用ランド部２４に接触される。そして、ＴＤＲ装置
は、入射波電圧に対する反射波電圧の比を求めること
で、図６に示すように、第１及び第２の測定用パターン
２１，２２のインピーダンスを測定する。
用周波数の３倍）≦（銅中で１．２ＧＨｚで１波長分の
長さ）／４≦１２５（ｍｍ）／４≦３１．２５（ｍｍ） 多層型プリント配線基板１では、データ伝送パターン
４，５のインピーダンスを測定するため、以上のような
検査パターン１６，１７が用いられる。インピーダンス
を測定するには、ＴＤＲ装置(Time Domein Refrectmete
r）が用いられる。このＴＤＲ装置は、図５に示すよう
に、プローブ４０を有し、このプローブ４０には、信号
用ランド部２３に接触し、電圧を印加する信号端子４１
と、ＧＮＤ用ランド部２４に接触されるＧＮＤ端子４２
とが設けられている。そして、検査パターン１６，１７
には、インピーダンスを測定するとき、信号端子４１が
信号用ランド部２３に接触され、ＧＮＤ端子４２がＧＮ
Ｄ用ランド部２４に接触される。そして、ＴＤＲ装置
は、入射波電圧に対する反射波電圧の比を求めること
で、図６に示すように、第１及び第２の測定用パターン
２１，２２のインピーダンスを測定する。
【００３９】ところで、この多層型プリント配線基板１
では、図３に示すように、第１の測定パターン２１と第
２の測定パターン２２とが電気的に接続されていること
から、１度の検査作業で、第２層に設けられた第１の測
定用パターン２１と第４層に設けられた第２の測定用パ
ターン２２のインピーダンスを測定することができる。
すなわち、ＴＤＲ装置は、測定開始からの経過時間をカ
ウントすることで、第１測定パターン２１のインピーダ
ンスと第２の測定パターン２２のインピーダンスを測定
することができる。
では、図３に示すように、第１の測定パターン２１と第
２の測定パターン２２とが電気的に接続されていること
から、１度の検査作業で、第２層に設けられた第１の測
定用パターン２１と第４層に設けられた第２の測定用パ
ターン２２のインピーダンスを測定することができる。
すなわち、ＴＤＲ装置は、測定開始からの経過時間をカ
ウントすることで、第１測定パターン２１のインピーダ
ンスと第２の測定パターン２２のインピーダンスを測定
することができる。
【００４０】また、ＴＤＲ装置のモニタに写し出される
波形は、図６に示すように、信号用ランド部２３に相当
するポイントＡでインピーダンスが変動し、次いで、第
１の測定用パターン２１と第２の測定用パターン２２と
を接続する第２の接続部２１ａと第１の接続部２２ａに
相当するポイントＢでインピーダンスが再度変動し、第
２の測定用パターン２２の第２の接続部２２ｂに相当す
るポイントＣでインピーダンスが変動する。そして、ポ
イントＡとポイントＢとの間及びポイントＢとポイント
Ｃとの間は、インピーダンスが一定となる。したがっ
て、目視により、インピーダンスを測定する場合には、
波形中、ポイントＡ、ポイントＢ、ポイントＣで一時的
にインピーダンスが変動する位置を見ることで、第１の
測定パターン２１と第２の測定パターン２２のインピー
ダンスを検査することができる。
波形は、図６に示すように、信号用ランド部２３に相当
するポイントＡでインピーダンスが変動し、次いで、第
１の測定用パターン２１と第２の測定用パターン２２と
を接続する第２の接続部２１ａと第１の接続部２２ａに
相当するポイントＢでインピーダンスが再度変動し、第
２の測定用パターン２２の第２の接続部２２ｂに相当す
るポイントＣでインピーダンスが変動する。そして、ポ
イントＡとポイントＢとの間及びポイントＢとポイント
Ｃとの間は、インピーダンスが一定となる。したがっ
て、目視により、インピーダンスを測定する場合には、
波形中、ポイントＡ、ポイントＢ、ポイントＣで一時的
にインピーダンスが変動する位置を見ることで、第１の
測定パターン２１と第２の測定パターン２２のインピー
ダンスを検査することができる。
【００４１】以上のような多層型プリント配線基板１で
は、内層に設けられたデータ伝送パターン４，５のイン
ピーダンスを測定するに際して、データ伝送パターン
４，５と同層にそれぞれ、データ伝送パターン４，５と
幅や厚さが同じインピーダンスを測定するための第１の
測定用パターン２１と第２の測定用パターン２２とが設
けられていることから、データ伝送パターン４，５のイ
ンピーダンスを容易に管理することができる。また、図
３に示すように、第１の測定用パターン２１と第２の測
定用パターン２２とは、第２の接続部２１ｂと第１の接
続部２２ａとで電気的に接続されていることから、１度
の測定作業で、異なる層の配線パターンのインピーダン
スを測定することができ、検査工程の迅速化を図ること
ができる。
は、内層に設けられたデータ伝送パターン４，５のイン
ピーダンスを測定するに際して、データ伝送パターン
４，５と同層にそれぞれ、データ伝送パターン４，５と
幅や厚さが同じインピーダンスを測定するための第１の
測定用パターン２１と第２の測定用パターン２２とが設
けられていることから、データ伝送パターン４，５のイ
ンピーダンスを容易に管理することができる。また、図
３に示すように、第１の測定用パターン２１と第２の測
定用パターン２２とは、第２の接続部２１ｂと第１の接
続部２２ａとで電気的に接続されていることから、１度
の測定作業で、異なる層の配線パターンのインピーダン
スを測定することができ、検査工程の迅速化を図ること
ができる。
【００４２】以上、本発明が適用された６層型のプリン
ト配線基板１について例を取り説明したが、本発明は、
これに限定されるものではなく、例えば図７に示すよう
なプリント配線基板にも適用することができる。
ト配線基板１について例を取り説明したが、本発明は、
これに限定されるものではなく、例えば図７に示すよう
なプリント配線基板にも適用することができる。
【００４３】このプリント配線基板５０は、導電層が２
層設けられたものであり、基板５１の一方の面側にＧＮ
Ｄ層を構成する第１の配線パターン５２が設けられ、他
方の面に、信号層を構成する第２の配線パターン５３が
設けられている。このようなプリント配線基板５０に
も、第１の配線パターン５３側に、上述した信号用ラン
ド部とＧＮＤ用ランド部を設け、第２の配線パターン５
２側に測定用プローブを設けるようにしてもよい。
層設けられたものであり、基板５１の一方の面側にＧＮ
Ｄ層を構成する第１の配線パターン５２が設けられ、他
方の面に、信号層を構成する第２の配線パターン５３が
設けられている。このようなプリント配線基板５０に
も、第１の配線パターン５３側に、上述した信号用ラン
ド部とＧＮＤ用ランド部を設け、第２の配線パターン５
２側に測定用プローブを設けるようにしてもよい。
【００４４】
【発明の効果】本発明に係る多層型プリント配線基板に
よれば、データ伝送パターンと同層にインピーダンスを
測定するための測定用パターンが設けられ、この測定用
パターンは、インピーダンス特性に影響を与えるパター
ン幅がデータ伝送パターンのパターン幅と同じに形成さ
れていることから、正確にインピーダンスを測定するこ
とができる。また、測定用パターンの長さを略３０ｍｍ
以上とすることで、ＴＤＲ装置で正確に測定することが
できる。
よれば、データ伝送パターンと同層にインピーダンスを
測定するための測定用パターンが設けられ、この測定用
パターンは、インピーダンス特性に影響を与えるパター
ン幅がデータ伝送パターンのパターン幅と同じに形成さ
れていることから、正確にインピーダンスを測定するこ
とができる。また、測定用パターンの長さを略３０ｍｍ
以上とすることで、ＴＤＲ装置で正確に測定することが
できる。
【図１】本発明が適用された多層型プリント配線基板の
平面図である。
平面図である。
【図２】上記多層型プリント配線基板の要部断面図であ
る。
る。
【図３】上記多層型プリント配線基板に設けられた検査
用パターンの分解斜視図である。
用パターンの分解斜視図である。
【図４】（Ａ）は、検査用パターンの平面図であり、
（Ｂ）は、検査用パターンの断面図である。
（Ｂ）は、検査用パターンの断面図である。
【図５】ＴＤＲ装置でインピーダンスを測定している状
態を示す要部斜視図である。
態を示す要部斜視図である。
【図６】インピーダンスの波形図である。
【図７】本発明が適用された多層型プリント配線基板の
他の例を示す断面図である。
他の例を示す断面図である。
１ 多層型プリント配線基板、２ ＣＰＵモジュール、
４ メモリモジュール、４，５ データ伝送パターン、
６，７ 内層基板、８，９，１２，１４ 配線パター
ン、１０，１１，１３ プリプレグ、１６，１７ 検査
パターン、２１ 第１の測定用パターン、２２ 第２の
測定用パターン、２３ 信号用ランド部、２４ ＧＮＤ
用ランド部，２５，２７ 配線パターン、２６，２８，
２９ クリアランス、３１，３２，３３，３４ 貫通
孔、４０ プローブ、４１ 信号端子、４２ ＧＮＤ端
子
４ メモリモジュール、４，５ データ伝送パターン、
６，７ 内層基板、８，９，１２，１４ 配線パター
ン、１０，１１，１３ プリプレグ、１６，１７ 検査
パターン、２１ 第１の測定用パターン、２２ 第２の
測定用パターン、２３ 信号用ランド部、２４ ＧＮＤ
用ランド部，２５，２７ 配線パターン、２６，２８，
２９ クリアランス、３１，３２，３３，３４ 貫通
孔、４０ プローブ、４１ 信号端子、４２ ＧＮＤ端
子
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０５Ｋ 1/11 Ｈ０５Ｋ 1/11 Ｚ (72)発明者 藤多 浩幸 石川県能美郡根上町赤井町は86番 ソニー 根上株式会社内 (72)発明者 堀江 昭二 石川県能美郡根上町赤井町は86番 ソニー 根上株式会社内 Ｆターム(参考） 2G011 AA13 AE01 5E317 AA24 BB01 BB11 CC53 CD29 GG16 5E338 AA02 AA03 BB25 BB42 CC02 CC09 CC10 CD13 CD23 CD32 EE11 EE13 EE31 5E346 BB01 BB16 FF45 GG32
Claims (5)
- 【請求項１】 第１の絶縁層と、 上記第１の絶縁層上に設けられ、ＣＰＵモジュールと上
記ＣＰＵモジュールの主記憶用メモリモジュールとの間
のデータ伝送を行うデータ伝送パターンと、 上記データ伝送パターンと同層の上記第１の絶縁層上に
設けられ、隣接する配線パターンと所定のクリアランス
を介して設けられるインピーダンスの測定用パターン
と、 上記データ伝送パターン及び上記測定用パターン上に設
けられる第２の絶縁層と、 上記第２の絶縁層上に設けられ、上記第１の絶縁層上に
設けられた上記測定用パターンに貫通孔により電気的に
接続されて設けられ、上記測定用パターンのインピーダ
ンスを測定するプローブの信号端子が接触される信号用
ランド部と上記プローブのＧＮＤ端子が接触されるＧＮ
Ｄ用ランド部を備え、 上記測定用パターンは、パターン長が略３０ｍｍ以上
で、パターン幅が上記データ伝送用パターンのパターン
幅と同じとなるように形成されていることを特徴とする
多層型プリント配線基板。 - 【請求項２】 上記データ伝送パターンは、伝送周波数
が１３０ＭＨｚ以上であることを特徴とする請求項１記
載の多層型プリント配線基板。 - 【請求項３】 上記クリアランスは、上記測定用パター
ンのパターン幅の少なくとも２倍以上となるように形成
されていることを特徴とする請求項１記載の多層型プリ
ント配線基板。 - 【請求項４】 上記測定用パターンの周囲に設けられた
上記配線パターンは、ＧＮＤパターンであり、上記ＧＮ
Ｄパターンと上記ＧＮＤ用ランド部とは、複数の貫通孔
により接続されていることを特徴とする請求項１記載の
多層型プリント配線基板。 - 【請求項５】 上記測定用パターンは、複数の異なる層
に設けられ、上記異なる層に設けられた測定用パターン
は、貫通孔により電気的に接続されていることを特徴と
する請求項１記載の多層型プリント配線基板。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000061874A JP2001251061A (ja) | 2000-03-02 | 2000-03-02 | 多層型プリント配線基板 |
| TW090104324A TW516342B (en) | 2000-03-02 | 2001-02-26 | Multilayer type printed-wiring board |
| CN01116888.9A CN1313722A (zh) | 2000-03-02 | 2001-02-28 | 多层印制线路板和测量多层印制线路板阻抗的方法 |
| US09/793,977 US6512181B2 (en) | 2000-03-02 | 2001-02-28 | Multilayer type printed-wiring board and method of measuring impedance of multilayer type printed-wiring board |
| US10/303,850 US20060096779A1 (en) | 2000-03-02 | 2002-11-26 | Multilayer type printed-wiring board and method of measuring impedance of multilayer type printed-wiring board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000061874A JP2001251061A (ja) | 2000-03-02 | 2000-03-02 | 多層型プリント配線基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001251061A true JP2001251061A (ja) | 2001-09-14 |
Family
ID=18581955
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000061874A Withdrawn JP2001251061A (ja) | 2000-03-02 | 2000-03-02 | 多層型プリント配線基板 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US6512181B2 (ja) |
| JP (1) | JP2001251061A (ja) |
| CN (1) | CN1313722A (ja) |
| TW (1) | TW516342B (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006147823A (ja) * | 2004-11-19 | 2006-06-08 | Toppan Printing Co Ltd | 測定用端点付積層配線基板及びその製造方法 |
| JP2007258400A (ja) * | 2006-03-23 | 2007-10-04 | Nec Corp | 多層配線基板及び特性インピーダンスの測定方法 |
| JP2010044087A (ja) * | 2009-11-02 | 2010-02-25 | Hitachi Chem Co Ltd | コンデンサ検査方法及びインダクタ検査方法 |
Families Citing this family (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6999323B1 (en) * | 2002-10-17 | 2006-02-14 | Finisar Corporation | Electromagnetic interference containment transceiver module |
| KR100738309B1 (ko) * | 2003-01-30 | 2007-07-12 | 도시바 마쯔시따 디스플레이 테크놀로지 컴퍼니, 리미티드 | 디스플레이, 배선 기판 및 그 제조 방법 |
| DE10305520A1 (de) * | 2003-02-11 | 2004-08-19 | Robert Bosch Gmbh | Vorrichtung und Verfahren zur Dämpfung von Hohlraumresonanzen in einer mehrschichtigen Trägereinrichtung |
| US20040194999A1 (en) * | 2003-04-03 | 2004-10-07 | Matsushita Electric Industrial Co., Ltd. | Wiring board, method for manufacturing a wiring board and electronic equipment |
| US7034544B2 (en) * | 2003-06-30 | 2006-04-25 | Intel Corporation | Methods for minimizing the impedance discontinuity between a conductive trace and a component and structures formed thereby |
| JP4259311B2 (ja) * | 2003-12-19 | 2009-04-30 | 株式会社日立製作所 | 多層配線基板 |
| TW200637454A (en) * | 2005-04-13 | 2006-10-16 | Asustek Comp Inc | Printed circuit board |
| US7728273B2 (en) * | 2007-01-10 | 2010-06-01 | Dell Products, Lp | Information handling system and printed circuit board having test structure for measuring a crosstalk voltage |
| JP4978269B2 (ja) * | 2007-03-27 | 2012-07-18 | 日本電気株式会社 | 多層配線基板 |
| US20090322350A1 (en) * | 2008-06-30 | 2009-12-31 | Kemal Aygun | Printed circuit assembly and method for measuring characteristic impedance |
| KR101072591B1 (ko) * | 2009-08-10 | 2011-10-11 | 삼성전기주식회사 | Ｅｍｉ 노이즈 저감 인쇄회로기판 |
| KR101021548B1 (ko) * | 2009-09-18 | 2011-03-16 | 삼성전기주식회사 | 전자기 밴드갭 구조를 구비하는 인쇄회로기판 |
| KR101021551B1 (ko) * | 2009-09-22 | 2011-03-16 | 삼성전기주식회사 | 전자기 밴드갭 구조를 구비하는 인쇄회로기판 |
| KR101023541B1 (ko) * | 2009-09-22 | 2011-03-21 | 삼성전기주식회사 | Ｅｍｉ 노이즈 저감 인쇄회로기판 |
| KR101092590B1 (ko) * | 2009-09-23 | 2011-12-13 | 삼성전기주식회사 | 전자기 밴드갭 구조를 구비하는 인쇄회로기판 |
| JP5758584B2 (ja) * | 2010-03-18 | 2015-08-05 | 本田技研工業株式会社 | ジャンクションボックス |
| CN101923142A (zh) * | 2010-08-02 | 2010-12-22 | 浪潮电子信息产业股份有限公司 | 一种测试测试元件摆放方法 |
| CN102811549A (zh) * | 2011-06-03 | 2012-12-05 | 鸿富锦精密工业（深圳）有限公司 | 电路板 |
| DE102012215021A1 (de) * | 2012-08-23 | 2014-02-27 | Robert Bosch Gmbh | Leiterplattenkontaktierung |
| CN103558424B (zh) * | 2013-11-15 | 2016-03-30 | 上海华岭集成电路技术股份有限公司 | 提升平整度和绝缘性的探针卡 |
| JP6267326B2 (ja) * | 2014-04-21 | 2018-01-24 | 株式会社日立製作所 | 多層プリント基板 |
| CN103995183B (zh) * | 2014-06-06 | 2017-06-30 | 浪潮电子信息产业股份有限公司 | 一种基于快速脉冲响应的pcb布线阻抗连续性检测方法 |
| CN105228378B (zh) * | 2015-08-31 | 2019-03-08 | 北大方正集团有限公司 | 一种电路板及其阻抗量测方法 |
| CN105338728B (zh) * | 2015-10-23 | 2018-11-09 | 北大方正集团有限公司 | 一种电路板阻抗测量方法及一种电路板 |
| CN106896270A (zh) * | 2015-12-19 | 2017-06-27 | 联芯科技有限公司 | 一种传输线阻抗的测量方法 |
| CN105675990B (zh) * | 2016-01-01 | 2019-01-18 | 广州兴森快捷电路科技有限公司 | 多层互连线路板的链路阻抗测试方法 |
| TWI622891B (zh) * | 2016-12-02 | 2018-05-01 | 和碩聯合科技股份有限公司 | 信號傳輸線的佈局調整方法 |
| DE102018204108A1 (de) * | 2018-03-19 | 2019-09-19 | BSH Hausgeräte GmbH | Testcoupon und Verfahren zur Überprüfung einer Leiterplatte |
| KR102287646B1 (ko) | 2018-12-31 | 2021-08-06 | 한화솔루션 주식회사 | 탄소 기반의 귀금속-전이금속 복합촉매 및 이의 제조방법 |
| CN116489867A (zh) * | 2022-01-24 | 2023-07-25 | 欣兴电子股份有限公司 | 线路裸板 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02187093A (ja) * | 1989-01-13 | 1990-07-23 | Toshiba Corp | 印刷配線板 |
| DE69419219T2 (de) * | 1993-09-03 | 2000-01-05 | Kabushiki Kaisha Toshiba, Kawasaki | Leiterplatte und Verfahren zur Herstellung solcher Leiterplatten |
| US5839188A (en) * | 1996-01-05 | 1998-11-24 | Alliedsignal Inc. | Method of manufacturing a printed circuit assembly |
| JP2877132B2 (ja) * | 1997-03-26 | 1999-03-31 | 日本電気株式会社 | 多層プリント基板とその製造方法 |
| JP3926880B2 (ja) * | 1997-03-31 | 2007-06-06 | 富士通株式会社 | 多層プリント板 |
| JP3732927B2 (ja) * | 1997-07-31 | 2006-01-11 | 京セラ株式会社 | 多層配線基板 |
| JP2970660B1 (ja) * | 1998-06-30 | 1999-11-02 | 日本電気株式会社 | プリント基板 |
| US6084779A (en) * | 1998-10-02 | 2000-07-04 | Sigrity, Inc. | Ground and power patches on printed circuit board signal planes in the areas of integrated circuit chips |
| US6297458B1 (en) * | 1999-04-14 | 2001-10-02 | Dell Usa, L.P. | Printed circuit board and method for evaluating the inner layer hole registration process capability of the printed circuit board manufacturing process |
| US6215372B1 (en) * | 1999-06-02 | 2001-04-10 | Sun Microsystems, Inc. | Method and apparatus for reducing electrical resonances in power and noise propagation in power distribution circuits employing plane conductors |
-
2000
- 2000-03-02 JP JP2000061874A patent/JP2001251061A/ja not_active Withdrawn
-
2001
- 2001-02-26 TW TW090104324A patent/TW516342B/zh not_active IP Right Cessation
- 2001-02-28 US US09/793,977 patent/US6512181B2/en not_active Expired - Fee Related
- 2001-02-28 CN CN01116888.9A patent/CN1313722A/zh active Pending
-
2002
- 2002-11-26 US US10/303,850 patent/US20060096779A1/en not_active Abandoned
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006147823A (ja) * | 2004-11-19 | 2006-06-08 | Toppan Printing Co Ltd | 測定用端点付積層配線基板及びその製造方法 |
| JP2007258400A (ja) * | 2006-03-23 | 2007-10-04 | Nec Corp | 多層配線基板及び特性インピーダンスの測定方法 |
| JP2010044087A (ja) * | 2009-11-02 | 2010-02-25 | Hitachi Chem Co Ltd | コンデンサ検査方法及びインダクタ検査方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1313722A (zh) | 2001-09-19 |
| US20060096779A1 (en) | 2006-05-11 |
| US6512181B2 (en) | 2003-01-28 |
| TW516342B (en) | 2003-01-01 |
| US20020040809A1 (en) | 2002-04-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001251061A (ja) | 多層型プリント配線基板 | |
| CA2454289C (en) | High speed circuit board and method for fabrication | |
| US6462570B1 (en) | Breakout board using blind vias to eliminate stubs | |
| US7466519B2 (en) | Wired circuit board for controlling characteristic impedances of a connection terminal | |
| ATE553636T1 (de) | Leiterplattentopologie für eine hochfrequenzschaltung | |
| US9341648B2 (en) | Probe card and manufacturing method thereof | |
| JPH09289065A (ja) | カードスロットユニットとその製造方法、およびコンピュータ装置 | |
| TWI810885B (zh) | 用於半導體測試之電路板 | |
| JPH1164425A (ja) | 電子部品における導通検査方法及び装置 | |
| KR0161610B1 (ko) | 반도체특성 측정용 지그와 그 제조방법 및 그 사용방법 | |
| JP2001251060A (ja) | 多層型プリント配線基板 | |
| JP4131137B2 (ja) | インターポーザ基板の導通検査方法 | |
| JP3414379B2 (ja) | 内層回路入り金属箔張り積層板並びにプリント配線板及びその製造方法 | |
| JP2010044087A (ja) | コンデンサ検査方法及びインダクタ検査方法 | |
| JP2001284765A (ja) | プリント配線基板の検査方法及びこの検査方法に用いる検査装置並びにプリント配線基板の検査プログラムが記録された記録媒体 | |
| KR200325089Y1 (ko) | 미세회로기판의 단선검사를 위한 비접촉 센서 | |
| JP6855634B1 (ja) | 検査方法および検査システム | |
| JP2003172756A (ja) | プリント配線板の検査装置及びその検査方法 | |
| US20240159517A1 (en) | Optical system for measuring the depth of an inner layer of a printed circuit board | |
| JP2001308491A (ja) | 片面配線基板、該片面配線基板を含む表示モジュール及び該片面配線基板の接続方法 | |
| JPH06152137A (ja) | 多層プリント板構造 | |
| JP3191205B2 (ja) | プリント基板の検査装置 | |
| JP3447496B2 (ja) | 半導体搭載用配線板 | |
| JPH0338897A (ja) | プリント基板の内層導体の位置ずれ検査方法 | |
| JP2003318510A (ja) | インピーダンス検査用積層板及びその製造方法並びにインピーダンス検査用積層板のインピーダンス測定方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20070605 |