TW516342B - Multilayer type printed-wiring board - Google Patents
Multilayer type printed-wiring board Download PDFInfo
- Publication number
- TW516342B TW516342B TW090104324A TW90104324A TW516342B TW 516342 B TW516342 B TW 516342B TW 090104324 A TW090104324 A TW 090104324A TW 90104324 A TW90104324 A TW 90104324A TW 516342 B TW516342 B TW 516342B
- Authority
- TW
- Taiwan
- Prior art keywords
- pattern
- layer
- impedance
- data transmission
- impedance measurement
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
- G01R31/281—Specific types of tests or tests for a specific type of fault, e.g. thermal mapping, shorts testing
- G01R31/2812—Checking for open circuits or shorts, e.g. solder bridges; Testing conductivity, resistivity or impedance
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
- G01R31/2818—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP] using test structures on, or modifications of, the card under test, made for the purpose of testing, e.g. additional components or connectors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0266—Marks, test patterns or identification means
- H05K1/0268—Marks, test patterns or identification means for electrical inspection or testing
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
- G01R31/2822—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere of microwave or radiofrequency circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Measurement Of Resistance Or Impedance (AREA)
- Structure Of Printed Boards (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Measuring Leads Or Probes (AREA)
Description
516342
五、發明說明(1) 發明背景 發明領域 复於宁央處理單 本务明與配備有檢查架構 組及記憶體模組間之資料傳 路板有關。 迗線路圖案之多層型式印刷線 相關背景技藝 電子裝置,像是家庭用之遊戲機及 1嫱却々βπ认4人 〜勒%活組,一般在 /、機议之内均包含印刷線路板,印刷線 CPU(中央處理單元)模 做上則女衣有 槿細兮士也南 主。己隐體杈組以及一歧其他的 核組。该中央處理單元模組以及該記一 該印刷料板上之資料傳送料圖由配置在 在此同時,必須將該印刷線路板之 計成阻抗可相符於該等安裝在印刷線路』 /G >5 ^ δ 上之中央處理单 *、、、、 口心肢且所指定之阻抗;這樣,兮由&舍邱蛋 元及記憶體就可以穩定且可靠地運作。遠中央處理旱 不汉由於種種因素(包括了餘刻該資料值、m安 銅箔時之條件因辛),τ产,化,貝抖傳迗線路圖案 傳送線路圖案的1實阻/敞出Λ之Λ刷線路板其上之資料 較小)。當阻抗與設與1?值有所不同(較大或 憶體模組之間將無法傳送信^中央處理單元模組及記 發明摘要 口化 鑒於上述情況,本發明提供一 刷線路板,該、線路板適於五又料2的多層型式印 造階段,以一種产,易人在3亥貝枓傳送線路圖案之製 種間易的方式量測該資料傳送
第6頁 五、發明說明(2) 抗。此為本發明 本發明提供出〜,f ° 在内層基板相對匈重=層型式印刷線路 於在單一量測作貝料傳送線路圖尹,“已含一對配置 之阻抗以增進量挪’同時量洌出該:::刷線路板適 本發明提供出一:效率。此為本發明之:傳送線路圖案 目知。此多層型式 式印刷線路叛 一第一絕緣層;刷線路板包含; 了達成上述之 一資料傳送線路圖安, 以於中央處理單元模:及為:③在該第-絕緣層之上,適 憶體模组間傳送資料。為该中央處理單元所使用之主記 一阻抗量測線路圖案 该資料傳送線路圖 ^ 在忒第一絶緣層之上,與 路圖案均有一預定的間隙; S中其與任何鄰近的線 —第二絕緣層,係配置在 量測線路圖案之上;以及 枓傳迗線路圖案及該阻抗 “號板面區,係配置在該第 孔’在電氣上連接至該配置在 線路圖案,如此可保持與該用 之探針其信號端子之接觸,且 接地端子之接觸;
二絕緣層之上,並藉由通 該第一絕緣層上之阻抗量測 以量測該阻抗量測線路圖案 接地板面區保持與該探針之 安在使用T D R (時域反射計)時,該阻抗量測線路圖 ^所具有之圖案長度應不小於大約3 0毫米,圖案寬度則應 每該資料傳送線路圖案之寬度相同。
$ 7頁 516342 五、發明說明(3) 就如以上所 抗之阻抗量填lj 路圖案屬同〜 單元模組及該 料,因此其P且 該多層型式 率最好是不小 該多層型式 近線路圖案之 案寬度的兩倍 擾。 5亥配置在阻 圖案,其藉由 除任何電感成 當該多個資 中不同之佈局 案’相應地配 層中,且藉著 是故,由於 路圖案所在之 該裝置阻抗之 同,所以,可 法,精確地將 阻抗量測線路 指出的,該用 線路圖案其所 層·’該資料傳 為中央處理單 抗必須維持在 印刷線路板之 於1 30百萬赫' 印刷線路板之 間隙,最好是 ,如此可避免 抗量測線路圖 多個通孔,連 分。 料傳送線路圖 層時,最好是 置於各個資料 通孔在電氣上 本發明之多層 佈局層中配置 圖案寬度做得 使用本發明之 該資料傳送線 圖案之圖案長 以量測多層型式印刷線 在的佈局層’輿該資料 送線路圖案適以於节中 元所使用之主記憶體間 某一位準。 資料傳送線路圖案,复 ,以可高速地傳送資料、 阻抗量測線路圖案,與 不小於該阻抗量i線路 任何來自於鄰近線路圖 案週圍之線路圖案,乃 接至該接地板面區 案配置在 有同數量 傳送線路 與其互連 型式印刷 有阻抗量 與該資料 多層型式 路圖案之 度不小於 如 多層型式印刷 的阻抗量測線 圖案所在的不 0 線路板其資料 測線路圖案, 傳送圖案之寬 印刷線路板阻 阻抗量測出來 大約3 0毫米時 路板阻 傳送線 央處理 傳送資 傳送頻 任何鄰 圖案圖 案之干 一接地 此可消 線路板 路圖 同佈局 傳送線 且影響 度相 抗量測
第8頁
516342 五、發明說明(4) 可使用丁 D R (時域反射计)單元精確地將多居 板之阻抗量測出來。 aι式印刷線路 圖式之簡要說明 圖1是本發明多層型式印刷線路板具體實施 圖; 、十面 圖2是圖1之多層型式印刷線路板其主要部分之 圖3是配置於圖1多層型式印刷線路板上之檢查圖安,; 解透視圖; @〃分 圖4A是圖3檢驗圖案之平面圖,圖4B則是圖3檢 剖面圖; /卞之 圖5乃是以TDR單元量測圖1多層型式印刷線路板之 抗,其主要部分之透視圖; @ 圖β之圖表說明了圖1多層型式印刷線路板其阻抗之、 形;以及 八几 波 圖7是本發明多層型式印刷線路板另一具體實施 面圖。 也歹|之剖 發明之詳細說明 參考著附圖,現在要更詳細地說明本發明之多声型、 刷線路板及其阻抗量測法。圖1是本發明多層别々 ^ 主Α印刷後 路板之一具體實施例之平面圖。該多層型式印刷線路板κ 共具有六個導電層,適用於家庭用之遊戲機中。 反1 參考圖1,多層型式印刷線路板1包含CPU(中央處理單 元)模組2以及一對記憶體模組3、3,該對記憶體模組 中央處理單元模組2使用’分別地配置在該多層刑々e七、 曰玉式印刷
第9頁 516342 發明說明(5) 般 的中央處之理相對-側。/中央處理單元2之操作頻率高於 上,曰I70,適於操作在大約290百萬赫(或更高)以 方可將於3GG百萬赫至百萬赫之間,如此-來’ 統。記秒66百萬多角形之高速影像處理系 體,每::杈、'且3,3疋該中央處理單元模組2之主記憶 組3,3心容量是1 28百萬位元組。該記憶體模 -般包人:夕央處杈組2間能以高速傳送串列資料’ 1 f弄夕RDRAM(直接倫巴斯動態隨機存取記_體.$ 由倫巴斯科技所提供)。 *取4體.商 線ί I載著丄央處理單元模組2及記憶體模組3,3之印刷 二中央處理含_#料傳送線路圖案4,5,該線路圖案介 送路捏】:::;2在及體模組3 ’3之間,為資料傳 層之内;: 所之第二佈局層及第四佈局 =寺於或稍高於該中央處理單元模組2之傳 間作高速的資料傳送。更具體地 \體=3 ’3之 處理單元模組2之大約在3 0 0至4〇〇百=巧與該中央 稱。 UU ^萬赫間之操作頻率相 另外,該資料傳送線路圖案4,5之 理單元模組2及記憶體模組3,3所指 二二、〜中央處 内,這樣:中央處理單元模組2::‘;丄=誤= 確地確M #u,以高速傳送f料所耗的功率也會較小了伯更 516342 五、發明說明(6) 具體地,應將该資料傳送線路圖案4,5之阻抗,設計;5 中央處理單元模組2及記憶體模組3,3所指定容許的40 歐姆。 以下將要討論上述多層型式印刷線路板丨具體實施例之 ,局層結構。現在參考圖2,該多層型式印刷線路板丨包含 第一及第二内層基板6,7。内層基板6的 :局層之資料傳送線路圖案4,另一面承載 祆載者弟四佈局層之資料傳送 ^ 者電源線路圖案9,此源屑 ㈡木5另一面承載 板δ,7所分別承栽的 層曰後、 布局層。在該内層基 線路圖案5之間則插有一一膠Υ圖木δ及第四層資料傳送 在—起;該膠片層丨〇 由曰入s,〃將此二内層基板按接 成。 匕3裱氧樹脂之玻璃纖維所做 在内層基板6之p s女—从 之線路圖案12,/另有一作為接地層並成為第一佑 層u。在=内層基板6與該佈局層之間=右佈局層 2局層之線路圖案14,内有作為“層並成為第六 一膠片層1 3。| a 土板7與該佈局層之卩彳 、 板i其結構呈現疋έ故,該具上述所列佈局層之日多之^亦^有 式地夾在”^長狀,其^資料料線㈣j式線路 絕緣層的位置,層基板6及該膠二广月治 内層基板7及外_茶^則三明治式地夾在兮冼间;而 〜膠片層1 0之間,% σΛ乍為絕緣層之 内層基板7及:圖案5則三明治式地夾在t:面之間; 層的位置則是在線路
第11頁 伋,及該膠w廢1 η夕明 在4作為絕緣層之 516342
圖案8,9的兩相對面之間。 同。日守,’上述之資料傳送線路圖案4,5之阻抗必須等於4 〇 ± 4歐姆,以便每一個中央處理單元模組2及記憶體模組 3 ’ 3都能正確地辨識信號,實現高速的資料傳送。為達成 此目的,=多層型式印刷線路板1配備了檢驗結構16,17 以便k私資料傳送線路圖案4,5之阻抗。具體的做法是: 將該檢驗結構1 6,丨7所屬之阻抗量測線路圖案配置在資料 ,送線路,案4,5所在之佈局層中,然後以TDR單元來觀 祭4阻抗i測線路圖案之阻抗。更明確地說,每一個檢驗 結構1 6 ’ 1 7均佔據兩個不同的位置,以便能精確地檢驗出 该貧料傳送線路圖案丨6或丨7之阻抗。因為檢驗結構丨6,i 7 具有相同的架構,所以,以下僅就檢驗結構1 6加以說明。 ί考圖3,檢驗結構1 6包含:一第一阻抗量測線路圖案 2 1 ^用以量測該充作絕緣層之内層基板6其兩相對表面之 一表面之阻抗;一第二阻抗量測線路圖案22,用以量測該 充作絕緣層之内層基板7其兩相對表面之一表面之阻抗; 以及板面區,此區域包含信號板面區2 3,2 3以及一配置在 違充作絕緣層之膠片1 1上之接地板面區2 4。 該配置在内層基板6之兩相對一表面上之第一阻抗量測 線路圖案2 1,乃是與該資料傳送線路圖案4同在第二佈局 層中,其圖案寬及圖案高等同於該資料傳送線路圖荦4, =以其阻抗特徵有可能等同於該資料傳送線路圖案4之阻 抗特徵。該第一阻抗量測線路圖案21的末端有一第一連接 區21a,用之以與信號板面區23,23的其中之一作電氣上
第12頁 516342 五、發明說明(8) 的連接’而該板面區23則與配置在該第一佈 有連接;該第一阻抗量測線路圖案2丨的另一:中之探針 二連接區21b,用之以與該第二阻抗量測線%安另有—第 氣上的連,。該第-阻抗量測線路圖案21有木22作電 26 ’保護著它使其不至於受到鄰近線路圖荦圈净空區 的干擾。料空區26的寬度超過第量::電氣上 识安的兩倍(最好是超過三倍),以便能完全地二案;1寬度 圖案25所帶來的干擾。在此具體實施例中n遠線路 作用為GND(接地)。該第—阻抗量測線路圖圖案25的 圖案化第二佈局層内層基板6上之銅落屬同^牛:形成與 另一方面,該配置在内層基板7之兩相對一二而° 二阻抗量測線路圖案22,乃是與該資料 路^第 在第四佈局層中,其圖案寬及圖案高等同於兮同 路圖案5,所以其阻抗特徵有可能等值傳运線 請之阻抗特徵。該第二阻抗量測線路 :第-連接區22a,用之以與該第二層中之第以 線路圖案22的第二連接區21“乍電氣上的連接 = 抗量測線路圖案22的另-末端亦另有—第二連接區”匕, :之以與f 一層中另:信號板面區23作電氣上的連接。該 1 :阻杬篁測線路圖:22亦有一外圈淨空區28,保護著它 使其不至於受到鄰近線路圖案27任何電氣上的干擾。該淨 空區28的寬度超過該第二阻抗量測圖案22寬度—的兩倍 (最好是超過三倍)’以便能完全地消除該線路圖㈣所帶 來的干擾。在此具體實施例中,線路圖案2?的作用為_
第13頁 516342 五、發明說明(9) 四 (接地)。該第二阻抗量測線路圖案2 2的形成與圖案 … 佈局層内層基板7上之銅、治屬同一步驟。 ° '弟 膠片層1 1形成於該第一阻抗量測線路圖案2丨之上 丄十 一阻抗量測線路圖案2 1則又配置在該内層基板6之〜σ亥第 上,TDR單元在量測阻抗時,探針會接觸該信號板面表面 2 3 ;該接地板面區2 4乃是配置在該接地層之部公 品 刀务艮图安 1 2中,該接地層則是配置在該膠片層11之上。卢% s * 5 ^ ® 2 3,2 3大致呈圓形而接地板面區2 4則是以一個、、泰办 ‘ '~ι~-區2 Q丑名 成在該板面區2 3 ’ 2 3的外圈之外,此淨空區將兩者八 使板面區2 3,2 3得以與接地板面區絕緣,並得以=離’ ' 项4為該δρ 置在膠片層11附近,作為接地之線路圖案丨2的一部分 — 以下將要描述的是’該第一佈局層之板面區23, 與2 4、第二佈局層之第一阻抗量測線路圖案2 1盘坌 /、%四佈局 層之第二阻抗量測線路圖案2 2間之電氣連結。該第_ ^ 量測線路圖案21與該第二阻抗量測線路圖案22間之電氣^ 接,乃是藉由該第一阻抗量測線路圖案2 1所屬的第二連接 區21b及該第二阻抗量測線路圖案22所屬的第一連接區22a 來完成。如圖2及3所示,將膠片層6夾在内層基板6,7之 間’使该一基板得以接合’再使用鑽孔機鑽出一個貫穿該 第二連接區21b及第一連接區22a之通孔31,並使用非電鑛 或電鍍法在該通孔的内壁形成一電鍍層(未顯示),則可完 成該第二阻抗量測線路圖案2 1所屬之第二連接區2丨b及該 弟一阻抗里測線路圖案2 2所屬的第一連接區2 2 a在電氣上 的連接。
第14頁 516342 五、發明說明(10) -- 第一佈局層之信號板面區23,23其中之一在電氣上連接 至2 2 a δ亥第二佈局層之第一阻抗量測線路圖案2 1。另一方 面,另一板面區23與該第一連接區22a彼此之間在電氣上 的連接乃是藉由下列方式達成:從該板面區2 3的中心開 始,鑽出一個貫穿該已整合基板之通孔32,然後在通孔32 的内壁形成一電鍍層。該整 1 1覆蓋在膠片層1 3之上,然 在一起,該膠片層11中有第 二已彼此接合之内層基板6 層之銅IS接合於其上。 合基板的形成如下:將膠片層 後以加壓法將此二膠片層接合 一佈局層之銅箔,其接合至該 7,該膠片層13則有第六佈局 第一佈局層中之另一板面區23乃電連接至第四佈局層中 第二阻抗量測線路圖案2 2之第二連接區2 2b。更精確地 說,該另一板面區23及該第二連接區m彼此之間之 會形成電連接,乃是在通孔33的内壁形成一電鍍; 示)所致,通孔33與上述之通孔32乃同步成形。禾鎖 另外,該弟一及第二阻抗量測線路圖案21,Μ 應不小於大約30毫米,以確保TDR單元所量測又 具穩定.之波形。 < 阻抗’ 在此具體實施例中,該分別配置在資料 4,5之第一及第二阻抗量測線路圖案21,22,、=路圖木 傳送頻率是4GG百萬赫。因&,如果所傳送的數位可應用 是以40 0百萬赫作為基頻,那麼所需要的 ^ #u 7 十億赫。 ㈣力見就會達至," 516342
所C以〇(可 1寻在真空中的速度)=λ〇(波長)x f(頻率) λ〇 = C0/f =( 3 x 1 0 8 )/( 1. 2 x 1 0 7 ) ~2·5χΐ〇-ι=〇·25(米)=250(毫米) ,· 所以’導體中的有效波長λ可用下列的[公式1 ]來表達 入(有效波長)= =0 · 2 5 = 0· 125(米)=125 毫米 在以TDR單元量測阻抗時,該資料傳送線路圖案4,5所 須的最小長度L,乃是以下列公式所計算得出: 〔公式1〕 最小L = λ/4=〇·ΐ25/4=0·03125(米)〜30(毫米) 注意,在考量過因阻抗不匹配所導致的反射或其他的 影響因素後’複製原始波形所須的最小長度L,應等於有 效波長的四分之一(又/4)。 換言之,為確保TDr單元可量測出阻抗,該資料傳送線 路圖案4 ’ 5需有下列公式所示的最小長度: 最小長度L -(可應用的傳送頻率X 3)/4 在此具體實施例中,選擇了 6 5毫微米之長度,這是因為 長度之值最恰當,如下表1所示。 〔表1〕 圖案長度L (毫米) 小於30 30 50 55 60 65 70 90 1〇〇或更長 量測值 無法量測 52.1 51.5 51.3 51.1 51.1 51.1 51.1 51.1
516342
同時,如圖4a及4 B所示,該為檢查結構1 6之線路圖案 1 2、該第二佈局層之線路圖案2 5以及該第四佈局層之線路 圖案27乃是利用該多個通孔34内表面上之電鍍層(未顯 不),在電氣上彼此互連,這樣的做法可消除線路圖案 2 5,2 7中任何的電感成分。該等通孔3 4的配置間距如下所 示: 間隙P (毫米)S (傳擂速度)+( 4 X可應用頻率的三倍) $(1·2十億赫在銅中之波長)/4 $125(毫米)/4 $31· 25(毫米) 上述之檢查結構1 6,1 7,乃用以量測該多層型式印刷線 路板1中資料傳送線路圖案丨6,1 7之阻抗用。一般是使用 TDR(時域反射計)單元來觀測阻抗。如圖5所示,一個TDR 單元包含一探針4 0 ’該探針配備有信號端子4丨,4 1,以分 別與信號板面區23,23相接觸,電壓乃送至該二端子;以 及接地端子42則與接地板面區24接觸。從該檢查結構16, 1 7的角度來看,當要量測阻抗時,需將該二信號端子4丨分 別與“號板面區2 3 ’ 2 3相接觸,而接地端子4 2則須與接地 板面區24接觸。使用該TDR單元,判定出入射波電壓與反 射波電壓的比,可量測該第一及第二阻抗量測圖案21 ,22 之阻抗’如圖6所示。 現在參考圖3,因為該多層型式印刷線路板丨之第一阻抗 量測圖案21及該第二阻抗量測圖案22在電氣上彼此互連, 所以欲於單一個量測程序中,同時測出該配置在該第二佈
第17頁 516342
五、發明說明(13) 局層之第一阻抗量測圖案2 1及該配置在第四佈局層之第 阻抗量測圖案2 2此二者之阻抗,是有可能的。換言之,^ TDR單位可藉由計算從量測開始所經過的時間,來量測_ 第一阻抗量測圖案2 1及該第二阻抗量測圖案2 2此二者之 抗0 參考圖6,其乃該TDR單元之監視螢幕上所顯示之波形, 圖中所看到的阻抗波動點a,乃該板面區2 3,2 3之阻抗, 然後波動來到點B,其乃第二連接區2 1 a及該連接至第_阻 抗量測線路21及第二阻抗量測線路22之第一連接區22a的 阻抗。之後,再一次的觀測到波動點c ,其為該第二阻抗 里/則圖案22之第二連接區22b之阻抗。A與B之間及β與◦之 間的阻抗值則維持在固定的位準。所以,當阻抗可觀宛 時,就有可能藉著A、Β及C這三個阻抗波形之波動點/、 查出该第一阻抗量測圖案2丨及該第二阻抗量 w 始佶。 彳口木“之阻 使用上这之夕層型式印刷線路板i,該資料 案4,5之阻抗就能夠以一 1路圖 么·呤笪办由η > — ^間早的方式加以控制,這是闵 為·该寻見度及咼度與配置在 , 口 案4,5相同之第一阻枋旦、、二:佈局層之貝枓傳运線路圖 22,其分別與該資料傳:=木21及該第二阻抗量測圖案 另外,如圖3所示,由"圖案4,5位在同-佈局層。 阻抗量測圖案22在電氣上阻抗量測圖案21與該第二 連接區22a而有所互Τ,上所错由該第二連接區21b及該第- 同時量測出配置在不同佈 、 、裎序中 怖局層之線路圖案之阻抗,此顯著
第18頁 516342 五、發明說明(14)
需的時間。 印刷線路板1加以說明 也可以應用在如圖7所 的,但是本發 示之印刷線路 地降低了量測程序所 雖然發明是用六層 明並不想以此為限, 板上。 芩考圖7,該印刷線路板5〇包含兩個導電一 :=:線路圖案52,其乃配置在基板51之一表乍^ ^ σ唬層之第二線路圖案5 3則配置在該基板5 1之另一 ί面區及=具此結構之印刷線路板5Q,彳將信號用用之 :將:if 面區提供在該第'線路圖案53的這-側, 而將里測探針提供在該第二線路圖案52的這一侧,
第19頁
Claims (1)
- 516342 案號 90104324 六、申請專利範圍 1 . 一種多層型式印刷線路板, 一% 一絕緣層; 一資料傳送線路圖案,係配 適以於中央處理單元模組及為該 記憶體模組間傳送資料; 一阻抗量測線路圖案,係配 與該資料傳送線路圖案相同的佈 線路圖案均有一預定的間隙; 一第二絕緣層,係配置在該 抗量測線路圖案之上,以及 信號板面區,係配置在該第 孑L,在電氣上連接至該配置在該 線路圖案,如此可保持與該用以 之探針其信號端子之接觸,且接 接地端子之接觸; 該阻抗量測線路圖案所具有 毫米,圖案寬度則與該資料傳送 2 . 如申請專利範圍第1項之多 該資料傳送線路圖案之傳送頻率 3. 如申請專利範圍第1項之多 該阻抗量測線路圖案與任何鄰近 該阻抗量測線路圖案圖案寬度的 4. 如申請專利範圍第1項之多 該配置在阻抗量測線路圖案週圍 修正 包含: 置在該第一絕緣層之上, 中央處理單元所使用之主 置在該第一絕緣層之上, 局層中,其與任何鄰近的 資料傳送線路圖案及該阻 二絕緣層之上,並藉由通 第一絕緣層上之阻抗量測 量測該阻抗量測線路圖案 地板面區保持與該探針之 之圖案長度不小於大約3 0 線路圖案之寬度相同。 層型式印刷線路板’其中 不小於1 3 0百萬赫。 層型式印刷線路板,其中 線路圖案之間隙,不小於 兩倍。 層型式印刷線路板,其中 之線路圖案是一接地圖O:\68\68867-910531.ptc 第22頁 516342 修正 案號 90104324 六、申請專利範圍 案,其藉由多個通孔,連接至該接地板面區。 5. 如申請專利範圍第1項之多層型式印刷線路板,其中 多個阻抗量測線路圖案配置於不同的佈局層中且藉由通 孔,在電氣上彼此互相連接。O:\68\68867-910531.ptc 第23頁
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000061874A JP2001251061A (ja) | 2000-03-02 | 2000-03-02 | 多層型プリント配線基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW516342B true TW516342B (en) | 2003-01-01 |
Family
ID=18581955
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW090104324A TW516342B (en) | 2000-03-02 | 2001-02-26 | Multilayer type printed-wiring board |
Country Status (4)
Country | Link |
---|---|
US (2) | US6512181B2 (zh) |
JP (1) | JP2001251061A (zh) |
CN (1) | CN1313722A (zh) |
TW (1) | TW516342B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI622891B (zh) * | 2016-12-02 | 2018-05-01 | 和碩聯合科技股份有限公司 | 信號傳輸線的佈局調整方法 |
TWI831565B (zh) * | 2022-01-24 | 2024-02-01 | 欣興電子股份有限公司 | 線路裸板 |
Families Citing this family (31)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6999323B1 (en) * | 2002-10-17 | 2006-02-14 | Finisar Corporation | Electromagnetic interference containment transceiver module |
CN1745405A (zh) * | 2003-01-30 | 2006-03-08 | 东芝松下显示技术有限公司 | 显示器、接线板及其制造方法 |
DE10305520A1 (de) * | 2003-02-11 | 2004-08-19 | Robert Bosch Gmbh | Vorrichtung und Verfahren zur Dämpfung von Hohlraumresonanzen in einer mehrschichtigen Trägereinrichtung |
EP1465471A3 (en) * | 2003-04-03 | 2005-07-27 | Matsushita Electric Industrial Co., Ltd. | Wiring board, method for manufacturing a wiring board and electronic equipment |
US7034544B2 (en) * | 2003-06-30 | 2006-04-25 | Intel Corporation | Methods for minimizing the impedance discontinuity between a conductive trace and a component and structures formed thereby |
JP4259311B2 (ja) * | 2003-12-19 | 2009-04-30 | 株式会社日立製作所 | 多層配線基板 |
JP4830287B2 (ja) * | 2004-11-19 | 2011-12-07 | 凸版印刷株式会社 | 測定用端点付積層配線基板及びその製造方法 |
TW200637454A (en) * | 2005-04-13 | 2006-10-16 | Asustek Comp Inc | Printed circuit board |
JP5034285B2 (ja) * | 2006-03-23 | 2012-09-26 | 日本電気株式会社 | 多層配線基板及び特性インピーダンスの測定方法 |
US7728273B2 (en) * | 2007-01-10 | 2010-06-01 | Dell Products, Lp | Information handling system and printed circuit board having test structure for measuring a crosstalk voltage |
JP4978269B2 (ja) * | 2007-03-27 | 2012-07-18 | 日本電気株式会社 | 多層配線基板 |
US20090322350A1 (en) * | 2008-06-30 | 2009-12-31 | Kemal Aygun | Printed circuit assembly and method for measuring characteristic impedance |
KR101072591B1 (ko) * | 2009-08-10 | 2011-10-11 | 삼성전기주식회사 | Emi 노이즈 저감 인쇄회로기판 |
KR101021548B1 (ko) * | 2009-09-18 | 2011-03-16 | 삼성전기주식회사 | 전자기 밴드갭 구조를 구비하는 인쇄회로기판 |
KR101023541B1 (ko) * | 2009-09-22 | 2011-03-21 | 삼성전기주식회사 | Emi 노이즈 저감 인쇄회로기판 |
KR101021551B1 (ko) * | 2009-09-22 | 2011-03-16 | 삼성전기주식회사 | 전자기 밴드갭 구조를 구비하는 인쇄회로기판 |
KR101092590B1 (ko) * | 2009-09-23 | 2011-12-13 | 삼성전기주식회사 | 전자기 밴드갭 구조를 구비하는 인쇄회로기판 |
JP2010044087A (ja) * | 2009-11-02 | 2010-02-25 | Hitachi Chem Co Ltd | コンデンサ検査方法及びインダクタ検査方法 |
JP5758584B2 (ja) * | 2010-03-18 | 2015-08-05 | 本田技研工業株式会社 | ジャンクションボックス |
CN101923142A (zh) * | 2010-08-02 | 2010-12-22 | 浪潮电子信息产业股份有限公司 | 一种测试测试元件摆放方法 |
CN102811549A (zh) * | 2011-06-03 | 2012-12-05 | 鸿富锦精密工业(深圳)有限公司 | 电路板 |
DE102012215021A1 (de) * | 2012-08-23 | 2014-02-27 | Robert Bosch Gmbh | Leiterplattenkontaktierung |
CN103558424B (zh) * | 2013-11-15 | 2016-03-30 | 上海华岭集成电路技术股份有限公司 | 提升平整度和绝缘性的探针卡 |
JP6267326B2 (ja) * | 2014-04-21 | 2018-01-24 | 株式会社日立製作所 | 多層プリント基板 |
CN103995183B (zh) * | 2014-06-06 | 2017-06-30 | 浪潮电子信息产业股份有限公司 | 一种基于快速脉冲响应的pcb布线阻抗连续性检测方法 |
CN105228378B (zh) * | 2015-08-31 | 2019-03-08 | 北大方正集团有限公司 | 一种电路板及其阻抗量测方法 |
CN105338728B (zh) * | 2015-10-23 | 2018-11-09 | 北大方正集团有限公司 | 一种电路板阻抗测量方法及一种电路板 |
CN106896270A (zh) * | 2015-12-19 | 2017-06-27 | 联芯科技有限公司 | 一种传输线阻抗的测量方法 |
CN105675990B (zh) * | 2016-01-01 | 2019-01-18 | 广州兴森快捷电路科技有限公司 | 多层互连线路板的链路阻抗测试方法 |
DE102018204108A1 (de) * | 2018-03-19 | 2019-09-19 | BSH Hausgeräte GmbH | Testcoupon und Verfahren zur Überprüfung einer Leiterplatte |
KR102287646B1 (ko) | 2018-12-31 | 2021-08-06 | 한화솔루션 주식회사 | 탄소 기반의 귀금속-전이금속 복합촉매 및 이의 제조방법 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02187093A (ja) * | 1989-01-13 | 1990-07-23 | Toshiba Corp | 印刷配線板 |
DE69419219T2 (de) * | 1993-09-03 | 2000-01-05 | Kabushiki Kaisha Toshiba, Kawasaki | Leiterplatte und Verfahren zur Herstellung solcher Leiterplatten |
US5839188A (en) * | 1996-01-05 | 1998-11-24 | Alliedsignal Inc. | Method of manufacturing a printed circuit assembly |
JP2877132B2 (ja) * | 1997-03-26 | 1999-03-31 | 日本電気株式会社 | 多層プリント基板とその製造方法 |
JP3926880B2 (ja) * | 1997-03-31 | 2007-06-06 | 富士通株式会社 | 多層プリント板 |
JP3732927B2 (ja) * | 1997-07-31 | 2006-01-11 | 京セラ株式会社 | 多層配線基板 |
JP2970660B1 (ja) * | 1998-06-30 | 1999-11-02 | 日本電気株式会社 | プリント基板 |
US6084779A (en) * | 1998-10-02 | 2000-07-04 | Sigrity, Inc. | Ground and power patches on printed circuit board signal planes in the areas of integrated circuit chips |
US6297458B1 (en) * | 1999-04-14 | 2001-10-02 | Dell Usa, L.P. | Printed circuit board and method for evaluating the inner layer hole registration process capability of the printed circuit board manufacturing process |
US6215372B1 (en) * | 1999-06-02 | 2001-04-10 | Sun Microsystems, Inc. | Method and apparatus for reducing electrical resonances in power and noise propagation in power distribution circuits employing plane conductors |
-
2000
- 2000-03-02 JP JP2000061874A patent/JP2001251061A/ja not_active Withdrawn
-
2001
- 2001-02-26 TW TW090104324A patent/TW516342B/zh not_active IP Right Cessation
- 2001-02-28 CN CN01116888.9A patent/CN1313722A/zh active Pending
- 2001-02-28 US US09/793,977 patent/US6512181B2/en not_active Expired - Fee Related
-
2002
- 2002-11-26 US US10/303,850 patent/US20060096779A1/en not_active Abandoned
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI622891B (zh) * | 2016-12-02 | 2018-05-01 | 和碩聯合科技股份有限公司 | 信號傳輸線的佈局調整方法 |
TWI831565B (zh) * | 2022-01-24 | 2024-02-01 | 欣興電子股份有限公司 | 線路裸板 |
Also Published As
Publication number | Publication date |
---|---|
US20020040809A1 (en) | 2002-04-11 |
CN1313722A (zh) | 2001-09-19 |
US6512181B2 (en) | 2003-01-28 |
JP2001251061A (ja) | 2001-09-14 |
US20060096779A1 (en) | 2006-05-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW516342B (en) | Multilayer type printed-wiring board | |
US7714590B2 (en) | Method for testing component built in circuit board | |
TW456074B (en) | IC socket | |
Madou et al. | Electrical behavior of decoupling capacitors embedded in multilayered PCBs | |
CN101176389A (zh) | 阻抗受控过孔结构 | |
ATE262775T1 (de) | Gedruckte leiterplatte und verfahren zu deren herstellung | |
JPH08339872A (ja) | 電気コンタクトに制御インピーダンスを付与する装置 | |
JP3376731B2 (ja) | 高周波用のプリント基板及びこれを用いたプローブカード | |
US10295567B2 (en) | Probe module supporting loopback test | |
CN209218453U (zh) | 一种ate的测试板 | |
TW578336B (en) | Electromagnetic emission reduction technique for shielded connectors | |
US7307492B2 (en) | Design, layout and method of manufacture for a circuit that taps a differential signal | |
TW201244577A (en) | Printed circuit board | |
TWM472195U (zh) | 半導體晶片的測試裝置 | |
JPH05113451A (ja) | プローブボード | |
TW486929B (en) | Multilayer type printed-wiring board and method of manufacturing multilayer type printed-wiring board | |
JP2004319928A (ja) | 高速信号伝送用の回路基板 | |
CN220554002U (zh) | 一种数字隔离型测试仪器以及数字隔离电路 | |
US11191152B2 (en) | Printed circuit board signal layer testing | |
TWI461698B (zh) | Probe unit and its making method | |
TW200924591A (en) | Low loss multilayered circuit board | |
Fayolle et al. | Demonstration of near-field capacitive standard communication bus for ultrathin reconfigurable sensor nodes | |
Madou et al. | Electrical performance of capacitors integrated in multi-layered printed circuit boards | |
TW591983B (en) | RF signal trace structure of circuit substrate | |
TWI221193B (en) | Impedance measurement structure |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |