JP5034285B2 - 多層配線基板及び特性インピーダンスの測定方法 - Google Patents

多層配線基板及び特性インピーダンスの測定方法 Download PDF

Info

Publication number
JP5034285B2
JP5034285B2 JP2006080124A JP2006080124A JP5034285B2 JP 5034285 B2 JP5034285 B2 JP 5034285B2 JP 2006080124 A JP2006080124 A JP 2006080124A JP 2006080124 A JP2006080124 A JP 2006080124A JP 5034285 B2 JP5034285 B2 JP 5034285B2
Authority
JP
Japan
Prior art keywords
test coupon
signal wiring
wiring board
multilayer wiring
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006080124A
Other languages
English (en)
Other versions
JP2007258400A (ja
Inventor
ジュン 江藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2006080124A priority Critical patent/JP5034285B2/ja
Priority to TW096108942A priority patent/TW200746931A/zh
Priority to KR1020070027508A priority patent/KR100855815B1/ko
Priority to US11/723,606 priority patent/US20070222473A1/en
Priority to CN2007100900541A priority patent/CN101043790B/zh
Publication of JP2007258400A publication Critical patent/JP2007258400A/ja
Application granted granted Critical
Publication of JP5034285B2 publication Critical patent/JP5034285B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/2818Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP] using test structures on, or modifications of, the card under test, made for the purpose of testing, e.g. additional components or connectors
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/281Specific types of tests or tests for a specific type of fault, e.g. thermal mapping, shorts testing
    • G01R31/2813Checking the presence, location, orientation or value, e.g. resistance, of components or conductors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0266Marks, test patterns or identification means
    • H05K1/0268Marks, test patterns or identification means for electrical inspection or testing
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/429Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09218Conductive traces
    • H05K2201/09263Meander

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Measurement Of Resistance Or Impedance (AREA)

Description

本発明は、多層配線基板及び特性インピーダンスの測定方法に関し、更に詳しくは、TDR(Time domain Reflectometry)法を用い多層配線基板の信号配線の特性インピーダンスを測定する技術に関する。
近年、プリント基板(多層配線基板)に搭載される回路の動作速度がますます高速になってきている。高速作動の回路にあっては、インピーダンス不整合による反射波は、回路に不具合を発生させる原因となることがある。このため、プリント基板上の信号配線層の特性インピーダンスや、回路素子のひとつであるパターンインピーダンスを、それぞれ一定範囲に納めることが求められている。このため、従来から、プリント基板上に、インピーダンス測定専用のテストクーポンを設けて、製造ばらつきに起因するインピーダンスのばらつきをチェックしている。
従来は、プリント基板上の信号配線の特性インピーダンスや、パターンインピーダンスのインピーダンス値を保証するために、図5に示すような測定用テストクーポンをプリント配線基板上の空き領域に設置し、或いは、専用のテストクーポン基板を作成している。特に最近では、信号種類ごとに様々なインピーダンス値が存在しており、このため、テストクーポンは、一般に各配線層毎に対応して形成され、且つ、測定に際して必要な長さの直線部分を含むように形成される。しかし、図5に示すようなテストクーポンを形成すると、テストクーポンの専有面積が大きく、テストクーポンに必要な領域が配線基板上に確保できない状況が往々に発生している。
特許文献1は、図6に示すように、プリント配線基板60の4隅にL字状のテストクーポン61を配置する旨を記載している。同文献に記載の技術では、この4隅に設けたL字状のテストクーポン61の基板端面に現れるテストパターンの断面寸法を測定することにより、容易にテストクーポンの特性インピーダンスが計算できるとしている。
特開平8−46306号公報
上記特許文献1に記載の技術では、プリント配線基板の4隅にL字状のテストクーポンを形成したことにより、テストクーポンに必要な面積を縮小している。しかし、この技術では、テストクーポンに形成された配線の断面形状を測定することにより、プリント基板上の信号配線の特性インピーダンスを計算する構成を採用しているので、正確な特性インピーダンスの測定は困難である。特性インピーダンスを電気的に且つ正確に測定するためには、図5に示す形状のテストクーポンが必要なため、テストクーポンによる専有面積が増大する。
また、図5に示す従来のテストクーポンによる特性インピーダンスの測定に際しては、各信号配線層の特性インピーダンスを、それぞれTDR法で個別に測定する必要があり、測定に長時間を要する。このため、効率的な測定が可能な特性インピーダンスの測定方法が望まれていた。
本発明は、上記従来技術の問題点に鑑み、テストクーポンの形成に必要な面積を縮小し、且つ、正確で効率的な特性インピーダンスの測定が可能な特性インピーダンスの測定方法、並びに、そのようなテストクーポンを形成した多層配線基板を提供することを目的とする。
上記目的を達成するために、本発明の第1の態様に係る多層配線基板は、複数の信号配線層及び少なくとも1層のグランド層を有する多層配線基板において、各信号配線層に形成したインピーダンス測定用のテストクーポンと、前記各信号配線層のテストクーポンを直列に接続するスルーホールと、前記直列に接続されたテストクーポンの一端に接続された測定用パッド、及び、前記グランド層に接続された測定用パッドとを備え、前記テストクーポンは、相互に平行に延びる複数の直線部と該複数の直線部を相互につなぐ折り返し部とから構成され、前記折り返し部は、複数の折れ曲がり部から構成され、該折れ曲がり部の曲がり角度が45°以下である、ことを特徴とする。
また、本発明の第2の態様に係る多層基板は、信号配線層にテストクーポンを形成した多層配線基板において、
前記テストクーポンが、相互に平行に延びる複数の直線部と該複数の直線部を相互につなぐ折り返し部とから構成され、前記折り返し部は複数の折れ曲がり部から構成され、該折れ曲がり部の曲がり角度が45°以下である、ことを特徴とする。
また、本発明の特性インピーダンスの測定方法は、複数の信号配線層及び少なくとも1層のグランド層を有する多層配線基板の前記信号配線の特性インピーダンスを測定する方法において、各信号配線層に相互に平行に延びる複数の直線部と該複数の直線部を相互につなぐ折り返し部とから構成され、前記折り返し部を、複数の折れ曲がり部から構成し、各折れ曲がり部の曲がり角度を45°以下としたインピーダンス測定用のテストクーポンを形成し、前記各信号配線層のテストクーポンを直列に接続し、該直列に接続されたテストクーポンの一端に接続された測定用パッドと、前記グランド層に接続された測定用パッドとの間にステップパルスを印加し、前記直列に接続されたテストクーポンからの反射波の電圧を測定することを特徴とする。
本発明の第1の態様に係る多層配線基板及び本発明の特性インピーダンスの測定方法によると、各信号配線層の特性インピーダンスを測定するためのテストクーポンを、スルーホールを介して直列に接続することにより、ステップパルスを各テストクーポンに一度に印加できるので、効率的な特性インピーダンスの測定が可能になる。
また、本発明の第2の態様に係る多層配線基板によると、テストクーポンを、平行に延びる複数の直線部とこれら直線部をつなぐ折り返し部とで構成したことにより、狭い専有面積でもテストクーポンが形成できるので、テストクーポンの専有面積の縮小が可能な多層配線基板が得られる。
以下、図面を参照し、本発明の実施形態について説明する。図1は、本発明の一実施形態に係るプリント配線基板上に形成されるテストクーポンを示している。なお、図1では、プリント配線基板10の各信号配線層に形成されるテストクーポンをそれぞれ平面図で示している。
プリント配線基板10に形成されるテストクーポンの全体は、各信号配線層内に形成される個別のテストクーポン(パターン配線部)11と、各パターン配線部11と上層又は下層のパターン配線部11とを接続するスルーホール15とから構成される。各信号配線層のパターン配線部11は、スルーホール15との接続部から延び、幅が0.08mm〜0.3mmで、長さが約50mmの6本の直線部12と、この6本の直線部を折り返して1つなぎに接続する折り返し部13とから成る。つまり、各信号配線層のテストクーポンの全長はほぼ300mmである。隣接する2つの直線部12の間隔は、それらの中心間距離で1.27mmである。このような中心間距離を確保することにより、線間ストロークの影響が実質的に無視できる。
第1層(S1)のパターン配線部11の一端は、プローブピンによって測定が行われる最上層の測定用パッド14にスルーホールを介して接続されている。第1層の信号配線層のパターン配線部11の他端は、第2層(S2)の信号配線層のパターン配線部11の一端にスルーホール15を介して接続される。第2層から第6層までの各信号配線層(S2〜S6)のパターン配線部11は、順次に直列に接続されており、第6層の信号配線層のパターン配線部11の末端は開放されて、開放端17を構成している。隣接する2つの信号配線層の間に挟まれる各グランド層は、全てのグランド層がスルーホール18によって共通に、且つ、測定用パッド16に接続されている。
第1層の信号配線層のパターン配線部11の一端、つまり、全体のテストクーポンの一端を構成する測定用パッド(プローブパッド)14、及び、グランド層に接続される測定用パッド16は、それぞれ最上層で並んで露出しており、TDR法による測定に際して、プローブピンによって、各層のテストクーポンのインピーダンスが、従って、例えば各信号配線層の特性インピーダンスが測定可能である。
図2(a)及び(b)はそれぞれ、各信号配線層のパターン配線部11の折り返し部13を構成するコーナー部20、及び、測定用パッド14、16の各構造を示している。コーナー部20は、折れ曲がり部21のそれぞれで45°以下の折れ曲がり角度を有する。この例では、各直線部のそれぞれで、コーナーから長さ0.3175mm離れた位置で、角度45°の折れ曲がり部となるように形成してある。従って、折れ曲がり部21は各コーナー部で4個が配置される。2つの折れ曲がり部21で挟まれた部分の斜辺22の長さは約0.449mmである。
2つの測定用パッド14、16は、相互に並んで配置されており、各測定パッド14、16は、0.9524mm×2.54mmの長方形状を有する。2つの測定用パッド相互間の離隔距離は、パターン配線部11の直線部12の中心間距離である1.27mmと同じである。
図3は、図5に示した従来のテストクーポンを用い、TDR法で測定した際にサンプリングオシロで得られた測定結果を示す。このオシロスコープは、50Ωの内部抵抗を有し、測定には1ボルトのステップパルスが使用された。グラフは横軸に時間を、縦軸に電圧をプロットしてある。TDR測定法では、ステッピングパルスを測定器から出力し、パターン配線部51の一端に印加し、他端から戻る反射波を観測して、そこからインピーダンスを算出する。
従来のテストクーポンでは、各パターン配線部51にそれぞれ1ボルトのステッピングパルスを印加し、その反射波の電圧を測定する。図3において、最初に観測される反射波の波形30は、同軸ケーブルによる反射波であり、次の反射波31がテストクーポンからの反射波である。インピーダンスの算出式は、
=50×電圧/(1−電圧) (1)
で表される。この(1)式に基づいて、パターン配線部の反射時間領域の電圧値から、各パターン配線部51のインピーダンスが算出できる。
図4は、上記実施形態に係るテストクーポンを用い、同様なTDR法で反射波を測定した際に、サンプリングオシロの画面で得られた波形である。この測定では、全てのパターン配線部11からの反射波の電圧を、1回のステッピングパルスの印加で測定する。ステッピングパルス印加後に観測される最初の反射波40は、測定プローブに接続された同軸ケーブルからの反射波である。次の反射波41は、第1信号配線層のパターン配線部11からの反射波である。その後に、逐次第2信号配線層から第6信号配線層までの各パターン配線部11からの反射波42〜46が観測される。
各信号配線層のパターン配線部11からの伝播遅延時間は、理論計算により事前に算出できるので、各パターン配線部11からの反射波がそれと認識できる。このため、従来のテストクーポンとは異なり、複数層のパターン配線部11からの反射波の電圧が1回のステッピングパルスの印加で測定できる。これら認識された反射波の電圧値を測定し、(1)式を用いて特性インピーダンスを算出する。
上記のように、各信号配線層のパターン配線部11をジグザグ配線として構成したので、テストクーポンの専有面積の縮小が可能となる。特に、配線パターンのコーナー部に、45°以下の曲がり角度の折れ曲がり部を形成したことにより、特性インピーダンスの測定に際して、コーナー部における意図しない信号反射の発生が防止できる。このため、正確なインピーダンス測定が可能になる。また、配線同士の相互作用で測定結果に影響が出ないように、線間ギャップを1.27mm以上としたことで、正確な測定結果が得られる。
更に、従来は、信号配線層のそれぞれを独立したパターン配線部として、それぞれに測定用のパッドを形成していたが、上記実施形態のテストクーポンは測定用パッドを共通とし、信号配線層ごとの配線をスルーホールでお互いに接続してある。これにより、専有面積の縮小と、効率的なインピーダンス測定とが可能になる。
上記実施形態では、パターン配線部を複数の直線部とこれら直線部を相互に接続する折り返し部とで構成する例を挙げたが、本発明の第1の態様に係る多層配線基板では、パターン面積の縮小が可能であれば、この例には限定されない。また、上記実施形態では、複数のパターン配線部をスルーホールで接続する例を示したが、本発明の第2の態様に係る多層配線基板では、この例には限定されない。
以上、本発明をその好適な実施態様に基づいて説明したが、本発明の多層配線基板及び特性インピーダンスの測定方法は、上記実施態様の構成にのみ限定されるものではなく、上記実施態様の構成から種々の修正及び変更を施したものも、本発明の範囲に含まれる。
本発明の一実施形態に係る多層配線基板におけるテストクーポンの各配線層毎のパターンを示す平面図。 (a)及び(b)はそれぞれ、図1に示したテストクーポンのコーナー部及び測定用パッドの詳細を示す平面図。 従来のパターン配線部におけるTDR法によるオシロスコープの観測波形。 本実施形態のパターン配線部におけるTDR法によるオシロスコープの観測波形。 従来のテストクーポンを示す平面図。 公報に記載された従来のテストクーポンの斜視図。
符号の説明
10:多層配線基板(プリント配線基板)
11:パターン配線部(テストクーポン)
12:直線部
13:折り返し部
14:測定用パッド(テストクーポン用)
15:スルーホール
16:測定用パッド(グランド用)
17:開放端
18:スルーホール
20:コーナー部
21:折れ曲がり部
22:斜辺

Claims (5)

  1. 複数の信号配線層及び少なくとも1層のグランド層を有する多層配線基板において、
    各信号配線層に形成したインピーダンス測定用のテストクーポンと、
    前記各信号配線層のテストクーポンを直列に接続するスルーホールと、
    前記直列に接続されたテストクーポンの一端に接続された測定用パッド、及び、前記グランド層に接続された測定用パッドとを備え、
    前記テストクーポンは、相互に平行に延びる複数の直線部と該複数の直線部を相互につなぐ折り返し部とから構成され、
    前記折り返し部は、複数の折れ曲がり部から構成され、該折れ曲がり部の曲がり角度が45°以下である、
    ことを特徴とする多層配線基板。
  2. 前記各信号配線層に形成したテストクーポンを、多層配線基板の積層方向に実質的に重なり合うように配置した、
    ことを特徴とする請求項1に記載の多層配線基板。
  3. 信号配線層にテストクーポンを形成した多層配線基板において、
    前記テストクーポンが、相互に平行に延びる複数の直線部と該複数の直線部を相互につなぐ折り返し部とから構成され、
    前記折り返し部は複数の折れ曲がり部から構成され、該折れ曲がり部の曲がり角度が45°以下である、
    ことを特徴とする多層配線基板。
  4. 複数の信号配線層及び少なくとも1層のグランド層を有する多層配線基板の前記信号配線層の特性インピーダンスを測定する方法において、
    各信号配線層に相互に平行に延びる複数の直線部と該複数の直線部を相互につなぐ折り返し部とから構成され、前記折り返し部を、複数の折れ曲がり部から構成し、各折れ曲がり部の曲がり角度を45°以下としたインピーダンス測定用のテストクーポンを形成し、
    前記各信号配線層のテストクーポンを直列に接続し、該直列に接続されたテストクーポンの一端に接続された測定用パッドと、前記グランド層に接続された測定用パッドとの間にステップパルスを印加し、
    前記直列に接続された各テストクーポンからの反射波の電圧を測定する
    ことを特徴とする特性インピーダンスの測定方法。
  5. 前記各信号配線層に形成したテストクーポンを、多層配線基板の積層方向に実質的に重なり合うように配置する、
    ことを特徴とする請求項4に記載の特性インピーダンスの測定方法。
JP2006080124A 2006-03-23 2006-03-23 多層配線基板及び特性インピーダンスの測定方法 Expired - Fee Related JP5034285B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2006080124A JP5034285B2 (ja) 2006-03-23 2006-03-23 多層配線基板及び特性インピーダンスの測定方法
TW096108942A TW200746931A (en) 2006-03-23 2007-03-15 Multilayer printed wiring board and method of measuring characteristic impedance
KR1020070027508A KR100855815B1 (ko) 2006-03-23 2007-03-21 다층 인쇄 배선 기판 및 특성 임피던스의 측정 방법
US11/723,606 US20070222473A1 (en) 2006-03-23 2007-03-21 Multilayer printed wiring board and method of measuring characteristic impedance
CN2007100900541A CN101043790B (zh) 2006-03-23 2007-03-23 多层印刷布线板和测量特性阻抗的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006080124A JP5034285B2 (ja) 2006-03-23 2006-03-23 多層配線基板及び特性インピーダンスの測定方法

Publications (2)

Publication Number Publication Date
JP2007258400A JP2007258400A (ja) 2007-10-04
JP5034285B2 true JP5034285B2 (ja) 2012-09-26

Family

ID=38532706

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006080124A Expired - Fee Related JP5034285B2 (ja) 2006-03-23 2006-03-23 多層配線基板及び特性インピーダンスの測定方法

Country Status (5)

Country Link
US (1) US20070222473A1 (ja)
JP (1) JP5034285B2 (ja)
KR (1) KR100855815B1 (ja)
CN (1) CN101043790B (ja)
TW (1) TW200746931A (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4377939B2 (ja) * 2007-12-25 2009-12-02 株式会社東芝 プリント配線板およびその製造方法
CN101762750B (zh) * 2008-12-25 2011-10-26 上海北京大学微电子研究院 通孔电阻测量结构及方法
US8242784B2 (en) * 2009-12-07 2012-08-14 International Business Machines Corporation Qualifying circuit board materials
CN101923142A (zh) * 2010-08-02 2010-12-22 浪潮电子信息产业股份有限公司 一种测试测试元件摆放方法
JP2012037314A (ja) * 2010-08-05 2012-02-23 Fujitsu Ltd 評価用基板および基板評価方法
JP6149382B2 (ja) * 2012-11-01 2017-06-21 日本電気株式会社 特性インピーダンス管理用テストクーポンおよびこれを備えたプリント基板
CN104378909A (zh) * 2013-08-12 2015-02-25 英业达科技有限公司 印刷电路板
CN105228378B (zh) * 2015-08-31 2019-03-08 北大方正集团有限公司 一种电路板及其阻抗量测方法
CN105338728B (zh) * 2015-10-23 2018-11-09 北大方正集团有限公司 一种电路板阻抗测量方法及一种电路板
RU2646550C2 (ru) * 2016-06-29 2018-03-05 Федеральное государственное бюджетное образовательное учреждение высшего образования Московский авиационный институт (национальный исследовательский университет) (МАИ) Тест-купон и способ контроля погрешностей совмещения слоев многослойной печатной платы
US10303838B2 (en) 2017-06-02 2019-05-28 International Business Machines Corporation Dynamic impedance net generation in printed circuit board design
CN107328998B (zh) * 2017-07-07 2020-06-23 联想(北京)有限公司 测量多层印刷电路板介电常数的方法和系统
CN109548271B (zh) * 2018-11-14 2021-04-02 江门崇达电路技术有限公司 一种用于信号发生器的印制电路板的制作方法
US10379153B1 (en) 2018-12-04 2019-08-13 Greater Asia Pacific Limited Printed circuit board test coupon for electrical testing during thermal exposure and method of using the same
US10334720B1 (en) * 2018-12-04 2019-06-25 Greater Asia Pacific Limited Printed circuit board test coupon for electrical testing during thermal exposure and method of using the same
CN109496061A (zh) * 2018-12-10 2019-03-19 浪潮(北京)电子信息产业有限公司 一种电路板的损坏判别方法和系统
CN109561574B (zh) * 2018-12-24 2020-06-23 广州兴森快捷电路科技有限公司 阻抗测试、线路板加工、线路板生产方法及测试组件
CN112188725B (zh) * 2020-09-25 2021-10-08 深圳市景旺电子股份有限公司 印刷电路板的阻抗测试模块及印刷电路板的制作方法
CN112714541B (zh) * 2020-12-14 2022-05-31 竞华电子(深圳)有限公司 一种多层pcb板结构及测试方法
CN112730987A (zh) * 2020-12-15 2021-04-30 红板(江西)有限公司 一种pcb板阻抗快速测量方法
USD997896S1 (en) * 2022-01-18 2023-09-05 Jiarui Zhu Flexible printed circuit board

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3494476B2 (ja) * 1994-07-29 2004-02-09 沖電気工業株式会社 プリント配線基板
JP3528363B2 (ja) * 1995-10-13 2004-05-17 ヤマハ株式会社 試験用半導体装置の評価方法
JP4034888B2 (ja) * 1998-10-30 2008-01-16 イビデン株式会社 プリント配線板におけるテストクーポン
KR20000045926A (ko) * 1998-12-30 2000-07-25 김영환 다층 인쇄회로기판의 임피던스 테스트 쿠폰
JP4268266B2 (ja) * 1999-06-10 2009-05-27 日本特殊陶業株式会社 配線基板の導体層形成工程の検査方法
JP2001251061A (ja) * 2000-03-02 2001-09-14 Sony Corp 多層型プリント配線基板
KR100348409B1 (ko) * 2000-12-29 2002-08-10 삼성전자 주식회사 복수의 패턴층을 갖는 테스트 쿠폰 및 이를 이용한 메모리모듈 기판의 유전율 측정 방법
JP4079699B2 (ja) * 2001-09-28 2008-04-23 富士通株式会社 多層配線回路基板
US6825672B1 (en) * 2002-06-07 2004-11-30 Marvell International Ltd. Cable tester
US7129577B2 (en) * 2003-02-27 2006-10-31 Power-One, Inc. Power supply packaging system
CN1317923C (zh) * 2003-09-29 2007-05-23 财团法人工业技术研究院 一种具内藏电容的基板结构
KR200354810Y1 (ko) 2003-12-31 2004-06-30 노틸러스효성 주식회사 인쇄회로기판의 임피던스 테스트 쿠폰

Also Published As

Publication number Publication date
CN101043790B (zh) 2011-04-20
KR20070096836A (ko) 2007-10-02
TW200746931A (en) 2007-12-16
US20070222473A1 (en) 2007-09-27
KR100855815B1 (ko) 2008-09-01
JP2007258400A (ja) 2007-10-04
CN101043790A (zh) 2007-09-26

Similar Documents

Publication Publication Date Title
JP5034285B2 (ja) 多層配線基板及び特性インピーダンスの測定方法
JP7177594B2 (ja) チップオンフィルムパッケージ、表示パネル、及び表示装置
JP4252491B2 (ja) 検査機能付きモジュール及びその検査方法。
KR20080005288A (ko) 유전체 구조를 갖는 프로브 카드 어셈블리
KR100348409B1 (ko) 복수의 패턴층을 갖는 테스트 쿠폰 및 이를 이용한 메모리모듈 기판의 유전율 측정 방법
US6521841B2 (en) Test coupon in printed wiring board
US7659727B2 (en) Multilayer wiring board and method for testing the same
TWI730489B (zh) 電路板及應用其的電子裝置
KR100990540B1 (ko) 임피던스 테스트 쿠폰을 갖는 워킹패널
JP3093308U (ja) カードコネクタ構造
JP4763559B2 (ja) 配線基板と画像形成装置
KR100385650B1 (ko) 수직형 프로브카드 및 그것에 이용되는 기판
KR101046949B1 (ko) 노이즈 차폐를 위한 다층구조의 인쇄회로기판을 구비한 프로브유닛
JP6699215B2 (ja) プリント配線板
JP6763447B2 (ja) 薄膜キャパシタ及び薄膜キャパシタが埋め込まれた多層回路基板
US11191152B2 (en) Printed circuit board signal layer testing
JP4830287B2 (ja) 測定用端点付積層配線基板及びその製造方法
CN112423464B (zh) 软性电路板的辅助量测线路
JPH08242052A (ja) プリント配線板
US7911219B2 (en) Wiring pattern characteristic evaluation mounting board
JP2757663B2 (ja) 電磁波シールド層を備えるプリント配線板
JP4395780B2 (ja) 回路基板検査装置
JP2006162478A (ja) 中継接続部材、検査装置および中継接続部材の製造方法
JPS6184094A (ja) 多層プリント配線板の検査用パタ−ン
JP2020076602A (ja) インピーダンス測定装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090212

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20100223

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110531

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110607

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110808

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120313

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120511

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120605

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120618

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150713

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5034285

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees