CN112714541B - 一种多层pcb板结构及测试方法 - Google Patents

一种多层pcb板结构及测试方法 Download PDF

Info

Publication number
CN112714541B
CN112714541B CN202011466738.9A CN202011466738A CN112714541B CN 112714541 B CN112714541 B CN 112714541B CN 202011466738 A CN202011466738 A CN 202011466738A CN 112714541 B CN112714541 B CN 112714541B
Authority
CN
China
Prior art keywords
pcb
layer
node
holes
outer node
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011466738.9A
Other languages
English (en)
Other versions
CN112714541A (zh
Inventor
陈广
杨书兰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
APCB Electronics Shenzhen Co Ltd
Original Assignee
APCB Electronics Shenzhen Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by APCB Electronics Shenzhen Co Ltd filed Critical APCB Electronics Shenzhen Co Ltd
Priority to CN202011466738.9A priority Critical patent/CN112714541B/zh
Publication of CN112714541A publication Critical patent/CN112714541A/zh
Application granted granted Critical
Publication of CN112714541B publication Critical patent/CN112714541B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0266Marks, test patterns or identification means
    • H05K1/0268Marks, test patterns or identification means for electrical inspection or testing
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/2806Apparatus therefor, e.g. test stations, drivers, analysers, conveyors
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/2818Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP] using test structures on, or modifications of, the card under test, made for the purpose of testing, e.g. additional components or connectors
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • G01R31/54Testing for continuity
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/14Structural association of two or more printed circuits
    • H05K1/144Stacked arrangements of planar printed circuit boards
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02WCLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO WASTEWATER TREATMENT OR WASTE MANAGEMENT
    • Y02W30/00Technologies for solid waste management
    • Y02W30/50Reuse, recycling or recovery technologies
    • Y02W30/82Recycling of waste of electrical or electronic equipment [WEEE]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明公开了一种多层PCB板结构及测试方法,包括:每一PCB板上设有多个外节点和一个内节点,内节点与一个外节点连接形成检测线路,并检测检测线路是否断开来判断PCB板是否报废或故障,每层内节点与该层上的一个外节点连接形成各自层的检测线路,不同层之间的检测线路不重叠,每层多个外节点具有对应的外节点孔,内节点具有对应的内节点孔,各层外节点孔对应重叠,各层内节点孔对应重叠,在最外层的PCB板上标刻有与相应层的检测线路匹配的数字以表示各检测线路所在的PCB板,检测各检测线路是否导通,判断出报废层或故障层。从而通过检测各检测线路是否导通快速、准确的找出了多层PCB板结构上具体某层PCB板的报废层或故障层,也提高检测效率。而且不会出现将不合格的报废产品误认为合格产品的问题。

Description

一种多层PCB板结构及测试方法
技术领域
本发明涉及PCB板技术领域,尤其涉及一种多层PCB板结构及测试方法。
背景技术
传统的PCB板在生产10层或以上的VGA产品时,在生产过程中由于产品的层数过多会出现各种原因造成部分内层报废,对于报废的产品,目前通过在该报废层上找有线的位置并用电钻钻一个月牙报废标识并将线钻断,以此来识别钻断线的节点坐标位置,来判断产品是否报废。
产品成品检测时,具体使用测试机将报废节点坐标位置检测出来,并打印出多个节点坐标位置将其贴在PCB板上,通过检修人员根据众多节点坐标位置及有线节点坐标位置逐一找内层上相关的坐标位置,由于每层节点多,找出报废层需要花费大量的时间,实际上,由于目前很多PCB板为黑油板,造成找不能快速及准确找到报废点的实际位置,进一步地,如果出现内层报废的位置刚好都是大铜皮,铜皮上的节点也会比较多,逐一寻找比较困难,再加上铜皮上的节点之间即使断开,也会显示导通,导致测试机测不出来报废标识的节点坐标,而出现误判,将不合格的报废产品误认为合格产品,最终流到客户处,造成不可估量的损失,因此,需要提供一种提高检测产品报废层效率的一个方法或装置。
发明内容
本发明实施例提供了一种多层PCB板结构及测试方法,用于解决现有技术中由于不能快速及准确找到报废点的实际位置,从而导致将不合格的报废产品误认为合格产品的技术问题。
根据第一方面,提供了一种多层PCB板结构,包括层叠的多个PCB板,包括:
每一所述PCB板上设有多个所述外节点和一个内节点,所述内节点与一个所述外节点连接形成检测线路,并通过检测所述检测线路是否断开来判断所述PCB板是否报废或故障;
每层所述内节点与该层上的一个所述外节点连接形成各自层的检测线路,不同层之间的所述检测线路不重叠,每层多个所述外节点具有对应的外节点孔,所述内节点具有对应的内节点孔,各层所述外节点孔对应重叠,各层所述内节点孔对应重叠,在所述最外层的PCB板上标刻有与相应层的检测线路匹配的数字以表示各所述检测线路所在的PCB板,检测各检测线路是否导通,判断出报废层或故障层。
在其中的一个实施例中,所述外节点孔设置在所述PCB板的边缘区域,所述内节点孔设置在所述PCB板的中心区域。
在其中的一个实施例中,每个所述外节点孔之间间隔距离相同;
每层每个所述外节点孔通过所述内节点孔与另一所述外节点孔对称,且每个所述外节点孔以相邻所述外节点孔为对称点与另一所述外节点孔对称。
在其中的一个实施例中,所述内节点与所述外节点位于在所述内节点孔与所述外节点孔之间。
在其中的一个实施例中,所述外节点与所述内节点之间的距离为10密耳-20密耳。
在其中的一个实施例中,每个所述数字对应所述外节点孔呈顺时针依次递增排布,或者,每个所述数字对应所述外节点孔呈逆时针依次递减排布。
根据第二方面,提供了一种多层PCB板测试方法,所述测试方法包括:
检测所述外节点与所述内节点之间连接是否断开,则判断出所述PCB板是否为报废或故障;
根据所述PCB板检测出的结果,再检测各层所述外节点孔与所述内节点孔之间是否导通,通过所述外节点孔对应的数字判断出对应的该层所述PCB板是否为报废或故障。
在其中的一个实施例中,检测所述外节点与所述内节点之间连接是断开,所述PCB板为报废或故障;
检测所述外节点孔与所述内节点孔之间不导通,所述外节点孔对应的数字确认出对应的该层所述PCB板为报废或故障。
在其中的一个实施例中,依次检测所述外节点孔与所述内节点孔之间是否导通,直至检测出其中一个所述外节点孔与所述内节点孔之间不导通,确认所述外节点孔对应的数字,所述数字代表该层所述PCB板为报废或故障。
在其中的一个实施例中,所述PCB板上的多个所述外节点孔均有对应不同的数字,每个所述数字代表不同层所述PCB板,检测所述外节点孔与所述内节点孔导通情况,根据所述外节点孔对应的数字以确认该层所述PCB板为报废或故障。
采用本发明实施例,具有如下有益效果:
通过PCB板上的内节点与一个外节点连接形成检测线路,测试检测线路是否断开来判断PCB板是否报废或故障,将该报废或故障PCB板与其他PCB板随机层叠形成多层PCB板结构,通过检测机快速检测出多层PCB板结构是否为报废的PCB板。而每层上的内节点与一个外节点连接形成各自层的检测线路,不同层之间的检测线路不重叠,每层多个外节点具有对应的外节点孔,内节点具有对应的内节点孔,最外层的PCB板上标刻有与相应层的检测线路匹配的数字以表示各检测线路所在的PCB板,检测各检测线路是否导通,判断出报废层或故障层。从而通过检测各检测线路是否导通快速、准确的找出了多层PCB板结构上具体某层PCB板的报废层或故障层,也提高检测效率。与传统的相比,本发明的多层PCB板结构,不会出现将不合格的报废产品误认为合格产品的问题。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
其中:
图1为一个实施例中多层PCB板结构示意图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
请参阅图1,现对本发明提供的一种多层PCB板结构进行说明,该多层PCB板结构,包括,每一PCB板上设有多个外节点110和一个内节点120,内节点120与一个外节点110连接形成检测线路,并通过检测检测线路是否断开来判断PCB板是否报废或故障,每层内节点120与该层上的一个外节点110连接形成各自层的检测线路,不同层之间的检测线路不重叠,每层多个外节点110具有对应的外节点孔130,内节点120具有对应的内节点孔140,各层外节点孔130对应重叠,各层内节点孔140对应重叠,在最外层的PCB板上标刻有与相应层的检测线路匹配的数字以表示各检测线路所在的PCB板,检测各检测线路是否导通,判断出报废层或故障层。
本发明先通过测试检测线路是否断开来判断PCB板是否报废或故障,再将该报废或故障PCB板与其他PCB板随机层叠形成多层PCB板结构,通过检测机快速检测出多层PCB板结构是否为报废或故障的PCB板,其中,检测机也是通过识别检测线路是否断开来判断多层PCB板结构是否发生报废或故障。再通过在多层PCB板上进行检测各层线路是否导通,来确认具体报废或故障的PCB板层数,而每层上的内节点120与一个外节点110连接形成各自层的检测线路,每层多个外节点110具有对应的外节点孔130,内节点120具有对应的内节点孔140,外节点孔130与内节点孔140分别连通外节点110与内节点120,进而检测各层线路是通过检测外节点孔130与内节点孔140之间是否导通,来确认多层PCB板具体报废或故障的层数,外节点孔130与内节点孔140之间可以用万能表检测其是否导通,最外层的PCB板上标刻有与相应层的检测线路匹配的数字以表示各检测线路所在的PCB板,因此,通过各检测线路是否导通,即可快速、准确的找出了多层PCB板结构上具体某层PCB板的报废层或故障层,也提高检测效率。与传统的相比,本发明的多层PCB板结构,不会出现将不合格的报废产品误认为合格产品的问题。
实际上,在本发明生产过程中,同时生产大量的单个PCB板,若发现其中有个别PCB板出现加工故障而导致PCB板报废或损坏,此时,生产不能停下,只能在该PCB板上的内节点120与一个外节点110连接形成检测线路并打断检测线路,最终,该PCB板与其他PCB板层叠形成多层PCB板结构,用检测机对多层PCB板结构进行检测,而检测机只能检测出多层PCB板结构上的外节点110与内节点120不正常,并不能检测到具体那一层发生报废或故障,继而需要通过万用表检测各个外节点孔130与内节点孔140之间是否导通,而各个外节点孔130有对应不同的数字以表示不同层数的PCB板,而且不同层之间的检测线路不重叠,每层的检测线路仅对应一个数字,即该层PCB板上的内节点120与该层上的一个外节点110连接且与上一层PCB板上的内节点120与该层上的一个外节点110连接不重复,这样每层PCB板形成唯一一个检测线路,在加上各层外节点孔130对应重叠,各层内节点孔140对应重叠,通过检测外节点孔130与内节点孔140之间的导通情况,就可以对应找到具体某一层PCB板的报废或故障。当然,具体某一层PCB板的报废或故障需要找到外节点孔130对应的数字,不同的数字,代表不同的PCB板层数。
在一种实施例中,外节点孔130设置在PCB板的边缘区域,内节点孔140设置在PCB板的中心区域。通过外节点孔130设置在PCB板的边缘区域是为了不占其他元器件的地方,也不会影响到其他元器件工作,当然,外节点孔130的位置也可设置在PCB板上的其他空闲的位置上,而且不影响到正常检测检测线路的导通情况均可,内节点孔140设置在PCB板的中心区域是更加方便内节点孔140与各层外节点孔130进行检测。
在一种实施例中,每个外节点孔130之间间隔距离相同,每层每个外节点孔130通过内节点孔140与另一外节点孔130对称,且每个外节点孔130以相邻外节点孔130为对称点与另一外节点孔130对称。
在本实施例中,实际上,在生产过程中,外节点孔130与内节点孔140可以有两种钻取方式,第一种是在没有形成多层PCB板结构前,在各个PCB板上钻取多个孔,当需要产品成型时,将各个PCB板层叠形成多层PCB板结构,这时需要各个PCB板上钻取多个外节点孔130与一个内节点孔140之间间隔距离相同且多个外节点孔130之间的间隔距离也要相同,从而使得每层多个外节点孔130与一个内节点孔140之间对准,每层每个外节点孔130通过内节点孔140与另一外节点孔130对称,且每个外节点孔130以相邻外节点孔130为对称点与另一外节点孔130对称,这两种的对称方式进一步提高了各层PCB板上孔的位置不会轻易发生差错,从而提高了产品的良率,也就不会影响检测线路的检测结果。第二种方式是将各个PCB板层叠形成多层PCB板结构,在多层PCB板结构上集体钻取多个孔,这种方式不会出现各个孔的对不齐的情况,但是需要钻孔的位置必须精确,不然会影响到产品的性能。
在一种实施例中,内节点120与外节点110位于在内节点孔140与外节点孔130之间。实际上,内节点120与外节点110位于在内节点孔140与外节点孔130之间是为了方便让内节点孔140与外节点孔130分别连通内节点120与外节点110,从而方便了识别该层内节点120与外节点110之间是否导通。
在一种实施例中,外节点110与内节点120之间的距离为10密耳-20密耳。实际上,外节点110与内节点120之间是通过一根线连接,外节点110与内节点120之间的连接最佳距离是15密耳,即检测外节点110与内节点120之间的信号较好,当然在10密耳-20密耳内均可。
在一种实施例中,每个数字对应外节点孔130呈顺时针依次递增排布,或者,每个数字对应外节点孔130呈逆时针依次递减排布。
在本实施例中,数字对应外节点孔130呈顺时针依次递增排布或呈逆时针依次递减排布这样方便检测人员依次通过数字顺序进行测试,不会出现漏掉或者重复测试同一外节点孔130,进而提高了检测效率。
现对本发明提供的一种多层PCB板测试方法进行说明,该多层PCB板测试方法,包括:检测外节点110与内节点120之间连接是否断开,则判断出PCB板是否为报废或故障,根据PCB板检测出的结果,再检测各层外节点孔130与内节点孔140之间是否导通,通过外节点孔130对应的数字判断出对应的该层PCB板是否为报废或故障。
在本实施例中,实际上,通过先检测先通过测试检测线路是否断开来判断PCB板是否报废或故障,再将该报废或故障PCB板与其他PCB板随机层叠形成多层PCB板结构,通过检测机快速检测出多层PCB板结构是否为报废或故障的PCB板。再通过在多层PCB板上进行检测各层线路是否导通,即通过检测各层外节点孔130与内节点孔140之间是否导通,来确认具体报废或故障的PCB板层数。从而快速、准确的找出了多层PCB板结构上具体某层PCB板的报废层或故障层,也提高检测效率。与传统的相比,本发明的多层PCB板结构,不会出现将不合格的报废产品误认为合格产品的问题。
在一种实施例中,检测外节点110与内节点120之间连接是断开,PCB板为报废或故障,检测外节点孔130与内节点孔140之间不导通,外节点孔130对应的数字确认出对应的该层PCB板为报废或故障。
在本实施例中,通过检测机检测到外节点110与内节点120之间的坐标连接是断开并发出警报,则确认PCB板为报废或故障,相反,确认PCB板为正常的PCB板,实际上,现有的检测机只能够确认出PCB板有问题,即PCB板上的外节点110与内节点120之间断开,不能检测到具体到那一层上的PCB板上的外节点110与内节点120之间断开,从而通过检测外节点孔130与内节点孔140之间导通情况来进一步地判断具体PCB板层数报废或故障,用万能表检测出外节点孔130与内节点孔140之间导通情况,若某一外节点孔130与内节点孔140之间不导通,则外节点孔130对应的数字确认出对应的该层PCB板为报废或故障,若外节点孔130与内节点孔140之间全部导通,则该多层PCB板结构正常。
在一种实施例中,依次检测外节点130孔与内节点孔140之间是否导通,直至检测出其中一个外节点孔130与内节点孔140之间不导通,确认外节点孔130对应的数字,数字代表该层PCB板为报废或故障。
在本实施例中,通过在多层PCB板结构上多次检测不同的外节点孔130与内节点孔140之间是否导通,直至检测出其中一个外节130点孔与内节点孔140之间不导通,从而最终才能确认该多层PCB板结构的具体某一层的报废或故障,当然需要根据外节点孔130对应的数字,来判断具体某一层PCB板为报废或故障,而数字代表该层PCB板,以此,可以提高检测的准确性及效率。
在一种实施例中,PCB板上的多个外节点孔130均有对应不同的数字,每个数字代表不同层PCB板,检测外节点孔130与内节点孔140导通情况,根据外节点孔130对应的数字以确认该层PCB板为报废或故障。
在本实施例中,实际上,在多层的PCB板最外层上具有与多个外节点孔130均有对应不同的数字,每个数字代表不同层PCB板,通过数字,可以快速识别出具体PCB板的层数,从而方便了检测人员,实际上,每层PCB板上的内节点120与该层上的一个外节点110连接且与上一层PCB板上的内节点120与该层上的一个外节点110连接不重复,从而使得数字具有唯一性,即每个不同的数字代表PCB板不同层数。
以上所揭露的仅为本发明较佳实施例而已,当然不能以此来限定本发明之权利范围,因此依本发明权利要求所作的等同变化,仍属本发明所涵盖的范围。

Claims (10)

1.一种多层PCB板结构,包括层叠的多个PCB板,其特征在于,包括:
每一所述PCB板上设有多个外节点和一个内节点,所述内节点与一个所述外节点连接形成检测线路,所述检测线路在PCB是报废或故障时是断开的,并通过检测所述检测线路是断开来判断所述PCB板是报废或故障;
每层所述内节点与该层上的一个所述外节点连接形成各自层的检测线路,不同层之间的所述检测线路不重叠,每层多个所述外节点具有对应的外节点孔,所述内节点具有对应的内节点孔,各层所述外节点孔对应重叠,各层所述内节点孔对应重叠,在最外层的PCB板上标刻有与相应层的检测线路匹配的数字以表示各所述检测线路所在的PCB板,检测各检测线路是否导通,判断出报废层或故障层。
2.根据权利要求1所述的多层PCB板结构,其特征在于,所述外节点孔设置在所述PCB板的边缘区域,所述内节点孔设置在所述PCB板的中心区域。
3.根据权利要求2所述的多层PCB板结构,其特征在于,每个所述外节点孔之间间隔距离相同;
每层每个所述外节点孔通过所述内节点孔与另一所述外节点孔对称,且每个所述外节点孔以相邻所述外节点孔为对称点与另一所述外节点孔对称。
4.根据权利要求3所述的多层PCB板结构,其特征在于,所述内节点与所述外节点位于在所述内节点孔与所述外节点孔之间。
5.根据权利要求1~4任意一项所述的多层PCB板结构,其特征在于,所述外节点与所述内节点之间的距离为10密耳-20密耳。
6.根据权利要求1所述的多层PCB板结构,其特征在于,每个所述数字对应所述外节点孔呈顺时针依次递增排布,或者,每个所述数字对应所述外节点孔呈逆时针依次递减排布。
7.一种多层PCB板测试方法,其特征在于,每一所述PCB板上设有多个外节点和一个内节点,所述内节点与一个所述外节点连接形成检测线路,所述检测线路在PCB是报废或故障时是断开的,并通过检测所述检测线路是断开来判断所述PCB板是报废或故障,每层所述内节点与该层上的一个所述外节点连接形成各自层的检测线路,不同层之间的所述检测线路不重叠,每层多个所述外节点具有对应的外节点孔,所述内节点具有对应的内节点孔,各层所述外节点孔对应重叠,各层所述内节点孔对应重叠,在最外层的PCB板上标刻有与相应层的检测线路匹配的数字以表示各所述检测线路所在的PCB板,检测各检测线路是否导通,判断出报废层或故障层,所述测试方法包括:
检测所述外节点与所述内节点之间连接是否断开,则判断出所述PCB板是否为报废或故障;
根据所述PCB板检测出的结果,再检测各层所述外节点孔与所述内节点孔之间是否导通;若不导通,通过所述外节点孔对应的数字判断出对应的该层所述PCB板是报废或故障。
8.根据权利要求7所述的多层PCB板测试方法,其特征在于,检测所述外节点与所述内节点之间连接是否断开,则判断出所述PCB板是否为报废或故障,根据所述PCB板检测出的结果,再检测所述外节点孔与所述内节点孔之间是否导通,通过所述外节点孔对应的数字判断出对应的该层所述PCB板是否为报废或故障,包括:
检测所述外节点与所述内节点之间连接是断开,所述PCB板为报废或故障;
检测所述外节点孔与所述内节点孔之间不导通,所述外节点孔对应的数字确认出对应的该层所述PCB板为报废或故障。
9.根据权利要求8所述的多层PCB板测试方法,其特征在于,检测所述外节点孔与所述内节点孔之间不导通,所述外节点孔对应的数字确认出对应的该层所述PCB板为报废或故障,包括:
依次检测所述外节点孔与所述内节点孔之间是否导通,直至检测出其中一个所述外节点孔与所述内节点孔之间不导通,确认所述外节点孔对应的数字,所述数字代表该层所述PCB板为报废或故障。
10.根据权利要求9所述的多层PCB板测试方法,其特征在于,确认所述外节点孔对应的数字,所述数字代表该层所述PCB板为报废或故障,包括:
所述PCB板上的多个所述外节点孔均有对应不同的数字,每个所述数字代表不同层所述PCB板,检测所述外节点孔与所述内节点孔导通情况,根据所述外节点孔对应的数字以确认该层所述PCB板为报废或故障。
CN202011466738.9A 2020-12-14 2020-12-14 一种多层pcb板结构及测试方法 Active CN112714541B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011466738.9A CN112714541B (zh) 2020-12-14 2020-12-14 一种多层pcb板结构及测试方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011466738.9A CN112714541B (zh) 2020-12-14 2020-12-14 一种多层pcb板结构及测试方法

Publications (2)

Publication Number Publication Date
CN112714541A CN112714541A (zh) 2021-04-27
CN112714541B true CN112714541B (zh) 2022-05-31

Family

ID=75541915

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011466738.9A Active CN112714541B (zh) 2020-12-14 2020-12-14 一种多层pcb板结构及测试方法

Country Status (1)

Country Link
CN (1) CN112714541B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116609706B (zh) * 2023-07-19 2023-09-19 北京同方艾威康科技有限公司 一种vga画质无损掉线检测方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200746931A (en) * 2006-03-23 2007-12-16 Nec Corp Multilayer printed wiring board and method of measuring characteristic impedance
CN103020387A (zh) * 2012-12-30 2013-04-03 胜宏科技(惠州)有限公司 利用genesis软件检测pcb板内层线路的方法
CN103376402A (zh) * 2013-07-04 2013-10-30 深圳市五株科技股份有限公司 多层电路板钻孔深度测试方法
CN104582288A (zh) * 2015-01-14 2015-04-29 景旺电子科技(龙川)有限公司 一种pcb背钻板背钻深度检测方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200746931A (en) * 2006-03-23 2007-12-16 Nec Corp Multilayer printed wiring board and method of measuring characteristic impedance
CN103020387A (zh) * 2012-12-30 2013-04-03 胜宏科技(惠州)有限公司 利用genesis软件检测pcb板内层线路的方法
CN103376402A (zh) * 2013-07-04 2013-10-30 深圳市五株科技股份有限公司 多层电路板钻孔深度测试方法
CN104582288A (zh) * 2015-01-14 2015-04-29 景旺电子科技(龙川)有限公司 一种pcb背钻板背钻深度检测方法

Also Published As

Publication number Publication date
CN112714541A (zh) 2021-04-27

Similar Documents

Publication Publication Date Title
CN101212896B (zh) 印刷线路板的检查方法以及印刷线路板
CN104582331A (zh) 多层线路板的内层偏位检测方法
CN203423847U (zh) 能进行对准度检测的多层电路板
CN106961796B (zh) 一种便于检测背钻孔精度的pcb的制作方法
CN112714541B (zh) 一种多层pcb板结构及测试方法
CN104582238B (zh) 一种pcb板及其制造方法
CN103796417A (zh) 电路板及其制作方法
CN103796415B (zh) 多层电路板及其制作方法
CN114485366A (zh) 线路板钻孔的偏位检测方法
US7013563B2 (en) Method of testing spacings in pattern of openings in PCB conductive layer
KR100797690B1 (ko) 인쇄회로기판
JPH07240583A (ja) 多層プリント配線板およびその製造方法
JP3714828B2 (ja) プリント基板の不良判定方法及びこの判定に用いるマーク
JP3206635B2 (ja) 多層印刷配線板
CN112601388A (zh) 一种内层芯板防叠错的pcb板及监控方法
JPH05226846A (ja) 多層プリント配線板の内層ずれ量チェック方法
KR101474770B1 (ko) 검사패턴을 구비하는 인쇄회로기판
CN111869336A (zh) 测试样品和用于检查电路板的方法
CN215499725U (zh) 一种电路板
CN115175452A (zh) 一种方便检测层压正确性的线路板及其检测方法
JPH11354932A (ja) ビルドアップ多層配線板の製造方法
CN220271500U (zh) 一种可追溯HDI板压合叠错层的检测coupon板
CN218336632U (zh) 一种防止pcb芯板排反的电测防错模块
JP2005354094A (ja) プリント基板の不良判定方法及びこの判定に用いるマーク
CN114383491A (zh) 机械钻孔的快速偏位检查方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant