JP3714828B2 - プリント基板の不良判定方法及びこの判定に用いるマーク - Google Patents

プリント基板の不良判定方法及びこの判定に用いるマーク Download PDF

Info

Publication number
JP3714828B2
JP3714828B2 JP23997499A JP23997499A JP3714828B2 JP 3714828 B2 JP3714828 B2 JP 3714828B2 JP 23997499 A JP23997499 A JP 23997499A JP 23997499 A JP23997499 A JP 23997499A JP 3714828 B2 JP3714828 B2 JP 3714828B2
Authority
JP
Japan
Prior art keywords
inspection
printed circuit
circuit board
pattern
wiring layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP23997499A
Other languages
English (en)
Other versions
JP2001068819A (ja
Inventor
孝文 大畠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP23997499A priority Critical patent/JP3714828B2/ja
Publication of JP2001068819A publication Critical patent/JP2001068819A/ja
Application granted granted Critical
Publication of JP3714828B2 publication Critical patent/JP3714828B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Description

【0001】
【発明の属する技術分野】
この発明は、プリント基板の製造工程における不良品を最終の電気チェッカーで確実に検出し、特に工程別の不良品を即座に選別し、不良傾向の分析、及び製造工程へのフィードバックを迅速に行い、不良と判定されたプリント基板の流出を防止するプリント基板の不良判定方法及びこの判定に用いるマークに関する。
【0002】
【従来の技術】
絶縁層と配線層を順次重ねて作製されるプリント基板の製造工程における不良品を検出する方法として、配線層の回路ネットが適正に製造されていることを検査する電気チェッカー検査や拡大鏡や顕微鏡を用いた外観検査が一般に行われている。これらの検査は、製造の過程で発覚した不良品については、プリント基板のワークシート内の表面に、油性マーカーなどで不良該当個所を示す×印を付けたり、不良を示すシールを貼りつけたりし、最終の外観検査時に選別する方法がとられている。
【0003】
また、該当する不良基板の製品内にドリルなどで穴をあけ、最終の電気チェッカー検査で検出する方法がとられている。
外縁の形状が複雑なプリント基板の場合、金型打ち抜きによる外形加工を行う外形打ち抜き工程が2回以上含まれる場合も多くあるが、設定されたすべての外形打ち抜きが行われずに検査工程に持ちこまれ、外観検査の漏れにより不良品が流出する事故が発生し易い。
【0004】
【発明が解決しようとする課題】
工程途上で発覚した不良品は、ワークシート内のプリント基板表面の不良該当個所に油性マーカーなどで×印等を付けたり、不良を示すシールを貼りつけたりして最終の外観検査時に選別される。しかし、このようなマーキングは、マーキング後の製造工程において、物理的な研磨工程や、酸性またはアルカリ性の薬液、あるいは有機溶剤による処理等のさまざまな工程履歴を経ることによって油性マーカーによるマークが消去されたり、シールが剥がれ落ちたりして、電気回路のネットに影響のない不良品が、電気チェッカー検査、外観検査を合格し、さらに良品として出荷されるといった事故が発生する。また、油性マーカーによるマークやシールが残ったまま最終検査工程まで進んだ場合でも、油性マーカーによるマークやシールを外観検査で見落とすことがあり、そのまま良品として出荷される事故も発生する。
【0005】
上記した油性マーカーによるマークやシール以外に、工程不良の基板にドリルなどで穴をあけて最終の電気チェッカー検査でこのドリル穴の有無を検出する方法も用いられている。この場合には、電気チェッカー検査で不良品の選別が確実に行われるが、電気チェッカー検査の結果では「オープン不良の多発」という結果しか出ないため、電気チェッカー検査での検査効率が著しく低下するばかりでなく、その不良品がどの製造工程で発生したものかを判別することが困難となり、製造工程への迅速なフィードバックが行えない。
【0006】
一方、複数のプリント基板を1枚のキットに仕上げるいわゆる「キット基板」、例えば、5台が1キットになったプリント基板において、そのうちの1台が工程途上で不良品となり、この不良品を判別するためにキット基板にドリル等で孔をあけた場合、最終電気チェッカー検査では、オープン不良が多発し、残りの4台が良品かどうか判定できなくなってしまう。これを回避するためには、キット基板内の5台の基板について、これらを1台ずつ電気チェッカー検査にかけるしかなく、作業効率が著しく低下する。
【0007】
また、金型による外形打ち抜き工程が含まれる場合、特に2回以上の外形打ち抜き工程が含まれる場合に、所定の外形打ち抜き工程が行われずに最終検査工程まですすんだ基板は、その電気回路に不良個所がなければ、電気チェッカー検査には合格する。このような基板は、その後の外観検査で打ち抜き不良品として選別されることになるが、目視に頼る検査では、このような不良品の流出を完全に防止することが困難である。
【0008】
この発明は、上記の問題点に鑑みてなされたものであり、プリント基板の製造の過程において発生した不良品を確実にかつ効率よく判定するとともに、判定結果を製造工程へ迅速にフィードバックできる不良判定のための手法を提供することを目的とする。
【0009】
【課題を解決するための手段】
この発明によれば、絶縁層と配線層を順次重ねて作製されるプリント基板の不良判定方法であって、配線層を形成する際に、絶縁層を貫通する複数のスルホールパターンと、これらのスルホールパターンを絶縁層に沿って選択的に導通させる表面パターンとからなる検査記録用マークを配線層の近傍に導体パターンで形成し、次いで、各配線層を検査項目毎に検査した際に、検査項目に対応して検査記録用マーク上に予め設定された検査項目部位に、その検査結果をパターンの断線により記録し、作製されたプリント基板を検査する際に、このプリント基板の外層の検査記録用マークの導通を測定することにより、プリント基板の内層の配線層に関する検査結果を判定するプリント基板の不良判定方法が提供される。
【0010】
すなわち、それぞれの配線層を形成する際に、検査記録用マークを、配線層の形成と略同時に導体パターンで形成し、それぞれの検査記録用マークに断線という容易に消去されない形態で検査結果を検査項目毎に記録し、作製されたプリント基板の外層の検査記録用マークから電気チェッカーを用いてプリント基板の内層に封じ込まれた配線層の検査結果の記録を判定することができる。
検査結果は、検査項目毎に確実に記録されるので、プリント基板の製造の過程において発生した不良品を確実に選別できる。
【0011】
検査記録用マークが、配線層の形成と略同時に形成され、さらに配線層の検査に用いる電気チェッカーを用いて検査記録用マークを検査できるので、不良品の選別に要する時間及び検査用の部材を著しく節減することができる。
また、プリント基板の内層に封じ込まれた検査結果の記録を判定することにより、各製造工程の不良傾向の分析が可能となり、その分析結果を製造工程へ迅速にフィードバックできる。
さらに、検査記録用マークを電気チェッカー検査のネットデータに取り込むことにより、電気チェッカー検査でこれら不良品の流出を確実に防止することができる。
【0012】
この発明における検査項目部位のパターンの断線は、検査結果に応じて検査記録用マーク上に付される検査記録用の「マーク」として機能するものであり、このマークを付すもの(検査員)と付されたマークを判定するもの(電気チェッカー検査のネットデータ)との間で「マーク」としての断線のルールが、予め設定されていれば、「不良」の項目に対応する部位に断線を施してもよいし、「異常なし」の項目に対応する部位に断線を施してもよい。
【0013】
検査項目部位のパターンの断線がドリル孔で行われることにより、油性マーカーによるマークやシールのような欠落がなく、かつパターンの断線が配線層の形成工程に組み込まれることにより迅速なマーキングが可能となる。
さらに、ドリル孔が、各配線層を形成する際に用いられたドリルビットにより形成され、穿孔プリント基板の外層の検査記録用マークの導通を測定する際に、このドリル孔の表面形状を観察して配線層のドリル孔を判定することができる。これにより、配線層のドリル孔の加工品質を判定して、その結果をドリルビットの寿命の不良判定やドリルビットの材質、形状の改善等にフィードバックすることができる。
【0014】
この発明における検査項目としては、絶縁層に対する平面配線パターン形成、スルホール形成、ソルダーレジスト、シンボル印刷、外形加工、表面処理の工程についての項目を含む。
検査項目部位は、配線層形成用の導体パターンで検査記録用マークの近傍に付された識別パターンにより明示されるのが好ましい。
【0015】
この発明におけるプリント基板は、複数のプリント基板を1枚のキットに展開したキット板からなるものが挙げられ、検査記録用マークが、キット板に展開されたプリント基板のそれぞれに対応して形成されることが好ましい。これによって、プリント基板とその検査記録用マークの対応が明確になり、錯誤のない判定が可能になる。
検査記録用マークのそれぞれが、絶縁層の積層方向における同一位置に形成されることにより、基板面に対して直交するスルホールパターンを検査記録用マークとして形成することができ、電気チェッカー検査での正確な判定が可能になる。
【0016】
この発明によれば、絶縁層と配線層を順次重ねて作製されるプリント基板の検査結果を記録するための検査記録用マークであって、検査記録用マークが、各配線層を形成する際に配線層の近傍に導体パターンで形成された、絶縁層を貫通する複数のスルホールパターンと、これらのスルホールパターンを絶縁層に沿って選択的に導通させる表面パターンとからなり、配線層の検査項目に対応した検査項目部位が検査記録用マーク上に設定され、かつ配線層形成後の検査項目に対応する検査結果が、検査項目部位のパターンの断線により記録されたとき、作製されたプリント基板の外層の検査記録用マークの導通を測定することにより、プリント基板の内層の配線層に関する検査結果を判定可能なプリント基板の検査記録用マークが提供される。
【0017】
検査記録用マークの具体例としては、スルホールパターンが、所定の間隔を有して形成された島状の導体パターンからなり、表面パターンが、隣接する島状のパターンを接続する線状の導体パターンからなるものが挙げられる。
【0018】
この発明の別の観点によれば、絶縁層と配線層を順次重ねて作製されるプリント基板の外形打ち抜き工程を検査する方法であって、配線層を形成する際に、打ち抜き予定部分を介して導通する打ち抜き検査用マークを絶縁層上に導体パターンで形成し、打ち抜き工程終了後に、打ち抜き検査用マークの導通を測定し、打ち抜き不良を判定するプリント基板の不良判定方法が提供される。
この発明におけるプリント基板の外形打ち抜き工程は、製品基板を捨て板部分と分離するミシン目状の分離ラインや製品基板の固定のためのビス孔を形成するための打ち抜き、あるいは、製品基板の一部の輪郭を補助的に修正するための打ち抜き等が含まれる。
【0019】
また、この発明によれば、絶縁層と配線層を順次重ねて作製されるプリント基板の外形打ち抜き工程を検査する検査用マークであって、配線層を形成する際に、打ち抜き予定部分を介して導通するよう絶縁層上に導体パターンで形成され、打ち抜き工程終了後に、検査用マークの導通を測定し、打ち抜き不良を判定するための打ち抜き検査用マークが提供される。
打ち抜き検査用マークの具体例としては、その中間部が打ち抜き予定部分を通るように形成された形状、例えば、コ字状の導体パターンからなるものが挙げられる。
【0020】
【発明の実施の形態】
以下、図1から図6を参照して、本発明によるプリント基板の不良判定方法と、不良判定に用いられるマークについてその実施の形態を説明する。
実施例1
まず、図1から図4に基づいて、プリント基板の内層の配線層に関する検査結果を判定する判定方法と、この不良判定に用いられる検査記録用マークの一例を説明する。
【0021】
この例では、図1に示すように、2台の製品基板20が1枚の基板上に展開されたキット板30の捨て板部分25に、本発明の検査記録用マーク10が、それぞれの製品基板20に対応して設定される。
キット板30は、図2の拡大断面図に示すように、絶縁層5の表裏(5−1から5−6)に配線層となる導体層を配設した両面コア基材11、12、13を、絶縁性の接着層15、16を介して重ねた6配線層仕様のプリント基板である。製品基板20は、上記の両面コア基材に対する平面配線パターン形成、スルホール形成、ソルダーレジスト、シンボル印刷、外形加工、表面処理等の製造工程により作製される。配線層は、その1層目から6層目までが、図中の絶縁層表面5−1から5−6のそれぞれに対応して形成される。
【0022】
検査記録用マーク10は、上記の製造工程を検査項目として、その検査結果を記録するための検査記録用マークであって、図2の拡大断面図及び図3の拡大平面図に示すように、製品基板20の製造工程と、同時にあるいは前後して製品基板20の裏面となる両面コア基材11から内部の両面コア基材12を経て表面となる両面コア基材13にわたって順次、積層して形成される。
【0023】
検査記録用マーク10は、接着層15、16を含む絶縁層5を部分的に、すなわち盲孔、あるいは、捨て板部分25の表裏にわたって貫通する貫通孔に形成されたスルホールパターンからなる複数の丸ランド1(1a,1b,1c,1d)と、所定の絶縁層5に沿って隣接する丸ランド1を互いに導通させる表面パターン2(2a,2b,2c)とからなる。検査記録用マーク10は、製品基板20の回路を形成するのと同じ導体パターンでエッチング等により形成される。なお、図3の破線部分が各表面パターン2の形成部位を示す。
【0024】
検査記録用マーク10の外側には、所定の幅で形成された帯状の識別パターン3が形成される。識別パターン3は、丸ランド1及び表面パターン2のそれぞれを識別するために、一端に尖った形状の先鋭端3aを有する。先鋭端3aとともに、あるいは先鋭端3aを設ける代わりに、他の識別パターン、例えば、各丸ランド1の近傍にアルファベット「A」、「B」、「C」、「D」を順に導体パターンで形成してもよい。
【0025】
丸ランド1(1a,1b,1c,1d)及び識別パターン3は、製品基板20の配線層が形成される絶縁層表面5−1から5−6までの平面と同一平面を有する捨て板部分25の絶縁層表面5−1から5−6までの平面に形成され、かつ積層方向で完全に重なりあう、絶縁層5上の同一位置に設定される。
表面パターン2(2a,2b,2c)は、表面パターン2aが丸ランド1aと1bを、表面パターン2bが丸ランド1bと1cを、表面パターン2cが丸ランド1cと1dを、それぞれ接続し、各絶縁層5によって丸ランド1を接続する部位が変わるよう設定される。この例では、表面パターン2の設定部位が、図4に示す斜線を施した部位となる。
【0026】
すなわち、絶縁層表面5−1に形成される1層目が丸ランド1のみの設定〔図4(a)〕、絶縁層表面5−2に形成される2層目が丸ランド1と表面パターン2aの設定〔図4(b)〕、絶縁層表面5−3に形成される3層目が丸ランド1と表面パターン2bの設定〔図4(c)〕、絶縁層表面5−4に形成される4層目が丸ランド1のみの設定〔図4(d)〕、絶縁層表面5−5に形成される5層目が丸ランド1と表面パターン2cの設定〔図4(e)〕、絶縁層表面5−6に形成される6層目が丸ランド1のみの設定〔図4(f)〕となっている。なお、検査記録用マーク10の外層パターン、すなわち、1層目と6層目は、ソルダーレジスト等に被覆されないような形成及び扱いをすることが好ましい。
【0027】
次に、上記の製造工程の過程における検査記録用マーク10へ、各検査項目毎に検査結果を記録する手順について説明する。
なお、この例では、最終完成品のプリント基板について、丸ランド1a〜1b、1b〜1c、1c〜1dはいずれも電気的に導通した状態になる(1a〜1dも導通している)。
製品基板20の製造工程で不良が発生した場合、各配線層に対応する検査記録用マーク10の検査項目部位に検査結果を記録する。検査項目部位は、各配線層の検査項目に対応して検査記録用マーク10上に設定され、検査結果に応じてドリル孔によって断線可能な部位である。
【0028】
検査項目と検査項目に対応する検査記録用マーク10の検査項目部位の一例を以下に示す。
1層目及び6層目の回路形成工程の不良:丸ランド1c
2層目の回路形成工程の不良:表面パターン2aの中央部分
3層目及び4層目の回路形成工程の不良:表面パターン2bの中央部分
5層目の回路形成工程の不良:表面パターン2cの中央部分
スルホール孔あけ工程の不良:丸ランド1b
ソルダーレジストあるいは、シンボル印刷の不良:丸ランド1c
外形加工、表面処理及びその他の不良:丸ランド1d
【0029】
断線に用いられるドリル孔は、各丸ランド1の直径よりも一回り大きなドリル径のドリルビットによって形成する。
上記した検査項目と検査記録用マーク10の検査項目部位は、それらの割り振りのルールが、各製造工程における検査員、最終の電気チェッカー検査員及び製造工程に関与する者の間で約束されておれば、任意に設定してもよい。また、検査項目の増加に対応して、検査項目部位を表面パターン2の中央から両端寄りの部位に設定したり、丸ランド1及び表面パターン2を増やすことにより検査項目部位を増設できる。また、この例では、6層ブラインドバイアホール仕様のプリント基板に4つの丸ランド1を有する検査記録用マーク10を設定したが、積層数の増減に応じて、設定する丸ランド1及び表面パターン2を増減することもできる。
【0030】
最終の電気チェッカー検査工程では、最終完成品のプリント基板について、配線層の回路ネットの検査と同時に、検査記録用マーク10の外層パターンの検査が行われる。この検査工程において、検査記録用マーク10の外層パターンを介してオープン不良が検出されたとき、そのオープン個所を示すチェッカーネットアドレスからどの工程の不良であるかを即座に検出できる。
【0031】
検査記録用マーク10の仕様の一例を以下に示す。
識別パターン3の外寸:11.5×3.0mm
丸ランド1の直径:φ0.75mm
表面パターン2の線幅:0.15mm
スルホール4の孔径:φ0.35mm
丸ランド1のピッチ:2.5mm
【0032】
次に、この検査記録用マーク10を、配線層に形成されたスルホールの加工品質を判定するために用いる方法について説明する。この例では、捨て板部分25の外層に形成された検査記録用マーク10の導通を測定する際に、配線層のスルホールを形成する際に用いられたドリルビットによるドリル孔の表面形状を併せて検査する。
まず、チェックの対象となるドリル孔を検査するための検査部位を検査記録用マーク10の近傍に設定する。検査部位は、識別パターン3内であってもよい。また、チェックの対象となるスルホールの位置に対応する検査部位を丸ランド1に割り振ってもよい。
【0033】
次に、NCドリルによるスルホール孔あけ加工を行うプログラムに基づいて、製品基板20内を孔あけした後、新しいドリルビットに交換する直前のドリルビットで、検査記録用マーク10近傍の対応する検査部位を穿孔する。これにより、検査部位に形成されたスルホールが、ドリルビットの切れが一番悪い状態であけられた孔となり、この孔をサンプルとして、その断面等を観察することにより、製品基板20内の孔の加工品質を分析することができる。
【0034】
実施例2
図5及び図6に基づいて、外形加工を行う際に2回以上の金型打ち抜きを行うプリント基板において、所定の打ち抜き加工が適正に行われたか否かを判定する不良判定方法及びこの不良判定に用いられる打ち抜き検査用マークの一例を説明する。
図5は、上記検査前の打ち抜き検査用マークの状態を示す拡大平面図であり、図6は、上記検査後の打ち抜き検査用マークの状態を示す拡大平面図である。
【0035】
この例では、キット板90が、断続して矩形状に形成された打ち抜き用のスリット8(8a,8b,8c・・・・)を介して内・外に区画形成される製品基板80と捨て板部分85とからなり、スリット8が、製品基板80と捨て板部分85とを分離する分離ラインとなる。また、スリット8は、打ち抜き時に適正な外形打ち抜きが行われる等の条件を満たすスリット形成用金型の設計上の制約により、この外形打ち抜きを行うとき、各コーナー部分に形成されるスリット部8bのみが、2回目の金型打ち抜き工程で打ち抜かれるようプログラムの設定がなされているものとする。
【0036】
打ち抜き検査用マーク70は、このスリット部8bの打ち抜きが適正に行われているか否かを判定するために、キット板90の外層に形成された導体パターンであり、図5に示すように、捨て板部分85に2つの丸ランド71、72を設定し、丸ランド71、72が両端となる「コ」字を描くようにスリット形成予定部8b−1をまたいで丸ランド71と丸ランド72を接続する。
一方、電気チェッカーのネットデータは、その接続端子となる丸ランド71、72間がオープンになった場合に良品と判定するように編集しておく。
【0037】
所定の製造工程を経たプリント基板90に対して、電気チェッカーで丸ランド71と丸ランド72の導通を測定する。2回目の外形打ち抜きが適正に実施されておれば、図6に示すように、形成されたスリット8bによって打ち抜き検査用マーク70が切断されて良品の判定となるが、万一、2回目の打ち抜き加工が忘れられていたような場合には、完全な形で残された打ち抜き検査用マーク70によって丸ランド71、72間が導通して不良品の判定となる。したがって、スリット形成予定部分8b−1の打ち抜き不良を、目視に頼ることなく、電気チェッカーで確実に検出することができる。
【0038】
打ち抜き検査用マーク70は、打ち抜き予定部分を介して導通しておれば、その形状及び形成される位置は特に限定されない。また、電気チェッカーとの接続端子(丸ランド71、72)は、製品基板80内の外層に形成されてもよいし、製品基板80と捨て板部分85にまたがるようにこれらの外層に形成されてもよい。
【0039】
【発明の効果】
本発明により、以下の効果が得られる。
(1)製造工程の過程で発生した不良品を最終の電気チェッカー検査工程で確実に検出することができる。
(2)どの工程で発生した不良であるかを、電気チェッカーのアドレスネットから直ちに検出することができるため、露光用フィルムの欠陥など、不良内容の速やかなフィードバックを加工工程に反映させることが可能であり、連続不良の発生を最小限に抑えることができる。
(3)最終外観検査工程で油性マーカーやシールによるマークを見て判定する代わりに、電気チェッカー検査にて選別することができるため、不良マークを付けた品物が良品として出荷される事故が防止される。
(4)プリント基板の製品の外側に検査記録用マークを設定することにより、従来の不良基板への穿孔によるマーキングと比べて、電気チェッカー検査時のオープン不良のモードでのポイント数が少なく、電気チェッカー検査の作業効率が向上する。
(5)複数の基板を展開したキット基板においては、不良基板の特定が容易になる。特に、従来のように不良基板への穿孔を製品基板内に施したときに、不良基板が特定できなくなるといった問題を防止できる。
(6)検査記録用マークを、さらに製品内のスルホールの品質確認のために用いることにより、スルホールの品質確認のための部位を別途設ける必要がなく、検査記録用マークがプリント基板内で占有する面積を削減することができる。さらに、検査すべきポイントを検査記録用マークに集中させることができ、チェック作業を指導するような場合にも、簡単かつ的確に検査項目部位を教示することができる
【図面の簡単な説明】
【図1】 本発明によるプリント基板及びプリント基板検査用の検査記録マークの一例を説明する平面図。
【図2】 図1のプリント基板の構成及び検査記録用マークを説明する拡大断面図。
【図3】 図1の検査記録用マークの拡大平面図。
【図4】 図1の検査記録用マークの構成の詳細を説明する拡大平面図。
【図5】 リント基板及びプリント基板検査用の打ち抜き検査用マークの一例を説明する平面図。
【図6】 図5の打ち抜き検査用マークの機能を説明する平面図。
【符号の説明】
1(1a〜1d) 丸ランド(検査記録用マーク)
2(2a〜2c)表面パターン(検査記録用マーク)
3 識別パターン
3a 先鋭端(識別パターン)
5 絶縁層
10 検査記録用マーク
20 製品基板
30 キット基板
70 打ち抜き検査用マーク
80 製品基板
90 キット基板

Claims (8)

  1. 絶縁層と配線層を順次重ねて作製されるプリント基板の不良判定方法であって、
    配線層を形成する際に、絶縁層を貫通する複数のスルホールパターンと、これらのスルホールパターンを絶縁層に沿って選択的に導通させる表面パターンとからなる検査記録用マークを配線層の近傍に導体パターンで形成し、
    次いで、各配線層を検査項目毎に検査した際に、検査項目に対応して検査記録用マーク上に予め設定された検査項目部位に、その検査結果をパターンの断線により記録し、
    作製されたプリント基板を検査する際に、このプリント基板の外層の検査記録用マークの導通を測定することにより、プリント基板の内層の配線層に関する検査結果を判定するプリント基板の不良判定方法。
  2. 検査項目部位のパターンの断線が、ドリル孔による請求項1に記載のプリント基板の不良判定方法。
  3. ドリル孔が、各配線層を形成する際に用いられたドリルビットにより形成された孔部であり、穿孔プリント基板の外層の検査記録用マークの導通を測定する際に、このドリル孔の表面形状を観察して配線層のドリル孔の加工品質を判定する請求項2に記載のプリント基板の不良判定方法。
  4. 検査項目が、絶縁層における平面配線パターンの形成、スルホールの形成、ソルダーレジスト、シンボル印刷、外形加工、表面処理のいずれかの工程についての項目を含み、検査項目部位が、配線層形成用の導体パターンで検査記録用マークの近傍に付された識別パターンにより明示される請求項1から3のいずれか1つに記載のプリント基板の不良判定方法。
  5. プリント基板が、複数のプリント基板を1枚のキットに展開したキット板からなり、検査記録用マークが、キット板に展開されたプリント基板のそれぞれに対応して形成される請求項1から4のいずれか1つに記載のプリント基板の不良判定方法。
  6. 検査記録用マークのそれぞれが、絶縁層の積層方向における同一位置に形成される請求項1から5のいずれか1つに記載のプリント基板の不良判定方法。
  7. 絶縁層と配線層を順次重ねて作製されるプリント基板の検査結果を記録するための検査記録用マークであって、
    検査記録用マークが、各配線層を形成する際に配線層の近傍に導体パターンで形成された、絶縁層を貫通する複数のスルホールパターンと、これらのスルホールパターンを絶縁層に沿って選択的に導通させる表面パターンとからなり、
    配線層の検査項目に対応した検査項目部位が検査記録用マーク上に設定され、かつ配線層形成後の検査項目に対応する検査結果が、検査項目部位のパターンの断線により記録されたとき、作製されたプリント基板の外層の検査記録用マークの導通を測定することにより、プリント基板の内層の配線層に関する検査結果を判定可能なプリント基板の検査記録用マーク。
  8. スルホールパターンが、所定の間隔を有して形成された島状の導体パターンからなり、表面パターンが、隣接する島状のパターンを接続する線状の導体パターンからなる請求項7に記載のプリント基板の検査記録用マーク。
JP23997499A 1999-08-26 1999-08-26 プリント基板の不良判定方法及びこの判定に用いるマーク Expired - Fee Related JP3714828B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23997499A JP3714828B2 (ja) 1999-08-26 1999-08-26 プリント基板の不良判定方法及びこの判定に用いるマーク

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23997499A JP3714828B2 (ja) 1999-08-26 1999-08-26 プリント基板の不良判定方法及びこの判定に用いるマーク

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2005207593A Division JP2005354094A (ja) 2005-07-15 2005-07-15 プリント基板の不良判定方法及びこの判定に用いるマーク

Publications (2)

Publication Number Publication Date
JP2001068819A JP2001068819A (ja) 2001-03-16
JP3714828B2 true JP3714828B2 (ja) 2005-11-09

Family

ID=17052610

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23997499A Expired - Fee Related JP3714828B2 (ja) 1999-08-26 1999-08-26 プリント基板の不良判定方法及びこの判定に用いるマーク

Country Status (1)

Country Link
JP (1) JP3714828B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007234890A (ja) * 2006-03-01 2007-09-13 Matsushita Electric Ind Co Ltd テストクーポン
CN103743991A (zh) * 2013-12-27 2014-04-23 广州兴森快捷电路科技有限公司 Pcb板的导电孔电性能测试方法及装置
CN106501706B (zh) * 2016-11-03 2019-06-04 昆山万像光电有限公司 一种印刷电路板的盲孔检测方法
KR102108369B1 (ko) * 2019-10-11 2020-05-07 (주)티케이씨 다층 코일 인쇄 회로 기판의 내층 불량 마킹 장치

Also Published As

Publication number Publication date
JP2001068819A (ja) 2001-03-16

Similar Documents

Publication Publication Date Title
US7358619B2 (en) Tape carrier for TAB
TW200829091A (en) Lot traceable printed circuit board
JP3714828B2 (ja) プリント基板の不良判定方法及びこの判定に用いるマーク
KR101572089B1 (ko) 인쇄회로기판 검사방법
CN109029225A (zh) 一种微盲孔镭射成孔质量定期检测方法
JPH04506728A (ja) 多層印刷回路基板及びその所定順序での組立て状態検査方法
JP2005354094A (ja) プリント基板の不良判定方法及びこの判定に用いるマーク
KR100645645B1 (ko) 마이크로 비아홀의 테스트 쿠폰이 구비된 인쇄회로기판 및그 제조 방법
JP2734367B2 (ja) 多層プリント配線板およびその製造方法
CN112714541B (zh) 一种多层pcb板结构及测试方法
KR20080004988A (ko) 인쇄회로기판
JPS60186088A (ja) プリント配線板
JP3206635B2 (ja) 多層印刷配線板
JP2990105B2 (ja) 印刷配線板の製造方法
JPH0766517A (ja) テストクーポンセット
JPH0421104Y2 (ja)
CN215499725U (zh) 一种电路板
CN212413708U (zh) Pcb制程能力综合检测的治工具
JPH02297996A (ja) プリント基板の微細スルーホール欠陥検出方法
JPS6171691A (ja) 分割用プリント基板の分割溝配設もれ検出方法
KR200217494Y1 (ko) 회로의 단면적 검사용 회로가 인쇄된 인쇄회로기판
KR100633055B1 (ko) 프루브 카드
JPH03191590A (ja) プリント配線基板
CN115979871A (zh) 钻孔测试评估方法
JPH05259605A (ja) プリント基板及びその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050517

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050715

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050809

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050823

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080902

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090902

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090902

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100902

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110902

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120902

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130902

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees