CN101212896B - 印刷线路板的检查方法以及印刷线路板 - Google Patents

印刷线路板的检查方法以及印刷线路板 Download PDF

Info

Publication number
CN101212896B
CN101212896B CN2007101932357A CN200710193235A CN101212896B CN 101212896 B CN101212896 B CN 101212896B CN 2007101932357 A CN2007101932357 A CN 2007101932357A CN 200710193235 A CN200710193235 A CN 200710193235A CN 101212896 B CN101212896 B CN 101212896B
Authority
CN
China
Prior art keywords
path
printed substrate
layer pattern
district
interior layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2007101932357A
Other languages
English (en)
Other versions
CN101212896A (zh
Inventor
唐沢纯
铃木大悟
玉井定广
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN101212896A publication Critical patent/CN101212896A/zh
Application granted granted Critical
Publication of CN101212896B publication Critical patent/CN101212896B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/2805Bare printed circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0266Marks, test patterns or identification means
    • H05K1/0268Marks, test patterns or identification means for electrical inspection or testing
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4679Aligning added circuit layers or via connections relative to previous circuit layers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09509Blind vias, i.e. vias having one side closed
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16Inspection; Monitoring; Aligning
    • H05K2203/162Testing a finished product, e.g. heat cycle testing of solder joints
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

根据一个实施例,在印刷线路板(1,41,61)的检查方法中,制备用于检查的配备外层表面(5a,5b)和内层表面(5c,5f)的印刷线路板(1,41,61)。印刷线路板(1,41,61)包括外层表面(5a,5b)上设置的层面区(9),从层面区(9)延展到内层表面(5c,5f)的通路(10),和内层表面(5c,5f)上设置的内层图形(21),其中当印刷线路板(1,41,61)中的通路移位在容限范围之内时,内层图形(21)电连接到通路(10)。层面区(9)与内层图形(21)之间的导通状态受到检测。

Description

印刷线路板的检查方法以及印刷线路板
技术领域
本发明的一个实施例涉及印刷线路板以及印刷线路板的检查方法。
背景技术
在制造多层印刷线路板时,内层表面有时会相对于外层表面发生移位(该移位将称为″通路移位″)。在该情形中,当在外层表面上形成用于形成向内层表面上的层面区(以下称为内层层面区)的层间连接的通路时,该通路会相对于内层层面区发生移位。当通路相对于内层层面区移位时,就可能发生“Zaochi”。
所谓″Zaochi″是一种有害状态,其中部分通路位于目标层面区之外,并且该部分通路与该层面区完全没有关系。″目标层面区″是设置在内层表面上并对应于所述通路的层面区。当“Zaochi”发生时,通路镀层的一部分局部减薄,并在键合到该通路的凸点中形成空洞,即发生不良键合。为了保证印刷线路板的产品质量,必须在制造过程中检查所述通路移位是否在容限范围之内。
第63-4960号日本专利申请公报(KOKOKU)披露了一种能电检测这样的通路移位的多层印刷线路板。在该印刷线路板中设置不连接到任何内层图形的穿透孔,并且在将要检查的内层上设置检测图形,该检测图形设置于所述穿透孔周围并且与其相隔预定距离。在该印刷线路板中,如果通路移位小于预定量,则检测图形与穿透孔分离,而如果通路移位大于预定量,则检测图形与穿透孔导通。因此,人们可以通过检查穿透孔与检测图形之间的导通状态确定通路移位是否在容限范围之内。
内层表面上的层面区以及印刷线路板中的线路图形通常是通过刻蚀工艺从实心铜箔去除不需要的部分形成的。为了如上述专利公报所述在内层表面上形成检测图形,通过刻蚀工艺与层面区和线路图形一起同时形成检测图形。
当由于制造容差使通过刻蚀去除的铜的数量变大时,层面区变小,并且穿透孔与检测图形之间的距离变大。在该情形中,虽然层面区变小并发生诸如“Zaochi”的缺陷,但孔洞图形的距离变大以致所述检测图形往往与所述穿透孔分离,因而存在这样的担心,即错误地确定产品合格。换而言之,存在这样的担心,即检查处理无法发现某些缺陷,例如“Zaochi”缺陷。
另一方面,当由于制造容差通过刻蚀去除的铜的数量变小时,层面区变大,而穿透孔与检测图形之间的距离变小。在该情形中,虽然层面区变大并且未发生缺陷,但是所述距离变小。相应地,检测图形往往容易与穿透孔导通,因而存在这样的担心,即错误地确定产品不合格。换而言之,存在这样的担心,即没有诸如“Zaochi”缺陷的产品也被错误地确定为不合格。因此,在使用这样的检测图形的检测方法被应用的情形中,当制造容差大时,存在检测结果无法精确反映产品实际状态的可能性。
发明内容
本发明的一个目的是提供一种印刷线路板的检查方法,该方法能高度精确地检查所述通路移位。
本发明的另一个目的是提供一种印刷线路板,该印刷线路板能高度精确地检查所述通路移位。
为了实现上述目的之一,根据本发明的一个实施例的印刷线路板的检查方法包括:制备配备外层表面和内层表面的印刷线路板,该印刷线路板包括外层表面上设置的层面区,从该层面区延展到内层表面的通路,和内层表面上设置的内层图形,其中当印刷线路板中的通路移位在容限范围之内时,内层图形电连接到该通路。层面区与内层图形之间的导通状态受到检测。
为了实现另一个目的,根据本发明的一个实施例的印刷线路板包括:外层表面上设置的层面区;从该层面区延展到内层表面的通路;和内层表面上设置的内层图形,其中当印刷线路板中的通路移位在容限范围之内时,所述内层图形电连接到该通路。
通过这样的配置,可以高度精确地检查所述通路移位。
本发明的其他目的和优势将通过以下说明进行阐述,其中一部分通过说明显而易见,或者可以通过实践本发明进行了解。本发明的目的和优势可以通过下文特别指出的手段和组合实现并获得。
附图说明
包括在本说明书中并构成说明书的一部分的附图图释本发明的实施例,并连同上文的总体说明和下文给出的对各个实施例的详细说明一起用于解释本发明的原理。
图1是显示根据本发明的第一实施例的印刷线路板的示例性平面图;
图2是沿图1所示印刷线路板中的线F2-F2的示例性剖面图;
图3是显示根据第一实施例的印刷线路板的示例性分解透视图;
图4是显示未发生通路移位时根据第一实施例的印刷线路板的试样的示例性剖面图;
图5是显示发生通路移位时根据第一实施例的印刷线路板的试样的示例性剖面图;
图6是以模型形式显示根据第一实施例的印刷线路板的叠层处理的示例性透视图;
图7是以模型形式显示在根据第一实施例的印刷线路板中形成外层图形的处理的示例性透视图;
图8是显示根据第一实施例的印刷线路板的检查处理的示例性透视图;
图9是显示根据第一实施例的印刷线路板的检查处理的示例性透视图;
图10是显示根据本发明的第二实施例的印刷线路板的试样的示例性透视图;
图11是显示沿内层表面观察时根据第二实施例的印刷线路板中的试样结构的示例性剖面图;
图12是显示根据本发明的第三实施例的印刷线路板的试样的示例性透视图;以及
图13是显示沿内层表面观察时根据第三实施例的印刷线路板的试样结构的示例性剖面图。
具体实施方式
下文将参照附图说明根据本发明的各个实施例。
首先参照图1到9说明根据本发明的第一实施例的印刷线路板1以及印刷线路板1的检查方法。
图1显示整个印刷线路板1。举例来说,印刷线路板1是作为制造单位的叠层板(称为工件),其中包含多个作为产品的产品部分2。各个产品部分2在后续步骤中从印刷线路板1中切割出来,并作为系统板安装在电子装置上。
印刷线路板1包含试样3,举例来说,包含四个试样,试样位于印刷线路板1的外围部分并在产品部分2之外。试样3连同产品部分2整体层叠,并且其层叠状态与产品部分2相同。在本说明书中,″印刷线路板″涉及叠层板,其上尚未涂覆阻焊剂并且尚未完成。
如图2所示,印刷线路板1是包含导电层的多层板,举例来说,包含六个导电层。印刷线路板1具有两个外层表面5a和5b和其上形成导电层的四个内层表面5c,5d,5e和5f。内层层面区7分别形成在产品部分2的内层表面5c和5f上。以下采用其上设置内层层面区7的内层表面5c作为将要检查的内层表面的一个实例进行说明,并且将详细说明用于检查内层表面5c相对于外层表面5a的内层不对准的结构。
如图3所示,内层层面区7形成在产品部分2的内层表面5c上。内层层面区7电连接到作为系统板电路的一部分的内层图形8。层面区9形成在产品部分2的外层表面5a上。层面区9上设置连接到内层层面区7的通路10。层面区9和内层层面区7通过通路10电互连。当印刷线路板1中不存在通路移位时,通路10的中心在位置上对应于内层层面区7的中心。
如产品部分2的情形,层面区9和通路10形成在各个试样3的外层表面5a上。即,通路10从层面区9延展到内层表面5c。试样3的内层表面5c上设置对应于通路10的区域A。在该实施例中,区域A的外形与产品部分2的内层层面区7的外形相同。当印刷线路板1不存在通路移位时,通路10的中心在位置上对应于区域A的中心。因此,当试样3的通路10在区域A之内时,产品部分2的通路10置于内层层面区7上。
在试样3的通路10的一部分移位到区域A之外的相反情形中,产品部分2的通路10的一部分移位到内层层面区7之外。在该实施例中,通路10是盲通路孔。本发明的说明书中使用的名词″通路″也包括穿透多层的穿透孔。
试样3的内层表面5c上设置内层图形21。在该实施例中,内层图形21的形状是线性图形。内层图形21从区域A的外侧延伸到通路10并到达区域A的内侧。如图4所示,在该实例中,所形成的内层图形21满足由以下等式(1)定义的关系:
c=a×2-(a+b)  …(1)
其中″a″表示通路10的半径,″b″表示通路移位的容限量(即,区域A的半径与通路10的半径之间的差),″c″表示从区域A的中心到内层图形21的尖端21a的距离。
在通路10的半径为60μm且通路移位的容限量″b″为50μm的情形中,内层图形32的尖端21a形成在距离区域A中心10μm的位置。换而言之,在不存在通路移位的情形中,所形成的内层图形21与通路10部分重合,重合长度对应于通路移位的容限量″b″。
如图4所示,当印刷线路板1中的通路移位在容限范围之内时,内层图形21与通路10接触。换而言之,内层图形21电连接到层面区9。如图5所示,当印刷线路板1中的通路移位在与设置内层图形21的方向相反的方向上超过容限范围时,内层图形21将位于通路10之外。换而言之,内层图形21与层面区9电分离。
如图2所示,试样3配备两个检测部分31和32。各个检测部分31,32包括层面区9,通路10和内层图形21。在一个检测部分31(将称为第一检测部分31)中,内层图形21在图2中的X1方向上朝向一个通路10延伸。在另一个检测部分32(将称为第二检测部分32)中,内层图形21在图2中的X2方向上朝向另一个通路10延伸。
第一检测部分31中的内层图形21与第二检测部分32中的内层图形21在相对于通路10不同的方向上延伸。方向X1与方向X2相差180°。通过这样的结构,当第一检测部分31中发生在设置内层图形21的方向上超过容限量″b″的通路移位时,内层图形21与第一检测部分31中的通路10接触,另一方面,内层图形21处在第二检测部分31中的通路10之外。
在第一实施例中,第一和第二检测部分31和32中的内层图形21互相作为整体而形成。换而言之,线性延伸的一个内层图形21形成第一和第二检测部分31和32的一部分。
下文将说明印刷线路板1的制造方法。
具有实心铜箔层的核心叠层板受到刻蚀处理以在试样3上去除不需要的铜并形成内层图形21。内层图形21与产品部分2的内层层面区7和内层图形8同时形成。
通过叠加工艺,具有实心铜箔层的绝缘层被层叠到其上形成内层图形21的核心叠层板的各个正面和反面上,并且通过刻蚀工艺分别在试样3和产品部分2中形成层面区9(图6和7)。在这些层面区9中通过激光或钻孔工艺形成孔洞,并且其内圆周表面经过镀覆从而形成通路10。结果,形成将要检查通路移位的印刷线路板1。
在通路移位检查中被发现为合格的印刷线路板1传送到后继步骤并且将产品部分2切割成系统板。被发现为不合格的印刷线路板1传送到分析步骤,重新考虑制造条件或类似条件。
下文将说明印刷线路板1的检查方法。
制备印刷线路板1。检测如此制造的印刷线路板中各个试样3的层面区9和内层图形21之间的导通状态。当检测结果显示层面区9与内层图形21之间导通时,通路10在区域A内并且通路移位在容限范围之内。(图8)
当检测结果显示层面区9与内层图形21分离时,部分通路10移位到区域A之外。在该情形中,估计印刷线路板1的通路移位在容限范围之外,并且因此产品部分2的通路10与内层层面区7未套准。(图9)
第一实施例的试样3包含两个检测部分,即第一和第二检测部分31和32。第一检测部分31的内层图形21和第二检测部分32的内层图形21在相反的方向上延伸。通过设置该两个检测部分,即使通路10移位到某一侧,内层图形21在第一和第二检测部分31和32的任何一个部分中也延伸到该一侧,并且其内层图形21与通路10导通,在其余的检测部分中内层图形21仍与通路10分离。因此,通过检测第一检测部分31中通路10与内层图形21之间以及第二检测部分32中通路10与内层图形21之间的导通状态,可以更精确地检测印刷线路板1的通路移位。
在本实施例中,第一和第二检测部分31和32共用一个内层图形21。当印刷线路板1的通路移位在容限范围之内时,第一检测部分31的层面区9通过内层图形21与第二检测部分32的层面区9导通。当印刷线路板1的通路移位超过容限范围时,第一检测部分31的层面区9与第二检测部分32的层面区9分离。因此,第一检测部分31中通路10与内层图形21之间以及第二检测部分32中通路10与内层图形21之间的导通状态可以通过检查第一检测部分31中的层面区9与第二检测部分32中的层面区9之间的导通状态进行检查。相应地,印刷线路板1的通路移位可以通过单个导通检查进行检测。
具体而言,如图2所示,举例来说,第一检测部分31与第二检测部分32的层面区9之间的导通状态通过使用检测器35测量层面区9之间的电阻进行检测。检测器35可以通过终端管脚直接连接到第一和第二检测部分31和32的层面区9,或者也可以连接到另外形成并电连接到层面区9的电连接区上。
如此设置的印刷线路板1的检查方法能够高度精确地检查通路移位。在由于制造误差通过刻蚀去除的铜的数量变大的情形中,内层层面区7变小,内层图形21的尖端部分变短。当内层层面区7变小时往往发生“Zaochi”缺陷。在该情形中,内层图形21也变小,通路10往往与内层图形21分离,并且印刷线路板1往往在产品检查中被确定为不合格。
在相反的情形中,由于制造误差通过刻蚀去除的铜的数量变小,内层层面区7变大,内层图形21的尖端部分变长。当内层层面区7变大时,不太会发生“Zaochi”缺陷。在该情形中,内层图形21变大。结果,容易使内层图形21与通路10导通,并且印刷线路板1往往被确定为合格。
当使用如此构成的印刷线路板1时,即使制造误差大,检查结果仍通常表示实际的产品状态。换而言之,制造误差对决定合格/不合格产生不利影响的可能性减低。即,检查处理无法发现“Zaochi”缺陷的可能性减低。另外,无缺陷产品被确定为不合格的可能性也减低,因此,通路移位的检查高度精确。从而提高了如此构成的印刷线路板1的生产量。
内层图形21构造为在不存在通路移位时与通路10局部重合,重合长度对应于容限量″b″。通过如此的构造,如果对内层图形21使用简单图形,则当通路移位在容限范围内时该图形将与通路10接触。当通路移位超出容限范围时,该图形将与通路10分离。
如果内层图形21线性成形,则图形设计方便并且其形成也简单。此外,还有当印刷线路板1中的通路移位发生在内层图形21的线宽方向上时也能检测到其通路移位。
印刷线路板1设计为设置第一和第二两个检测部分31和32,并且第一检测部分31中内层图形21朝向通路10延伸的方向与第二检测部分32中内层图形21朝向通路10延伸的方向相反。在这些检测部分中的一个部分中,即使通路10在其与内层图形21重合的方向上发生移位,在另一个检测部分中通路10仍与内层图形21分离。因此,可以可靠地检测到通路移位。当内层图形21在第一和第二检测部分31和32中的延伸方向相差180°时,通路移位的检测更为可靠。
在第一和第二检测部分31和32的内层图形形成为单个线性延伸的内层图形21的情形中,当通路移位在容限范围之内时,第一和第二检测部分31和32的层面区9互相导通。通过检测第一和第二检测部分31和32的层面区9之间的导通状态,可以在同一操作中检查第一和第二检测部分31和32中通路10与内层图形21之间的电导通状态。该特性有利于提高检查工作效率。
或者,分离的内层图形21分别用于第一和第二检测部分31和32中的内层图形。设置连接到内层图形21的穿透孔或通路,并且检测穿透孔或通路与层面区9之间的导通状态。
下文将参照图10和11说明根据本发明的第二实施例的印刷线路板41以及印刷线路板41的检查方法。在第二实施例中,具有与第一实施例的印刷线路板1相同功能的部分标以相同的参考编号并将省略对其的说明。
如图10所示,印刷线路板41中设置第一到第四检测部分31,32,45和46。第一到第四检测部分31,32,45和46各自包括层面区9,通路10和内层图形21。第一和第二检测部分31和32中的内层图形21以整体形式形成。第三和第四检测部分45和46中的内层图形21以整体形式形成。
如图11所示,第一检测部分31中内层图形21在朝向通路10的X1方向上延伸。第二检测部分32中内层图形21在朝向通路10的X2方向上延伸。方向X1和X2相差180°。在第三检测部分45中,内层图形21在朝向通路10的Y1方向上延伸。在第四检测部分46中,内层图形21在朝向通路10的Y2方向上延伸。
方向Y1和Y2相差180°。方向Y1和X1相差90°。因此,印刷线路板41设计为在第一到第四检测部分31,32,45和46中内层图形在相差90°的方向上朝向通路10延伸。
印刷线路板41的外层表面5a上设置第一和第二电连接区51和52以及线路图形53。线路图形53电连接第一电连接区51和第一检测部分31的层面区9,第二检测部分32的层面区9和第三检测部分45的层面区9,以及第四检测部分46的层面区9和第二电连接区52。因此,当通路移位在容限范围之内时,线路图形53与内层图形21合作电串联连接第一到第四检测部分31,32,45和46的层面区9。
下文说明印刷线路板41的检查方法。
首先,对印刷线路板41中第一和第二电连接区51和52之间的导通状态(即,线路图形53的导通状态)进行检测。当检测到第一和第二电连接区51和52之间导通时,在各个第一到第四检测部分31,32,45和46中通路10与内层图形21导通。换而言之,第一和第二电连接区51和52之间的导通表示印刷线路板41中的通路移位在容限范围之内。
当第一和第二电连接区51和52互相分离时,在第一到第四检测部分31,32,45和46中一个或多个地点中通路10与内层图形21分离。换而言之,该分离表示印刷线路板41的通路移位超出容限范围。
印刷线路板41的检查方法减少了检查处理无法发现“Zaochi”缺陷的可能性,并且还减少了无缺陷产品被确定为不合格的可能性,因此,如同第一实施例的检查印刷线路板1的情形,能够实现高度精确的通路移位检查。
在四个检测部分31,32,45和46中内层图形21在互相相差90°的方向上朝向通路10延伸,印刷线路板41中的通路移位将在二维方向上进行检测,并且能高度精确地检查通路移位。
当设置电串联连接四个检测部分31,32,45和46的线路图形53时,可以仅通过检测线路图形53的导通状态检测通路移位。或者,为了检测通路移位,需要在各个检测部分31,32,45和46中检测通路10与内层图形21之间的导通而不检查第一和第二电连接区51和52之间的导通状态。
下文将参照图12和13说明根据本发明的第三实施例的印刷线路板61以及印刷线路板61的检查方法。在第三实施例中,具有与第一和第二实施例的印刷线路板1和41相同功能的部分标以相同的参考编号并将省略对其的说明。
如图12和13所示,印刷线路板61的外层表面5a上设置第三电连接区63以及第一和第二穿透孔64和65。第三电连接区63设置于在第二检测部分32和第三检测部分45之间延展的线路图形53的中间位置。第一穿透孔64设置成与第一检测部分31和第二检测部分32之间延展的内层图形21相联系并电连接到内层图形21。第二穿透孔65设置成与第三和第四检测部分45和46之间延展的内层图形21相联系并电连接到内层图形21。
下文说明印刷线路板61的检查方法。
如同第二实施例,首先检查印刷线路板61中第一和第二电连接区51和52之间的导通状态。当第一和第二电连接区51和52互相分离时,在第一到第四检测部分31,32,45和46中一个或多个地点中通路10与内层图形21分离。
当第一和第二电连接区51和52互相分离时,进一步检测电连接区63与四个检测部分31,32,45,46的层面区9之间的导通状态。具体而言,检测第一电连接区51与第三电连接区63之间的导通状态。当第一电连接区51与第三电连接区63导通时,通路移位出现在Y1或Y2方向上。当第二电连接区52与第三电连接区63导通时,通路移位出现在X1或X2方向上。
此外,通过检查第一电连接区51与第一穿透孔64之间,第三电连接区63与第一穿透孔64之间,第二电连接区52与第二穿透孔65之间以及第三电连接区63与第二穿透孔65之间的导通状态,人们可以知道通路移位的方向Y1,Y2,X1和X2。
印刷线路板61的检查方法减少了检查处理无法发现“Zaochi”缺陷的可能性,并且还减少了无缺陷产品被确定为不合格的可能性,因此,如第一实施例中对印刷线路板1的检查的情形,可以实现高度精确的通路移位检查。
设置第三电连接区63使人们能够检查通路移位的方向,即方向X1或X2以及方向Y1或Y2。设置第一和第二穿透孔64和65使人们能够检查通路移位的方向,即方向X1或X2以及方向Y1或Y2。换而言之,可以电学检查通路移位的方向。
第一和第二穿透孔可以用盲通路代替。虽然已经说明了根据第一到第三实施例的印刷线路板1,41和61以及这些印刷线路板的检查方法,但应当理解本发明并不限于这些印刷线路板和检查方法。如有需要,可以在本发明的范围之内适当组合第一到第三实施例的组成部分。
对于本领域的熟练技术人员而言很容易实现其他优点和各种修改。因此,本发明在其更广大的各个方面并不限于本文显示和说明的具体细节和代表性实施例。相应地,可以进行各种修改而不背离由附后的权利要求及其等价内容定义的总体发明概念的精神和范围。

Claims (11)

1.一种印刷线路板的检查方法,其特征在于,所述方法包括:
制备印刷线路板(1,41,61),所述印刷线路板(1,41,61)包括
(i)外层表面(5a,5b),
(ii)内层表面(5c,5f),
(iii)所述外层表面(5a,5b)上设置的层面区(9),
(iv)从所述层面区(9)延展到所述内层表面(5c,5f)的通路(10),和
(v)所述内层表面(5c,5f)上设置的内层图形(21),所述内层图形(21)包括宽度小于所述通路(10)的宽度的尖端(21a),当所述印刷线路板(1,41,61)中的通路移位在容限范围之内时,所述尖端(21a)与所述通路(10)重合,且所述内层图形(21)被电连接到所述通路(10);
检测所述层面区(9)与所述内层图形(21)之间的导通状态;和
当所述检测结果显示所述层面区(9)与所述内层图形(21)之间导通时,判定所述通路移位是在容限范围之内,当所述检测结果显示层面区(9)与所述内层图形(21)分离时,判定所述通路移位在容限范围之外。
2.如权利要求1所述的印刷线路板的检查方法,其特征在于,当不存在所述通路移位时,内层图形(21)与通路(10)局部重合,重合长度对应于通路移位的容限量。
3.如权利要求1所述的印刷线路板的检查方法,其特征在于,内层图形(21)线性地延伸到所述尖端(21a)。
4.如权利要求3所述的印刷线路板的检查方法,其特征在于,
印刷线路板(1,41,61)包括两个检测部分(31,32,45,46),每个检测部分包括层面区(9),通路(10)和内层图形(21),
一个检测部分(31,45)中内层图形(21)朝向通路(10)延伸的方向与另一个检测部分(32,46)中内层图形(21)朝向通路(10)延伸的方向不同,以及
检测两个检测部分(31,32,45,46)中的每个检测部分中层面区(9)与内层图形(21)之间的导通状态。
5.如权利要求4所述的印刷线路板的检查方法,其特征在于,
一个检测部分(31,45)中的内层图形(21)与另一个检测部分(32,46)中的内层图形(21)以整体的形式形成,以及
检测两个检测部分(31,32,45,46)的层面区(9)之间的导通状态。
6.如权利要求5所述的印刷线路板的检查方法,其特征在于,
所述印刷线路板(41,61)还包括另外两个检测部分(31,32,45,46),
在所述两个检测部分(31,32,45,46)以及所述另外两个检测部分(31,32,45,46),即四个检测部分(31,32,45,46)中,所述两个检测部分(31,32,45,46)中的内层图形(21)与所述另外两个检测部分(31,32,45,46)中的内层图形(21)在彼此相差90°的方向上朝向检测部分(31,32,45,46)的通路(10)延伸,以及
检测四个检测部分(31,32,45,46)中的每个检测部分中层面区(9)与内层图形(21)之间的导通状态。
7.如权利要求6所述的印刷线路板的检查方法,其特征在于,
所述印刷线路板(41,61)包括线路图形(53),当通路移位在容限范围之内时,所述线路图形(53)与内层图形(21)合作电串联连接四个检测部分(31,32,45,46)的层面区(9),以及
检测线路图形(53)的导通状态。
8.如权利要求7所述的印刷线路板的检查方法,其特征在于,
所述线路图形(53)设置在外层表面(5a)上,
印刷线路板(61)包括位于连接到所述多个层面区(9)的线路图形(53)上的中间点上的电连接区(63),以及
检测电连接区(63)与四个检测部分(31,32,45,46)的层面区(9)之间的导通状态。
9.如权利要求1所述的印刷线路板的检查方法,其特征在于,所述尖端(21a)与所述通路(10)重合是指所述尖端(21a)与所述通路(10)的边缘部分重合,且没有到达所述通路(10)的中心。
10.如权利要求1所述的印刷线路板的检查方法,其特征在于,所述印刷线路板(1,41,61)包括试样部分(3)和产品部分(2),所述试样部分(3)包括所述层面区(9)、所述通路(10)和所述内层图形(21),所述产品部分(2)将被切割作为产品;
所述产品部分(2)包括在所述外层表面(5a,5b)上的另一个层面区(9)、在所述内层表面(5c,5f)上的内层层面区(7)以及从所述层面区(9)延展到所述内层层面区(7)的另一个通路(10),所述内层层面区(7)形成为尺寸大于所述另一个通路(10);当没有出现通路移位时,在所述试样部分(3)中,所述内层图形(21)与所述通路(10)重合,重合部分为所述内层层面区(7)的半径与所述另一个通路(10)的半径之间的差。
11.一种印刷线路板(1,41,61),其特征在于,所述印刷线路板包括:
外层表面(5a,5b);
内层表面(5c,5f)
被设置在外层表面(5a,5b)上的层面区(9);
从层面区(9)延展到内层表面(5c,5f)的通路(10);和
被设置在内层表面(5c,5f)上的内层图形(21),所述内层图形(21)包括与所述通路(10)重合的尖端(21a),所述尖端(21a)的宽度小于所述通路(10)的宽度,
其中当所述印刷线路板(1,41,61)中的通路移位在容限范围之内时,内层图形(21)被电连接到通路(10)。
CN2007101932357A 2006-12-27 2007-11-26 印刷线路板的检查方法以及印刷线路板 Expired - Fee Related CN101212896B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006-353037 2006-12-27
JP2006353037A JP5065671B2 (ja) 2006-12-27 2006-12-27 プリント配線板の検査方法
JP2006353037 2006-12-27

Publications (2)

Publication Number Publication Date
CN101212896A CN101212896A (zh) 2008-07-02
CN101212896B true CN101212896B (zh) 2010-09-22

Family

ID=39541246

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101932357A Expired - Fee Related CN101212896B (zh) 2006-12-27 2007-11-26 印刷线路板的检查方法以及印刷线路板

Country Status (3)

Country Link
US (1) US20080149382A1 (zh)
JP (1) JP5065671B2 (zh)
CN (1) CN101212896B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5400996B2 (ja) * 2009-09-18 2014-01-29 日本特殊陶業株式会社 多数個取り配線基板およびその製造方法
JP5500554B2 (ja) * 2010-11-26 2014-05-21 株式会社伸光製作所 多層プリント配線板
JP2012243994A (ja) * 2011-05-20 2012-12-10 Toshiba Corp プリント配線板およびその検査方法
CN103796429B (zh) * 2012-11-01 2017-03-15 碁鼎科技秦皇岛有限公司 电路板的制作方法
JP6191465B2 (ja) * 2014-01-08 2017-09-06 富士通株式会社 プリント基板の検査方法及びプリント基板
JP6007358B2 (ja) * 2014-02-27 2016-10-12 日信工業株式会社 回路基板および車両用ブレーキ液圧制御装置
TWI620475B (zh) * 2015-01-12 2018-04-01 南亞電路板股份有限公司 印刷電路板及其製作方法
KR102352316B1 (ko) * 2015-08-11 2022-01-18 삼성전자주식회사 인쇄 회로 기판
US9958496B2 (en) * 2015-08-28 2018-05-01 Oracle International Corporation Layer-layer registration coupon for printed circuit boards
US10379153B1 (en) * 2018-12-04 2019-08-13 Greater Asia Pacific Limited Printed circuit board test coupon for electrical testing during thermal exposure and method of using the same
CN113079655B (zh) * 2020-01-03 2022-04-08 北大方正集团有限公司 用于检测印制电路板加工偏移的检测结构和检测方法
CN114485366A (zh) * 2022-01-28 2022-05-13 宁波华远电子科技有限公司 线路板钻孔的偏位检测方法
CN116916525A (zh) * 2023-09-14 2023-10-20 惠州市金百泽电路科技有限公司 具有内层传输线测试结构的pcb及pcb制作方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5432765A (en) * 1977-08-17 1979-03-10 Hitachi Ltd Method of detecting layer shift in print wire board
JPH0766517A (ja) * 1993-08-26 1995-03-10 Ibiden Co Ltd テストクーポンセット
JPH1154940A (ja) * 1997-08-05 1999-02-26 Fujitsu Ltd 多層配線基板のスルーホールの位置ずれ検査方法
JP2002252472A (ja) * 2001-02-27 2002-09-06 Nippon Mektron Ltd 層間位置ずれ検知回路を有する積層プリント基板

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP平1-274494A 1989.11.02

Also Published As

Publication number Publication date
US20080149382A1 (en) 2008-06-26
JP2008166424A (ja) 2008-07-17
JP5065671B2 (ja) 2012-11-07
CN101212896A (zh) 2008-07-02

Similar Documents

Publication Publication Date Title
CN101212896B (zh) 印刷线路板的检查方法以及印刷线路板
CN109526156A (zh) 一种用于检测钻孔偏移程度的检测模块及检测方法
CN101662895A (zh) 多层电路板、该电路板的制作方法及其对准度的检测方法
CN101242711A (zh) 检查标记结构、基板片层叠体及其设计方法、多层电路基板及其层叠一致精度的检查方法
KR20200048271A (ko) 프로브 카드용 가이드 플레이트 및 그 제조방법 및 이를 구비한 프로브 카드
CN103796415A (zh) 多层电路板及其制作方法
JP5067048B2 (ja) プリント配線板
CN109982511A (zh) 一种便于检测无铜孔是否漏钻的pcb的制作方法
CN112714541B (zh) 一种多层pcb板结构及测试方法
KR20080004988A (ko) 인쇄회로기판
JP3206635B2 (ja) 多層印刷配線板
JP2000294935A (ja) 多層基板及び多層基板の検査方法
JP3252085B2 (ja) 多層配線基板およびその製造方法
JPH07240583A (ja) 多層プリント配線板およびその製造方法
JP4737055B2 (ja) 積層印刷配線基板
JPH05226846A (ja) 多層プリント配線板の内層ずれ量チェック方法
CN112601388A (zh) 一种内层芯板防叠错的pcb板及监控方法
CN111315156A (zh) 一种高多层板层别检测防呆方法
CN101442901B (zh) 一种多层印刷线路板的复合方法
CN218336632U (zh) 一种防止pcb芯板排反的电测防错模块
KR101474770B1 (ko) 검사패턴을 구비하는 인쇄회로기판
CN114302579B (zh) 一种多层fpc层间偏位的检测方法及其应用
JP2002100845A (ja) ブラインドビアホール位置ずれ検査用回路パターン
JPH11354932A (ja) ビルドアップ多層配線板の製造方法
TW201012334A (en) Multilayer printed circuit boards, method for manufacturing same and method for measuring registration error of same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100922

Termination date: 20131126