CN103796415A - 多层电路板及其制作方法 - Google Patents
多层电路板及其制作方法 Download PDFInfo
- Publication number
- CN103796415A CN103796415A CN201210426198.0A CN201210426198A CN103796415A CN 103796415 A CN103796415 A CN 103796415A CN 201210426198 A CN201210426198 A CN 201210426198A CN 103796415 A CN103796415 A CN 103796415A
- Authority
- CN
- China
- Prior art keywords
- conductive
- hole
- conducting wire
- layer
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 19
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 238000012360 testing method Methods 0.000 claims abstract description 212
- 239000011810 insulating material Substances 0.000 claims abstract description 6
- 239000011148 porous material Substances 0.000 claims description 33
- 239000011248 coating agent Substances 0.000 claims description 11
- 238000000576 coating method Methods 0.000 claims description 11
- 230000002159 abnormal effect Effects 0.000 claims description 9
- 230000015572 biosynthetic process Effects 0.000 claims description 9
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 5
- 229910052737 gold Inorganic materials 0.000 claims description 5
- 239000010931 gold Substances 0.000 claims description 5
- 238000009713 electroplating Methods 0.000 claims description 4
- 238000011056 performance test Methods 0.000 claims description 4
- 238000012546 transfer Methods 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 205
- 230000004888 barrier function Effects 0.000 description 20
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 19
- 239000011162 core material Substances 0.000 description 12
- 229910052802 copper Inorganic materials 0.000 description 10
- 239000010949 copper Substances 0.000 description 10
- 238000007747 plating Methods 0.000 description 10
- 239000011889 copper foil Substances 0.000 description 9
- 238000003825 pressing Methods 0.000 description 7
- 238000005530 etching Methods 0.000 description 5
- 238000002360 preparation method Methods 0.000 description 5
- 238000013461 design Methods 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 238000003466 welding Methods 0.000 description 3
- 230000001066 destructive effect Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000005553 drilling Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- 241000784728 Lycaena virgaureae Species 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000000254 damaging effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 239000012774 insulation material Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229920003229 poly(methyl methacrylate) Polymers 0.000 description 1
- 239000004926 polymethyl methacrylate Substances 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 239000011135 tin Substances 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
一种多层电路板，其包括依次排列的第一外层导电线路层、至少一个内层导电线路层及第二外层导电线路层；所述多层电路板上形成有一测试区，所述测试区形成有多个导电测试孔，每个所述导电测试孔均贯通所述第一外层导电线路层至所述第二外层导电线路层并电连接所述第一外层导电线路层及所述第二外层导电线路层；每个所述导电测试孔均通过一绝缘材料与所述至少一个内层导电线路层相间隔；相邻两个所述导电测试孔通过形成于第一外层导电线路层或第二外层导电线路层的连接导线相互电连接，从而使所述多个导电测试孔形成一孔链。本发明还提供一种制作形成的上述多层电路板的制作方法。
Description
技术领域
本发明涉及电路板制作技术，尤其涉及一种多层电路板及其制作方法。
背景技术
随着电子产品往小型化、高速化方向的发展，电路板也从单面电路板、双面电路板往多层电路板方向发展。多层电路板是指具有多层导电线路的电路板，其具有较多的布线面积、较高互连密度，因而得到广泛的应用。目前，多层电路板通常采用增层法制作，即，层层叠加的方式进行制作。采用传统的增层法制作多层电路板的方法包括步骤：第一步，制作一个内层板，所述内层板包括至少一层绝缘材料层以及两个导电线路层。第二步，在内层板的两个导电线路层上分别压合一个胶粘片及一个铜箔层，其中，所述铜箔层通过所述粘结片与所述内层板的导电线路层结合，形成多层线路基板；第三步，在所述多层线路基板上通过机械钻孔或激光钻孔形成至少一个导电孔，并电镀所述导电孔在所述导电孔内形成孔铜，以使所述导电孔电连接所述多层线路基板的两个最外铜箔层；第四步，选择性蚀刻所述铜箔层，以将所述铜箔层形成一个外层导电线路图形，从而形成一个多层电路板。如果需要更多层数的多层电路板，按照第二至四步相似的方法，即，继续在所述多层电路基板的两个外层导电线路图形上分别压合一个铜箔，电连接所需要连接的铜箔，选择性蚀刻所述铜箔层。如此，即可获得更多层的多层电路板。
因压合时对位的偏移可能会使多层电路板产生层间偏移，从而可能会使本不应该与内层板的导线线路层相电连接的导电孔与内层板的导线线路层相电连接，从而造成所述多层电路板的短路；另外，钻孔时定位的偏移及机台的误差可能会使所述导电孔偏离预定的位置，而后再选择性蚀刻所述铜箔层时，可能会出现本该被干膜覆盖而不会被蚀刻的导电孔内的孔铜暴露出来而被蚀刻掉，从而形成多层电路板的导电孔内无铜，从而形成断路；此外，还有其他多种状况也能引起多层电路板的电性能异常。
一般通过电测治具、X-ray检测仪以及切片等对多层电路板的电性能进行检测。然而，电测治具、X-ray检测仪价格较贵，从而会使多层电路板的测试成本较高；而切片会对多层电路板造成破坏性的损坏，造成浪费，进而也提高了多层电路板的制作成本。
发明内容
有鉴于此，有必要提供一种多层电路板及多层电路板的制作方法，以降低多层电路板的测试成本并且避免对多层电路板造成损坏。
一种多层电路板，其包括依次堆叠设置的第一外层导电线路层、至少一个内层导电线路层及第二外层导电线路层；所述多层电路板形成有产品部及除产品部以外的非产品部；所述产品部形成有电连接所述第一外层导电线路层及所述第二外层导电线路层的导电孔；所述非产品部包括一测试区，所述测试区形成有多个导电测试孔，每个所述导电测试孔均贯通所述第一外层导电线路层至所述第二外层导电线路层并电连接所述第一外层导电线路层及所述第二外层导电线路层；每个所述导电测试孔均通过形成于所述导电测试孔与所述至少一个内层导电线路层之间的绝缘材料与所述至少一个内层导电线路层相间隔；相邻两个所述导电测试孔通过形成于第一外层导电线路层或第二外层导电线路层的连接导线相互电连接，从而使所述多个导电测试孔形成一孔链。
一种多层电路板的制作方法，包括步骤：提供一多层电路基板，所述多层电路基板包括依次堆叠设置的第一外层基础导电层、至少一个内层导电线路层及第二外层基础导电层；所述多层电路基板形成有产品部及除产品部以外的非产品部；所述非产品部包括一测试区；在所述产品部及所述测试区内形成多个贯通所述第一外层基础导电层至所述第二外层基础导电层的贯通孔；通过电镀将所述产品部的多个贯通孔制作形成多个导电孔，并将所述测试区内的多个贯通孔制作形成多个导电测试孔，其中，设置每个所述导电测试孔均通过形成于所述导电测试孔与所述至少一个内层导电线路层之间的绝缘材料与所述至少一个内层导电线路层相间隔；将所述第一外层基础导电层制作形成第一外层基础导电线路层，将及所述第二外层基础导电层制作形成第二外层基础导电线路层，所述第一外层基础导电线路层或所述第二外层基础导电线路层包括至少一条连接导线，所述连接导线电连接相邻的两个所述导电测试孔，从而使所述多个导电测试孔形成一孔链，从而得到多层电路板；量测所述孔链的导通状况，如果所述孔链为开路，则表示所述多层电路板的产品部的导电孔有孔内断路异常。
本技术方案提供的多层电路板及其制作方法，通过测试所述测试区上的多个导电测试孔及导电辅助测试孔的电性能，从而可以得到所述产品部上的导电孔的电性能，并且测试仪器简单，不需要对产品区做破坏性的测试，从而可以降低多层电路板的测试成本及检测成本。
附图说明
图1是本技术方案实施例提供的内层芯板的俯视示意图。
图2是本技术方案实施例提供的内层芯板的仰视示意图。
图3是本技术方案实施例提供的内层芯板沿III-III的剖面示意图。
图4是本技术方案实施例提供的多层电路基板的俯视示意图。
图5是本技术方案实施例提供的多层电路基板IV-IV的剖面示意图。
图6是本技术方案实施例提供的多层电路基板钻孔后的剖面示意图。
图7是本技术方案实施例提供的多层电路基板电镀后的剖面示意图。
图8是本技术方案实施例提供的多层电路基板形成线路图形后得到的多层电路板的俯视示意图。
图9是本技术方案实施例提供的多层电路板的仰视示意图。
图10是本技术方案实施例提供的多层电路板沿X-X的剖面示意图。
图11是本技术方案实施例提供的多层电路板沿IX-IX的剖面示意图。
主要元件符号说明
| 内层芯板 | 100 |
| 第一内层导电线路层 | 14 |
| 第二绝缘层 | 15 |
| 第二内层导电线路层 | 16 |
| 产品部 | 20 |
| 非产品部 | 22 |
| 测试区 | 21 |
| 第一环状孔 | 140 |
| 第二环状孔 | 160 |
| 第一通孔 | 141 |
| 第二通孔 | 142 |
| 第三通孔 | 143 |
| 第四通孔 | 144 |
| 第五通孔 | 145 |
| 第六通孔 | 161 |
| 第七通孔 | 162 |
| 第八通孔 | 163 |
| 第九通孔 | 164 |
| 第十通孔 | 165 |
| 第一外层基础导电层 | 101 |
| 第一绝缘层 | 13 |
| 第二外层基础导电层 | 104 |
| 第三绝缘层 | 17 |
| 多层电路基板 | 200 |
| 第一贯通孔 | 111 |
| 第二贯通孔 | 112 |
| 第三贯通孔 | 113 |
| 第四贯通孔 | 114 |
| 第一连通孔 | 115 |
| 第二连通孔 | 116 |
| 第一镀层导电层 | 102 |
| 第二镀层导电层 | 105 |
| 第一导电测试孔 | 211 |
| 第二导电测试孔 | 212 |
| 第三导电测试孔 | 213 |
| 第四导电测试孔 | 214 |
| 孔链 | 23 |
| 第一导电辅助测试孔 | 215 |
| 第二导电辅助测试孔 | 216 |
| 多层电路板 | 300 |
| 第一外层导电线路层 | 12 |
| 第二外层导电线路层 | 18 |
| 第一金属环 | 121 |
| 第二金属环 | 122 |
| 第三金属环 | 123 |
| 第四金属环 | 124 |
| 第一导电环 | 125 |
| 第二导电环 | 126 |
| 第一导电测试垫 | 217 |
| 第二导电测试垫 | 218 |
| 第一导电辅助测试垫 | 219 |
| 第二导电辅助测试垫 | 220 |
| 第一测试导线 | 221 |
| 第二测试导线 | 222 |
| 第三测试导线 | 223 |
| 第四测试导线 | 224 |
| 第一连接导线 | 225 |
| 第七金属环 | 181 |
| 第八金属环 | 182 |
| 第九金属环 | 183 |
| 第十金属环 | 184 |
| 第三导电环 | 185 |
| 第四导电环 | 186 |
| 第二连接导线 | 226 |
| 第三连接导线 | 227 |
| 金层 | 103 |
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
下面将结合附图及实施例对本技术方案提供的多层电路板及其制作方法作进一步的详细说明。
本技术方案实施例提供的多层电路板的制作方法包括以下步骤：
第一步，请参阅图1-3，提供一个内层芯板100。
本实施例以两层的内层芯板100为例进行说明。所述内层芯板100包括依次堆叠设置的第一内层导电线路层14、第二绝缘层15、第二内层导电线路层16。
所述内层芯板100形成有产品部20及除产品部20以外的非产品部22，所述非产品部22包括一测试区21，本实施例中，所述测试区21位于所述内层芯板100的板边位置。
在所述测试区21内的所述第一内层导电线路层14为一相连的整体且与产品区内的第一内层导电线路层14相分离。本实施例中，所述第一内层导电线路层14的外围边界线即为所述测试区21的边界线，所述测试区21内的第一内层导电线路层14与产品区内的第一内层导电线路层14通过一第一环状孔140相间隔。所述第一内层导电线路层14形成有分别贯通所述第一内层导电线路层14的第一通孔141、第二通孔142、第三通孔143、第四通孔144及第五通孔145。所述第一通孔141、第二通孔142、第三通孔143、第四通孔144及第五通孔145直径相同且间隔排列。在所述测试区21内的所述第二内层导电线路层16也为一相连的整体且与产品区内的第一内层导电线路层14相分离。本实施例中，所述测试区21内的第二内层导电线路层16与产品区内的第二内层导电线路层16通过一第二环状孔160相间隔。所述第二内层导电线路层16形成有分别贯通所述第二内层导电线路层16的第六通孔161、第七通孔162、第八通孔163、第九通孔164及第十通孔165。所述第六通孔161、第七通孔162、第八通孔163、第九通孔164及第十通孔165直径相同且间隔排列。其中，所述第一通孔141与所述第六通孔161位置对应且直径相同，所述第二通孔142与所述第七通孔162位置对应，所述第三通孔143与所述第八通孔163位置对应，所述第四通孔144与所述第九通孔164位置对应，所述第五通孔145与所述第十通孔165位置相错开。
本实施例中，所述测试区21内的所述第一内层导电线路层14除所述第一通孔141、第二通孔142、第三通孔143、第四通孔144及第五通孔145外，没有其他线路图形；所述测试区21内的所述第二内层导电线路层16除所述第六通孔161、第七通孔162、第八通孔163、第九通孔164及第十通孔165外，没有其他线路图形。
本实施例中，所述测试区21为长条形，其尺寸可以根据板边尺寸的大小及通孔的数量进行设计，优选其尺寸为10毫米×5毫米。
可以理解，所述内层芯板100还可以为单面板或两层以上的多层电路板。
第二步，请一并参阅图4-5，提供第一外层基础导电层101、第一绝缘层13、第三绝缘层17及第二外层基础导电层104，将所述第一绝缘层13的一面及第三绝缘层17的一面分别与所述内层芯板100的第一内层导电线路层14及第二内层导电线路层16相贴，并将第一外层基础导电层101与所述第一绝缘层13的另一面相贴，将所述第二外层基础导电层104与所述第三绝缘层17的另一面相贴，之后压合形成多层电路基板200。
所述第一绝缘层13及第三绝缘层17为半固化片，其材质可以为环氧树脂、亚克力树脂等纯树脂或玻纤布环氧树脂等。压合后形成的所述多层电路基板200包括依次排列的第一外层基础导电层101、第一绝缘层13、第一内层导电线路层14、第二绝缘层15、第二内层导电线路层16、第三绝缘层17及第二外层基础导电层104。并且，因所述第一绝缘层13压合流动，故可以分别将所述第一通孔141、第二通孔142、第三通孔143、第四通孔144及第五通孔145填充起来，所述第二绝缘层15因压合流动可以分别将所述第六通孔161、第七通孔162、第八通孔163、第九通孔164及第十通孔165填充起来。
因所述内层芯板100的产品部20与非产品部22的划分为区块的划分，故，所述产品部20与非产品部22以及非产品部22上的测试区21的位置在本步骤多层电路基板200及后续步骤中都没有改变。即，本步骤中，所述多层电路基板200形成有产品部20及产品部以外的非产品部22，所述非产品部22包括一测试区21，所述测试区21位于所述多层电路基板200的板边位置。
第三步，请参阅图6，在所述多层电路基板200上进行钻孔。
本实施例中，通过机械钻孔或激光钻孔在所述多层电路基板200上形成多个贯通孔。
具体的，在所述多层电路基板200的所述产品部20上形成多个贯通孔（图未示），所述贯通孔贯通所述多层电路基板200，所述贯通孔在后续电镀步骤中用于导通所述多层电路基板200的最外两层导电层。在所述多层电路基板200的测试区21内形成第一贯通孔111、第二贯通孔112、第三贯通孔113、第四贯通孔114、第一连通孔115及第二连通孔116，所述第一贯通孔111、第二贯通孔112、第三贯通孔113、第四贯通孔114、第一连通孔115及第二连通孔116均贯通所述多层电路基板200。其中，设置所述第一贯通孔111与所述第一通孔141及第六通孔161同轴，且所述第一贯通孔111的直径小于所述第一通孔141的直径；设置所述第二贯通孔112与所述第二通孔142及第七通孔162同轴，且所述第二贯通孔112的直径小于所述第二通孔142的直径；设置所述第三贯通孔113与所述第三通孔143及第八通孔163同轴，且所述第三贯通孔113的直径小于所述第三通孔143的直径；设置所述第四贯通孔114与所述第四通孔144及第九通孔164同轴，且所述第四贯通孔114的直径小于所述第四通孔144的直径；设置所述第一连通孔115与所述第十通孔165同轴，且所述第一连通孔115的直径小于所述第十通孔165的直径；设置所述第二连通孔116与所述第五通孔145同轴，且所述第二连通孔116的直径小于所述第五通孔145的直径。
第四步，请参阅图7，在所述多层电路基板200上进行电镀。
电镀金属可以为铜、金、银、锡等。本实施例中，电镀金属为铜。通过电镀，在所述各贯通孔的孔壁上形成孔铜，同时在所述第一外层基础导电层101上形成第一镀层导电层102，及在所述第二外层基础导电层104上形成第二镀层导电层105。
具体的，在所述多层电路基板200的所述产品部20的多个贯通孔的孔壁电镀铜形成多个导电孔；在所述多层电路基板200的测试区21的第一贯通孔111、第二贯通孔112、第三贯通孔113、第四贯通孔114、第一连通孔115及第二连通孔116的孔壁电镀铜，从而分别形成第一导电测试孔211、第二导电测试孔212、第三导电测试孔213、第四导电测试孔214、第一导电辅助测试孔215、第二导电辅助测试孔216。
第五步，请参阅图8-11，通过蚀刻在所述多层电路基板200上形成线路图形，从而得到多层电路板300。
通过影像转移工艺及蚀刻工艺将所述第一外层基础导电层101及第一镀层导电层102制作形成第一外层导电线路层12，将所述第二外层基础导电层104及第二镀层导电层105制作形成第二外层导电线路层18，从而将所述多层电路基板200制作形成多层电路板300。
参照前述，所述多层电路板300形成有产品部20及产品部以外的非产品部22，所述非产品部22包括一测试区21，所述测试区21位于所述多层电路板300的板边位置。
具体的，在所述多层电路板300的测试区21内，所述第一外层导电线路层12包括无缝环绕连接所述第一导电测试孔211、第二导电测试孔212、第三导电测试孔213、第四导电测试孔214、第一导电辅助测试孔215、第二导电辅助测试孔216的第一金属环121、第二金属环122、第三金属环123、第四金属环124、第一导电环125及第二导电环126，所述第一外层导电线路层12还包括第一导电测试垫217、第二导电测试垫218、第一导电辅助测试垫219、第二导电辅助测试垫220、第一测试导线221、第二测试导线222、第三测试导线223、第四测试导线224及第一连接导线225。所述第一至第二导电测试垫217、218以及第一至第二导电辅助测试垫219、220用作电性能测试的测试点。所述第一导电测试垫217通过所述第一测试导线221与所述第一金属环121相电连接。所述第二导电测试垫218通过所述第二测试导线222与所述第四金属环124相电连接。所述第一导电辅助测试垫219通过所述第三测试导线223与所述第一导电环125相电连接。所述第二导电辅助测试垫220通过所述第四测试导线224与所述第二导电环126相电连接。所述第二金属环122通过所述第一连接导线225与所述第三金属环123相电连接。本实施例中，所述第一至第二导电测试垫217、218以及第一至第二导电辅助测试垫219、220均为圆形。所述第一至第二导电测试垫217、218以及第一至第二导电辅助测试垫219、220的直径均大于或等于1000微米，所述第一至第二导电测试垫217、218以及第一至第二导电辅助测试垫219、220的边缘之间的距离均大于或等于1200微米。
在所述多层电路板300上的测试区21内，所述第二外层导电线路层18包括无缝环绕连接所述第一导电测试孔211、第二导电测试孔212、第三导电测试孔213、第四导电测试孔214、第一导电辅助测试孔215、第二导电辅助测试孔216的第七金属环181、第八金属环182、第九金属环183、第十金属环184、第三导电环185及第四导电环186，所述第二外层导电线路层18还包括第二连接导线226及第三连接导线227。所述第七金属环181通过所述第二连接导线226与所述第八金属环182相电连接。所述第九金属环183通过所述第三连接导线227与所述第十金属环184相电连接。
本实施例中，为使所述第一至第二导电测试垫217、218以及第一至第二导电辅助测试垫219、220与量测仪器更好的接触，在蚀刻形成线路图形后还在所述第一至第二导电测试垫217、218以及第一至第二导电辅助测试垫219、220的第一镀层导电层102上通过化学镀或电镀形成一层金层103。
可以理解，所述多层电路板300的形状可以为任意，主要根据设计及生产的需要设计。
所述孔链23中的导电测试孔的数量还可以为其他数量，推荐为偶数，如两个、六个以及六个以上。
所述第一至第二导电测试垫217、218以及第一至第二导电辅助测试垫219、220还可以为方形、椭圆形等其他形状。
所述多层电路板300还可以为三层、四层及四层以上的多层电路板，即所述内层导电线路层的数量还可以为一个或两个以上。
如果所述多层电路板300为三层，即较本实施例没有所述第二内层导电线路层16，则可不设置所述第二导电辅助测试孔216。
如果所述多层电路板300为五层，即较本实施例增加了一个内层导电线路层，则可多设置一个类似第一导电辅助测试孔215的导电辅助测试孔，并使所述导电辅助测试孔电连接所述第一外层导电线路层12、所述第二外层导电线路层18及新增的内层导电线路层。
如果所述多层电路板300为六层，即较本实施例增加了两个内层导电线路层，则可多设置两个导电辅助测试孔，并使一个导电辅助测试孔电连接所述第一外层导电线路层12、所述第二外层导电线路层18及新增的一个内层导电线路层，使另一个导电辅助测试孔电连接所述第一外层导电线路层12、所述第二外层导电线路层18及新增的另一个内层导电线路层；以此类推; 所述测试及连接导线也可以不通过蚀刻形成，而直接在需要电连接的两个物件之间焊接金属线形成。
所述多层电路板300上还可以包括覆盖于所述第一外层导电线路层12及第二外层导电线路层18上的防焊层，所述防焊层用于保护线路层并使所述导电测试垫及导电辅助测试垫从防焊层中暴露出来。
第六步，量测所述第一至第四导电测试孔211、212、213、214的电性能，通过得到所述第一至第四导电测试孔211、212、213、214的电性能，判定所述产品部20上的导电孔的电性能。
在本实施例中，通过电阻计量测所述第一至第四导电测试孔211、212、213、214的电性能。
理论上，如果各贯通孔孔壁电镀状况良好、钻孔无偏位且蚀刻无偏位，则，所述第一导电测试孔211、第二导电测试孔212、第三导电测试孔213及第四导电测试孔214均电连接所述第一外层导电线路层12及第二外层导电线路层18，且所述第一导电测试孔211、第二导电测试孔212、第三导电测试孔213及第四导电测试孔214均分别通过所述第一及第三绝缘层13、17与第一内层导电线路层14及第二内层导电线路层16相间隔，即所述第一导电测试孔211、第二导电测试孔212、第三导电测试孔213及第四导电测试孔214均不与所述第一内层导电线路层14及第二内层导电线路层16相电连接，从而，所述第一导电测试孔211、第二导电测试孔212、第三导电测试孔213及第四导电测试孔214形成一条相电连接的孔链23；同样，如果各贯通孔孔壁电镀状况良好、钻孔无偏位且蚀刻无偏位，则，所述第一导电辅助测试孔215及第二导电辅助测试孔216也均电连接所述第一外层导电线路层12及第二外层导电线路层18，并且，所述第一导电辅助测试孔215与所述第一内层导电线路层14相电连接，所述第二导电辅助测试孔216与所述第二内层导电线路层16相电连接，其中，所述第一导电辅助测试孔215通过第三绝缘层17与所述第二内层导电线路层16相间隔，即所述第一导电辅助测试孔215不与所述第二内层导电线路层16相电连接，所述第二导电辅助测试孔216通过第一绝缘层13与所述第一内层导电线路层14相间隔，即所述第二导电辅助测试孔216不与所述第一内层导电线路层14相电连接。
但在实际的钻孔、电镀及蚀刻工艺中，常常会出现钻孔偏位、电镀孔壁无铜及蚀刻偏位等状况，使导电孔的电性能失效。本实施例即通过测试所述测试区21上的多个导电测试孔及导电辅助测试孔的电性能，以得到所述产品部20上的导电孔的电性能。其中，所述产品部20上的导电孔与所述测试区21上的多个导电测试孔及导电辅助测试孔的形成条件、形成时间等相同，故，所述测试区21上的多个导电测试孔及导电辅助测试孔的电性能能够代表所述产品部20上的导电孔的电性能。
其中，所述第一至第四导电测试孔211、212、213、214即所述孔链23是否有断路可以通过量测所述第一导电测试垫217及第二导电测试垫218之间的导通状况获得。如果所述第一导电测试垫217及第二导电测试垫218之间为开路，则表示所述第一至第四导电测试孔211、212、213、214中有孔内无铜、缺铜等异常，从而使所述第一至第四导电测试孔211、212、213、214为断路，据此可以判定所述多层电路板300的产品部20的导电孔有孔内断路异常。如果所述第一导电测试垫217及第二导电测试垫218之间为通路，则表示所述第一至第四导电测试孔211、212、213、214中无孔内无铜、缺铜等能够致使所述第一至第四导电测试孔211、212、213、214断路的异常。
所述第一至第四导电测试孔211、212、213、214即所述孔链23是否与所述第一内层导电线路层14有短路可以通过量测所述第一导电测试垫217 及第一导电辅助测试垫219之间的导通状况获得。因所述第一导电辅助测试垫219与所述第一内层导电线路层14相电连接，故，如果所述第一导电测试垫217及第一导电辅助测试垫219之间为通路，则表示所述第一至第四导电测试孔211、212、213、214中有与所述第一内层导电线路层14导通的状况，从而使所述第一至第四导电测试孔211、212、213、214与第一导电辅助测试孔215之间为短路，据此可以判定所述多层电路板300的产品部20的导电孔与第一内层导电线路层14有短路异常。如果所述第一导电测试垫217及第一导电辅助测试垫219之间为短路，则表示所述第一至第四导电测试孔211、212、213、214中没有与所述第一内层导电线路层14导通的状况。
所述第一至第四导电测试孔211、212、213、214即所述孔链23是否与所述第二内层导电线路层16有短路可以通过量测所述第一导电测试垫217及第二导电辅助测试垫220之间的导通状况获得。因所述第二导电辅助测试垫220与所述第二内层导电线路层16相电连接，故，如果所述第一导电测试垫217及第二导电辅助测试垫220之间为通路，则表示所述第一至第四导电测试孔211、212、213、214中有与所述第二内层导电线路层16导通的状况，从而使所述第一至第四导电测试孔211、212、213、214与第二导电辅助测试孔216之间为短路，据此可以判定所述多层电路板300的产品部20的导电孔与第二内层导电线路层16有短路异常。如果所述第一导电测试垫217及第二导电辅助测试垫220之间为短路，则表示所述第一至第四导电测试孔211、212、213、214中没有与所述第二内层导电线路层16导通的状况。
当然，也可以不设置所述第一至第二导电测试垫217、218以及第一至第二导电辅助测试垫219、220及与其相连的各导线，检测时将电阻计直接与相应的导电测试孔及导电辅助测试孔的金属孔壁相接触。
当然，如第一步所述，如果所述多层电路板300有更多层，即较本实施例增加一个或多个内层导电线路层，则可以多设置相应数量的导电孔，并通过量测所述第一导电测试孔211与新增的导电孔的导通状况来获得所述第一至第四导电测试孔211、212、213、214即所述孔链23是否与新增的导电线路层有短路。
本技术方案提供的多层电路板及其制作方法，通过测试所述测试区21上的多个导电测试孔及导电辅助测试孔的电性能，从而可以得到所述产品部20上的导电孔的电性能，并且测试仪器简单，不需要对产品区做破坏性的测试，从而可以降低多层电路板的测试成本及检测成本。
可以理解的是，对于本领域的普通技术人员来说，可以根据本发明的技术构思做出其它各种相应的改变与变形，而所有这些改变与变形都应属于本发明权利要求的保护范围。
Claims (14)
1.一种多层电路板，其包括依次堆叠设置的第一外层导电线路层、至少一个内层导电线路层及第二外层导电线路层；所述多层电路板形成有产品部及除产品部以外的非产品部；所述产品部形成有电连接所述第一外层导电线路层及所述第二外层导电线路层的导电孔；所述非产品部包括一测试区，所述测试区形成有多个导电测试孔，每个所述导电测试孔均贯通所述第一外层导电线路层至所述第二外层导电线路层并电连接所述第一外层导电线路层及所述第二外层导电线路层；每个所述导电测试孔均通过形成于所述导电测试孔与所述至少一个内层导电线路层之间的绝缘材料与所述至少一个内层导电线路层相间隔；相邻两个所述导电测试孔通过形成于第一外层导电线路层或第二外层导电线路层的连接导线相互电连接，从而使所述多个导电测试孔形成一孔链。
2.如权利要求1所述的多层电路板，其特征在于，所述多个导电测试孔的数量为大于两个，多个所述连接导线交替形成于所述第一外层导电线路层及所述第二外层导电线路层。
3.如权利要求1所述的多层电路板，其特征在于，所述测试区形成有第一导电测试垫、第二导电测试垫及两条测试导线，所述第一导电测试垫及第二导电测试垫用作电性能测试的测试点，所述第一导电测试垫及第二导电测试垫均形成于所述第一外层导电线路层，两条所述测试导线均形成于所述第一外层导电线路层，所述第一导电测试垫及第二导电测试垫分别通过所述测试导线与所述孔链的两端相电连接。
4.如权利要求3所述的多层电路板，其特征在于，所述第一导电测试垫及第二导电测试垫的直径大于或等于1000微米，所述第一导电测试垫的边缘距所述第二导电测试垫的边缘的距离大于或等于1200微米。
5.如权利要求3所述的多层电路板，其特征在于，所述第一导电测试垫及第二导电测试垫均包括基础导电层、覆盖于所述基础导电层上的镀层导电层及覆盖于所述镀层导电层上的金层。
6.如权利要求1所述的多层电路板，其特征在于，所述测试区形成有至少一个导电辅助测试孔，所述至少一个导电辅助测试孔贯通所述第一外层导电线路层、所述至少一个内层导电线路层及所述第二外层导电线路层，一个所述导电辅助测试孔电连接所述第一外层导电线路层、一个所述内层导电线路层及所述第二外层导电线路层。
7.如权利要求6所述的多层电路板，其特征在于，所述内层导电线路层的数量为多个，一个所述导电辅助测试孔电连接一个所述内层导电线路层且通过形成于所述导电辅助测试孔与其他的所述内层导电线路层之间的绝缘材料与其他的所述内层导电线路层相间隔。
8.如权利要求6所述的多层电路板，其特征在于，所述测试区形成有至少一个导电辅助测试垫及至少一条测试导线，所述导电辅助测试垫用作电性能测试的测试点，所述导电辅助测试垫及所述测试导线均形成于所述第一外层导电线路层，一个所述导电辅助测试垫通过一条测试导线与一个所述导电辅助测试孔相电连接。
9.如权利要求8所述的多层电路板，其特征在于，所述导电辅助测试垫的直径大于或等于1000微米，相邻所述导电辅助测试垫的边缘的距离大于或等于1200微米。
10.如权利要求8所述的多层电路板，其特征在于，所述导电辅助测试垫包括基础导电层、覆盖于所述基础导电层上的镀层导电层及覆盖于所述镀层导电层上的金层。
11.一种多层电路板的制作方法，包括步骤：
提供一多层电路基板，所述多层电路基板包括依次堆叠设置的第一外层基础导电层、至少一个内层导电线路层及第二外层基础导电层；所述多层电路基板形成有产品部及除产品部以外的非产品部；所述非产品部包括一测试区；
在所述产品部及所述测试区内形成多个贯通所述第一外层基础导电层至所述第二外层基础导电层的贯通孔；
通过电镀将所述产品部的多个贯通孔制作形成多个导电孔，并将所述测试区内的多个贯通孔制作形成多个导电测试孔，其中，设置每个所述导电测试孔均通过形成于所述导电测试孔与所述至少一个内层导电线路层之间的绝缘材料与所述至少一个内层导电线路层相间隔；
将所述第一外层基础导电层制作形成第一外层基础导电线路层，将及所述第二外层基础导电层制作形成第二外层基础导电线路层，所述第一外层基础导电线路层或所述第二外层基础导电线路层包括至少一条连接导线，所述连接导线电连接相邻的两个所述导电测试孔，从而使所述多个导电测试孔形成一孔链，从而得到多层电路板；
量测所述孔链的导通状况，如果所述孔链为开路，则表示所述多层电路板的产品部的导电孔有孔内断路异常。
12.如权利要求11所述的多层电路板的制作方法，其特征在于，通过影像转移工艺及蚀刻工艺形成所述至少一条连接导线。
13.如权利要求12所述的多层电路板的制作方法，其特征在于，所述第一外层基础导电线路层还包括第一导电测试垫、第二导电测试垫及两条测试导线，所述第一导电测试垫及第二导电测试垫用作电性能测试的测试点，所述第一导电测试垫及第二导电测试垫分别通过所述测试导线与所述孔链的两端相电连接。
14.如权利要求11所述的多层电路板的制作方法，其特征在于，在所述产品部及所述测试区内形成多个贯通所述第一外层基础导电层至所述第二外层基础导电层的贯通孔时还在所述测试区内形成至少一个贯通所述第一外层基础导电层至所述第二外层基础导电层的连通孔；电镀将所述产品部的多个贯通孔制作形成多个导电孔的同时还将所述测试区内的至少一个连通孔制作形成至少一个导电辅助测试孔，其中，一个所述导电辅助测试孔电连接所述第一外层基础导电线路层、一个所述第一内层导电线路层及所述第二外层基础导电线路层，所述多层电路板的制作方法还包括步骤，量测每个所述导电辅助测试孔与所述孔链之间的导通状况，如果一个所述导电辅助测试孔与所述孔链为通路，则表示至少一个所述导电测试孔与与所述导电辅助测试孔相电连接的内层导电线路层电连接，进而可以判定所述多层电路板的产品部的导电孔与与所述导电辅助测试孔相电连接的内层导电线路层有短路异常。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210426198.0A CN103796415B (zh) | 2012-10-31 | 2012-10-31 | 多层电路板及其制作方法 |
| TW101142087A TW201417644A (zh) | 2012-10-31 | 2012-11-12 | 多層電路板及其製作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210426198.0A CN103796415B (zh) | 2012-10-31 | 2012-10-31 | 多层电路板及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103796415A true CN103796415A (zh) | 2014-05-14 |
| CN103796415B CN103796415B (zh) | 2017-02-08 |
Family
ID=50671550
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210426198.0A Active CN103796415B (zh) | 2012-10-31 | 2012-10-31 | 多层电路板及其制作方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN103796415B (zh) |
| TW (1) | TW201417644A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105682339A (zh) * | 2016-02-25 | 2016-06-15 | 广东欧珀移动通信有限公司 | 软硬结合板及移动终端 |
| CN107770974A (zh) * | 2017-09-19 | 2018-03-06 | 深圳崇达多层线路板有限公司 | 一种层间对准度检测模块的设计 |
| CN113270393A (zh) * | 2021-05-12 | 2021-08-17 | 武汉新芯集成电路制造有限公司 | 测试键结构及晶圆堆叠结构 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI808859B (zh) * | 2022-02-15 | 2023-07-11 | 欣興電子股份有限公司 | 電路板結構 |
| TWI815591B (zh) * | 2022-02-15 | 2023-09-11 | 欣興電子股份有限公司 | 電路板及其製作方法與電子裝置 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3859711A (en) * | 1973-03-20 | 1975-01-14 | Ibm | Method of detecting misregistration of internal layers of a multilayer printed circuit panel |
| US20040036068A1 (en) * | 2002-08-20 | 2004-02-26 | St Assembly Test Services Pte Ltd | Test coupon pattern design to control multilayer saw singulated plastic ball grid array substrate mis-registration |
| CN1791300A (zh) * | 2004-12-10 | 2006-06-21 | 日立比亚机械股份有限公司 | 多层电路板及其制造方法 |
| CN101662895A (zh) * | 2008-08-25 | 2010-03-03 | 富葵精密组件(深圳)有限公司 | 多层电路板、该电路板的制作方法及其对准度的检测方法 |
| CN102480852A (zh) * | 2010-11-22 | 2012-05-30 | 富葵精密组件(深圳)有限公司 | 电路板的制作方法 |
-
2012
- 2012-10-31 CN CN201210426198.0A patent/CN103796415B/zh active Active
- 2012-11-12 TW TW101142087A patent/TW201417644A/zh unknown
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3859711A (en) * | 1973-03-20 | 1975-01-14 | Ibm | Method of detecting misregistration of internal layers of a multilayer printed circuit panel |
| US20040036068A1 (en) * | 2002-08-20 | 2004-02-26 | St Assembly Test Services Pte Ltd | Test coupon pattern design to control multilayer saw singulated plastic ball grid array substrate mis-registration |
| CN1791300A (zh) * | 2004-12-10 | 2006-06-21 | 日立比亚机械股份有限公司 | 多层电路板及其制造方法 |
| CN101662895A (zh) * | 2008-08-25 | 2010-03-03 | 富葵精密组件(深圳)有限公司 | 多层电路板、该电路板的制作方法及其对准度的检测方法 |
| CN102480852A (zh) * | 2010-11-22 | 2012-05-30 | 富葵精密组件(深圳)有限公司 | 电路板的制作方法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105682339A (zh) * | 2016-02-25 | 2016-06-15 | 广东欧珀移动通信有限公司 | 软硬结合板及移动终端 |
| CN107770974A (zh) * | 2017-09-19 | 2018-03-06 | 深圳崇达多层线路板有限公司 | 一种层间对准度检测模块的设计 |
| CN107770974B (zh) * | 2017-09-19 | 2020-01-14 | 深圳崇达多层线路板有限公司 | 一种层间对准度检测模块的制作方法 |
| CN113270393A (zh) * | 2021-05-12 | 2021-08-17 | 武汉新芯集成电路制造有限公司 | 测试键结构及晶圆堆叠结构 |
| CN113270393B (zh) * | 2021-05-12 | 2024-03-15 | 武汉新芯集成电路制造有限公司 | 测试键结构及晶圆堆叠结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201417644A (zh) | 2014-05-01 |
| CN103796415B (zh) | 2017-02-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104582331B (zh) | 多层线路板的内层偏位检测方法 | |
| CN102548221B (zh) | 电路板的制作方法 | |
| CN101212896B (zh) | 印刷线路板的检查方法以及印刷线路板 | |
| CN101662895A (zh) | 多层电路板、该电路板的制作方法及其对准度的检测方法 | |
| WO2013064048A1 (zh) | 检测pcb背钻孔的方法和pcb在制板 | |
| CN103796415A (zh) | 多层电路板及其制作方法 | |
| CN106961796B (zh) | 一种便于检测背钻孔精度的pcb的制作方法 | |
| CN109769344B (zh) | 电路板及该电路板的制造方法 | |
| JP2008124080A (ja) | 基板、これを用いた半導体装置、半導体装置の検査方法および半導体装置の製造方法 | |
| CN103379749B (zh) | 多层电路板及其制作方法 | |
| CN109195313A (zh) | 一种新型背钻测试孔制作方法 | |
| CN107770974A (zh) | 一种层间对准度检测模块的设计 | |
| CN111315110A (zh) | 一种电路板及电子装置 | |
| CN102612266B (zh) | 电路板的制作方法 | |
| CN104582238B (zh) | 一种pcb板及其制造方法 | |
| CN110167289A (zh) | 一种多层电路板的制作方法 | |
| CN113163591A (zh) | 一种hdi盲孔板测试结构及hdi盲孔板 | |
| CN101241901A (zh) | 内埋式芯片封装结构及其制作方法 | |
| CN102548249B (zh) | 电路板的制作方法 | |
| CN103298250A (zh) | 印刷电路板 | |
| CN103415165B (zh) | 一种测试hdi线路板盲孔品质的方法 | |
| CN104254191B (zh) | 无芯层封装基板及其制作方法 | |
| JP3206635B2 (ja) | 多層印刷配線板 | |
| CN108633193B (zh) | 多层电路板的制作方法 | |
| KR20120137300A (ko) | 다층 배선기판의 제조방법과 다층 배선기판 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20161219 Address after: No. 18, Tengfei Road, Qinhuangdao Economic & Technological Development Zone, Hebei, China Applicant after: Qi Ding Technology Qinhuangdao Co.,Ltd. Applicant after: Zhen Ding Technology Co.,Ltd. Address before: 066000 Qinhuangdao economic and Technological Development Zone, Hebei Tengfei Road, No. 18 Applicant before: HONGQISHENG PRECISION ELECTRONICS (QINHUANGDAO) Co.,Ltd. Applicant before: Zhen Ding Technology Co.,Ltd. |
|
| TA01 | Transfer of patent application right | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20220729 Address after: 518105 area B, Room 403, block B, Rongchao Binhai building, No. 2021, haixiu Road, n26 District, Haiwang community, Xin'an street, Bao'an District, Shenzhen City, Guangdong Province Patentee after: Liding semiconductor technology (Shenzhen) Co.,Ltd. Patentee after: Qi Ding Technology Qinhuangdao Co.,Ltd. Patentee after: Zhen Ding Technology Co.,Ltd. Address before: No.18, Tengfei Road, Qinhuangdao Economic and Technological Development Zone, Hebei Province 066004 Patentee before: Qi Ding Technology Qinhuangdao Co.,Ltd. Patentee before: Zhen Ding Technology Co.,Ltd. |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20240226 Address after: SL11, No. 8 Langdong Road, Yanchuan Community, Yanluo Street, Bao'an District, Shenzhen City, Guangdong Province Patentee after: Liding semiconductor technology (Shenzhen) Co.,Ltd. Country or region after: China Patentee after: Liding semiconductor technology Qinhuangdao Co.,Ltd. Patentee after: Zhen Ding Technology Co.,Ltd. Country or region after: Taiwan, China Address before: 518105 area B, Room 403, block B, Rongchao Binhai building, No. 2021, haixiu Road, n26 District, Haiwang community, Xin'an street, Bao'an District, Shenzhen City, Guangdong Province Patentee before: Liding semiconductor technology (Shenzhen) Co.,Ltd. Country or region before: China Patentee before: Qi Ding Technology Qinhuangdao Co.,Ltd. Patentee before: Zhen Ding Technology Co.,Ltd. Country or region before: Taiwan, China |
|
| TR01 | Transfer of patent right |