CN102548249B - 电路板的制作方法 - Google Patents
电路板的制作方法 Download PDFInfo
- Publication number
- CN102548249B CN102548249B CN201010586381.8A CN201010586381A CN102548249B CN 102548249 B CN102548249 B CN 102548249B CN 201010586381 A CN201010586381 A CN 201010586381A CN 102548249 B CN102548249 B CN 102548249B
- Authority
- CN
- China
- Prior art keywords
- copper foil
- conductive
- foil layer
- conducting wire
- testing cushion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 25
- 238000012360 testing method Methods 0.000 claims abstract description 117
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 89
- 239000011889 copper foil Substances 0.000 claims abstract description 87
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 238000003825 pressing Methods 0.000 claims abstract description 7
- 238000000034 method Methods 0.000 claims description 25
- 230000015572 biosynthetic process Effects 0.000 claims description 23
- 239000010410 layer Substances 0.000 description 98
- 230000004888 barrier function Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000013461 design Methods 0.000 description 4
- 238000009713 electroplating Methods 0.000 description 4
- 238000009658 destructive testing Methods 0.000 description 3
- 238000001514 detection method Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 238000004080 punching Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
Images
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
一种电路板的制作方法，包括步骤：提供内层基板，内层基板包括至少一个产品区域及位于产品区域外的至少一个测试区域；产品区域内制作形成第一导电线路，所述测试区域内形成第一阻挡激光图形；压合第一胶层和第二铜箔层；每个产品区域形成第二导电线路，测试区域形成第一测试图形；压合第二胶层和第二铜箔；产品区域对应的第二铜箔和第二胶层内形成第一产品孔，并在测试区域内形成多个第一测试孔，并在第一产品孔形成第一导电层，在第一测试孔内形成第二导电层；第二铜箔内形成第三导电线路和第二测试图形；以及测试所述的第一测试图形和第二测试图形的电导通情况，从而判定第一产品孔内第一导电层、第二导电线路及第三导电线路之间的导通情况。
Description
技术领域
本发明涉及电路板技术领域，特别涉及一种电路板的制作方法。
背景技术
印刷电路板因具有装配密度高等优点而得到了广泛应用。关于高密度互连电路板的应用请参见文献Takahashi，A.Ooki，N.Nagai，A.Akahoshi，H.Mukoh，A.Wajima，M.Res.Lab，High densitymultilayer printed circuit board for HITAC M-880，IEEE Trans.onComponents，Packaging，and Manufacturing Technology，1992，15(4)：418-425。
近年来，随着电路板密度的不断提高，层间导通孔孔径也越来越小，这样，形成的层间导通孔的信赖度不能保证。通常在电路板制作完成之后都会进行对电路板内的导通孔进行抽样检测。目前所采用的方法一般都为在同一批产品中随机抽取一定量的样品数在特定位置做切片实验。如此，对电路板进行破坏性测试，不仅损失测试合格的电路板，还难以精确的得到每片电路板的导通孔的导通性。
发明内容
因此，有必要提供一种电路板的制作方法，以方便的检测相邻两层导电线路之间的产品孔的导通性能。
一种电路板的制作方法，包括步骤：提供内层基板，所述内层基板具有第一铜箔层，所述内层基板包括产品区域及位于产品区域外的至少一个测试区域；将所述产品区域内第一铜箔层制作形成第一导电线路，将所述产品区域外第一铜箔层制作形成第一阻挡激光图形，所述第一阻挡激光图形为覆盖所述测试区域的第一铜箔层；在所述第一导电线路及所述第一阻挡激光图形一侧压合第一胶层和第二铜箔层；在所述每个产品区域对应的第二铜箔层内形成第二导电线路，在与每个测试区域对应的第二铜箔层形成第一测试图形，所述第一测试图形包括多个第一导电垫和多条第一连接线，每条所述第一连接线的两端分别连接相邻的两个第一导电垫，每个第一导电垫仅与一个第一连接线相连；在所述第二导电线路及所述第一测试图形一侧压合第二胶层和第三铜箔层；在每个产品区域对应的第三铜箔层和第二胶层内形成多个第一产品孔，并在测试区域对应的第二铜箔和第二胶层内形成与多个第一导电垫一一对应的多个第一测试孔，在所述多个第一产品孔内形成第一导电层，同时在所述多个第一测试孔内形成第二导电层；在所述每个产品区域对应的第三铜箔层内形成第三导电线路，在与每个测试区域对应的第三铜箔层内形成第二测试图形，所述第二测试图形包括第一测试垫、第二测试垫、多个第二导电垫和多条第二连接线，多个第二导电垫与多个第一导电垫一一对应，每个所述第一产品孔通过其内的第一导电层对应连通第二导电线路和第三导电线路，每个所述第一测试孔通过其内的第二导电层对应连通一个第一导电垫和一个第二导电垫，所述第二连接线连接于相邻的两个第二导电垫之间、第一测试垫与一个第二导电垫之间及第二测试垫与一个第二导电垫之间；以及测试所述的第一测试垫和第二测试垫之间的电导通情况，从而判定第一产品孔内第一导电层、第二导电线路及第三导电线路之间的导通情况。
本技术方案提供的电路板制作方法，在相邻的两层导电线路的制作过程中，同时制作了测试图形。在形成产品孔的同时，同时制作了连通第一测试图形和第二测试图形的第一测试孔。并设计所有的测试孔与测试图形的导电垫之间形成一个通路，通过测试测试孔与导电垫之间形成一个通路得导通情况，以判断电路板产品区域形成的导电层与产品孔的电导通性能。从而，可以避免对电路板做破坏性试验，便可以简便的方式的推断电路板电镀的导通孔的性能。并且，本技术方案提供的电路板制作方法中，由于在内层基板的测试区域对应设置有阻挡激光图形，从而可以阻挡激光进一步贯穿内层的绝缘层。从而，可以保证形成的第一测试孔仅连通第一测试图形和第二测试图形，这样，就可以保证进行电导通测试时，可以准确地检测第一产品孔导通的两个外层之间的导通情况。
附图说明
图1是本技术方案实施例提供的内层电路板的立体图。
图2是图1沿II-II线的剖视图。
图3是本技术方案实施例提供的内层基板形成第一导电线路、第一阻挡激光图形、第四导电线路及第二阻挡激光图形后的剖视图。
图4是图3沿IV-IV线的剖视图。
图5是图4压合第一胶层、第二铜箔层、第三胶层和第五铜箔层后的示意图。
图6是图5中的第二铜箔层内形成第二导电线路和第一测试图形及第五铜箔形成第五导电线路和第三测试图形后的示意图。
图7是第一测试图形的平面示意图。
图8是第三测试图形的平面示意图。
图9是图6压合第二胶层、第三铜箔层、第三胶层及第六铜箔层后的示意图。
图10是图9形成第一产品孔、第一测试孔、第二产品孔及第二测试孔后的示意图。
图11是图10第三铜箔层形成第三导电线路和第二测试图形及第六铜箔层形成第六导电线路及第四测试图形后的示意图。
图12是第二测试图形的平面示意图。
图13是第四测试图形的平面示意图。
主要元件符号说明
内层基板 110
测试区域 1101
绝缘层 111
第一铜箔层 112
第四铜箔层 113
产品区域 114
非产品区域 115
第一导电线路 116
第一阻挡激光图形 117
第四导电线路 118
第二阻挡激光图形 119
第一胶层 120
第二铜箔层 130
第二导电线路 131
第一测试图形 132
第一空白区域 1321
第二空白区域 1322
第一导电垫 1323
第一连接线 1324
第三胶层 140
第五铜箔层 150
第五导电线路 151
第三测试图形 152
第三空白区域 1521
第四空白区域 1522
第三导电垫 1523
第三连接线 1524
第二胶层 160
第一产品孔 161
第一测试孔 162
第一导电层 163
第二导电层 164
第三铜箔层 170
第三导电线路 171
第二测试图形 172
第一测试垫 1721
第二测试垫 1722
第二导电垫 1723
第二连接线 1724
第四胶层 180
第二产品孔 181
第二测试孔 182
第三导电层 183
第四导电层 184
第六铜箔层 190
第六导电线路 191
第四测试图形 192
第三测试垫 1921
第四测试垫 1922
第四导电垫 1923
第四连接线 1924
具体实施方式
下面将结合多个附图及实施例对本技术方案提供的电路板的制作方法作进一步详细说明。
本技术方案实施例提供的电路板制作方法包括如下步骤：
第一步，请一并参阅图1和图2，提供内层基板110。
内层基板110为具有两侧导电层及位于两导电层之间的绝缘层组成的结构。本实施例中，内层基板110为双面覆铜基板，其包括绝缘层111及形成于绝缘层111相对两侧的第一铜箔层112和第四铜箔层113。内层基板110包括产品区域114及非产品区域115。产品区域114与待形成的电路板单元相互对应，非产品区域115为在电路板成型之后需要被去除的区域。本实施例中，内层基板110为长方形，其包括有一个产品区域114。在内层基板110的非产品区域115定义一个测试区域1101。可以理解，测试区域1101设置的个数和位置可以根据实际需要进行设定，测试区域1101的个数可以为多个。
第二步，请一并参阅图3及图4，在产品区域114对应的第一铜箔层112内制作形成第一导电线路116，并在测试区域1101对应的第一铜箔层112制作形成至少一个第一阻挡激光图形117，在产品区域114对应的第四铜箔层113内制作形成第四导电线路118，在测试区域1101对应的第四铜箔层113内制作形成第二阻挡激光图形119。
本实施例中，采用影像转移工艺及蚀刻工艺在第一铜箔层112内制作形成第一导电线路116和第一阻挡激光图形117。其中，第一导电线路116按照设定的样式形成铜导线。而第一阻挡激光图形117为一长方形的铜区域。当然，也可以不将第一阻挡激光图形117的周围的铜箔蚀刻去除。
采用同样的方法将第四铜箔层113制作形成第四导电线路118和第二阻挡激光图形119。
第三步，请参阅图5，在第一导电线路116和第一阻挡激光图形117一侧压合第一胶层120和第二铜箔层130，同时在第四导电线路118和第二阻挡激光图形119一侧压合第三胶层140和第五铜箔层150。
第四步，请参阅图6，将所述的每个产品区域114对应的第二铜箔层130内形成第二导电线路131，在与每个测试区域1101对应的第二铜箔层130处形成第一测试图形132，并在每个产品区域114对应的第五铜箔层150内形成第五导电线路151，在与每个测试区域1101对应的第五铜箔层150内形成第三测试图形152。
请参阅图7，本实施例中，第二导电线路131、第一测试图形132、第五导电线路151及第三测试图形152均可以采用影像转移工艺及蚀刻工艺形成。本实施例中，第一测试图形132包括第一空白区域1321、第二空白区域1322、环绕第一空白区域1321和第二空白区域1322设置的多个第一导电垫1323以及连接在相邻的第一导电垫1323之间的第一连接线1324。第一空白区域1321和第二空白区域1322关于第一测试图形132的中线对称设置。多个第一导电垫1323分别环绕第一空白区域1321和第二空白区域1322，并也关于第一测试图形132的中线对称设置。沿着环绕第一空白区域1321和第二空白区域1322的方向，每个第一连接线1324连通于相连的两个第一导电垫1323之间，且每个第一导电垫1323仅通过一个第一连接线1324与其相邻的一个第一导电垫1323相互连通。
本实施例中，多个第一导电垫1323均为圆形，且阵列排布，相邻的第一导电垫1323之间的距离相等。为了能够保证进行电性检测的可靠性，设置的第一导电垫1323的个数与后续需要形成于相邻的两个导电电路之间的导通孔的个数相对应。优选地，设置的第一导电垫1323的个数为60至120。每个第一导电垫1323的直径为15至20密尔(mil)，相邻的第一导电垫1323的中心距离为30mil。多个第一导电垫1323沿着所述长方形区域的长度方向排列成5行，并沿着所述长方形区域的宽度方向排列成16列，其中，第3行和第4行与第3、4、5、12、13及14列对应相互对应的位置不设置有第一导电垫1323，分别形成第一空白区域1321和第二空白区域1322。
请参阅图8，制作形成的第三测试图形152与第一测试图形132相同。第三测试图形152包括第三空白区域1521、第四空白区域1522、第三导电垫1523及多根连接于相邻的第三导电垫1523的第三连接线1524。第三空白区域1521和第四空白区域1522与第一空白区域1321和第二空白区域1322的设置方式相同，多个第三导电垫1523和多根第三连接线1524的设置方式也与多个第一导电垫1323和多根第一连接线1324的设置方式对应相同。
第五步，请参阅图9，在第二导电线路131和第一测试图形132一侧压合第二胶层160和第三铜箔层170，同时在第四导电线路118和第二阻挡激光图形119一侧压合第四胶层180和第六铜箔层190。
第六步，请参阅图10，在每个产品区域114对应的第三铜箔层170和第二胶层160内形成多个第一产品孔161，并在测试区域1101内形成多个与多个第一导电垫1323一一对应的第一测试孔162，并在第一产品孔161形成第一导电层163，同时在第一测试孔162内形成第二导电层164；在每个产品区域114对应的第四胶层180和第六铜箔层190内形成多个第二产品孔181，并在测试区域1101内形成与多个第三导电垫1523一一对应的第二测试孔182，并在第二产品孔181内形成第三导电层183，同时在第二测试孔182内形成第四导电层184。
本实施例中，采用激光成孔的方式在第三铜箔层170和第二胶层160内形成多个第一产品孔161和第一测试孔162。形成的第一产品孔161和第一测试孔162的孔径相同，第一产品孔161和第一测试孔162的孔径为4mil至5mil。第一产品孔161形成的位置与第二导电线路131需要与外层相同导通的位置相互对应。设计的每个第一测试孔162与每个第一导电垫1323相互对应。
本实施例中，采用电镀的方式分别在第一产品孔161、第一测试孔162、第二产品孔181及第二测试孔182内对应形成第一导电层163、第二导电层164、第三导电层183及第四导电层184。在进行电镀的过程中，第一导电层163和第二导电层164采用的相同工艺参数并同时形成，因此，形成的第一导电层163和第二导电层164的导通性相同。第三导电层183和第四导电层184也采用相同的工艺参数并同时形成，从而，形成的第三导电层183和第四导电层184的导通性也相同。
第七步，请一并参阅图11，在产品区域114对应的第三铜箔层170形成第三导电线路171，并在测试区域1101对应的第三铜箔层170内形成第二测试图形172；在产品区域114对应第六铜箔层190内形成第六导电线路191，并在测试区域1101对应的第六铜箔层190内形成第四测试图形192。
本步骤中，也采用影像转移工艺及蚀刻工艺将第三铜箔层170形成第三导电线路171和第二测试图形172，将第六铜箔层190形成第六导电线路191及第四测试图形192。第二导电线路131与第三导电线路171通过第一产品孔161内的第一导电层163相互连通，第五导电线路151与第六导电线路191通过第二产品孔181内的第三导电层183相互连通。
请参阅图12，第二测试图形172包括第一测试垫1721、第二测试垫1722、多个第二导电垫1723及连接于相邻的两个第二导电垫1723之间的第二连接线1724。每个第二导电垫1723与每个第一测试孔162相互对应。第一测试垫1721与第一空白区域1321相对应，第二测试垫1722与第二空白区域1322相对应。多个第二导电垫1723分别环绕第一测试垫1721和第二测试垫1722。本实施例中，多个第二导电垫1723均为圆形，且阵列排布，相邻的第二导电垫1723之间的距离相等。优选地，设置的第二导电垫1723的个数为60至120。本实施例中，每个第二导电垫1723的直径为15至20密尔(mil)，相邻的第二导电垫1723的中心距离为30mil。多个第二导电垫1723沿着所述长方形区域的长度方向排列成5行，并沿着所述长方形区域的宽度方向排列成16列，其中，第一测试垫1721位于第3行和第4行与第3、4、5列相对应的位置，第二测试垫位于第3行和第4行与第12、13及14列对应相互对应的位置。第一测试垫1721和第二测试垫1722关于第二测试图形172的长度方向的中线对称设置。仅有与第一测试垫1721相邻的一个第二导电垫1723与第一测试垫1721通过一个第二连接线1724相互连通。并以该与第一测试垫1721相连接的第二导电垫1723为起点，沿着环绕第一测试垫1721的方向，位于第二测试图形172的长度方向的中线一侧的第二导电垫1723之间通过第二连接线1724两两相互连接。位于第二测试图形172的长度方向的中线另一侧的第二测试垫1722和多个第二导电垫1723的设置方式与第一测试垫1721一侧的设置方式相同。位于第二测试图形172的长度方向的中线两侧的相邻的两个第二导电垫1723之间通过第二连接线1724相互连通。
这样，当第一测试孔162及第二导电层164制作符合要求时，第一测试孔162对应连通一个第一导电垫1323和一个第二导电垫1723，第一测试垫1721和第二测试垫1722之间形成一个连通所有第一导电垫1323、所有第一连接线1324、所有第一测试孔162、所有第二导电垫1723及所有第二连接线1724的唯一通路。
可以理解的是，第一导电垫1323、第一连接线1324、第二导电垫1723、第二连接线1724、第一测试垫1721及第二测试垫1722的设置方式不限于本实施例中提供的方式，当第一测试垫1721和第二测试垫1722之间设计能够形成一个连通所有第一导电垫1323、所有第一连接线1324、所有第一测试孔162、所有第二导电垫1723及所有第二连接线1724的唯一通路即可。第二测试图形172也可以不包括第一测试垫1721和第二测试垫1722，而直接检测与第一测试垫1721和第二测试垫1722连接的两个第二导电垫1723之间的电导通情况。
请参阅图13，第四测试图形192与第二测试图形172的结构相近。第四测试图形192包括第三测试垫1921、第四测试垫1922、多个第四导电垫1923及连接于相邻的两个第四导电垫1923之间的第四连接线1924。每个第四导电垫1923与每个第二测试孔182相互对应。第三测试垫1921与第三空白区域1521相对应，第四测试垫1922与第四空白区域1522相对应。多个第四导电垫1923分别环绕第三测试垫1921和第四测试垫1922。当第二测试孔182及第四导电层184制作符合要求时，第二测试孔182对应连通一个第三导电垫1523和一个第四导电垫1923，第三测试垫1921和第四测试垫1922之间形成一个连通所有第三导电垫1523、所有第三连接线1524、所有第二测试孔182、所有第四导电垫1923及所有第四连接线1924的唯一通路。
第八步，检测第一测试垫1721和第二测试垫1722之间的电导通性，从而判定形成第一产品孔161及第一导电层163与第二导电线路131和第三导电线路171之间的导通性；检测第三测试垫1921和第四测试垫1922之间的电导通性，从而判定第二产品孔181内的第三导电层183与第五导电线路151和第六导电线路191的导通性。
由于第一产品孔161和第一测试孔162孔径相等，且第一导电层163和第二导电层164采用相同的工艺参数同时形成，因此，可以认为形成的第一导电层163和第二导电层164的导电性能相同。当第一测试垫1721和第二测试垫1722之间的电导通性良好时，表面第一测试孔162及形成于第一测试孔162内的第二导电层164的导通性能良好。当第一测试孔162及形成于第一测试孔162内的第二导电层164的导通性能良好时，则可以判定第一产品孔161及形成于其内壁的第一导电层163的导电性能够满足要求。
根据同样的原理，可以根据第三测试垫1921和第四测试垫1922之间的电导通性，从而判定第二产品孔181及第三导电层183的导通性。
本技术方案提供的电路板制作方法，在相邻的两侧导电线路的制作过程中，同时制作了测试图形。在形成产品孔的同时，同时制作了连通第一测试图形和第二测试图形的第一测试孔。并设计所有的测试孔与测试图形的导电垫之间形成一个通路，通过测试测试孔与导电垫之间形成一个通路得导通情况，以判断电路板产品区域形成的导电层与产品孔的电导通性能。从而，可以避免对电路板做破坏性试验，便可以简便的方式的推断电路板电镀的导通孔的性能。
并且，在激光成孔的过程中，用于形成第一产品孔161和第一测试孔162的激光的能量较难控制，对于不同的电路板，由于采用的铜箔及胶层也有些差别，从而，在形成第一产品孔161和第一测试孔162时容易产生由于激光的能量较大，从而贯穿了第一导电垫1323的情况。本技术方案提供的电路板制作方法中，由于在内层基板的测试区域的导电层设置有阻挡激光图形，从而可以阻挡激光进一步贯穿内层的绝缘层111。从而，可以保证形成的第一测试孔仅连通第一导电垫1323和第二导电垫1723，这样，就可以保证进行电导通测试时，可以准确地检测第一产品孔导通的两个外层之间的导通情况。
可以理解的是，对于本领域的普通技术人员来说，可以根据本发明的技术构思做出其它各种相应的改变与变形，而所有这些改变与变形都应属于本发明权利要求的保护范围。
Claims (9)
1.一种电路板的制作方法，包括步骤：
提供内层基板，所述内层基板具有第一铜箔层，所述内层基板包括产品区域及位于产品区域外的至少一个测试区域；
将所述产品区域内第一铜箔层制作形成第一导电线路，将所述产品区域外第一铜箔层制作形成第一阻挡激光图形，所述第一阻挡激光图形为覆盖所述测试区域的第一铜箔层；
在所述第一导电线路及所述第一阻挡激光图形一侧压合第一胶层和第二铜箔层；
在所述每个产品区域对应的第二铜箔层内形成第二导电线路，在与每个测试区域对应的第二铜箔层形成第一测试图形，所述第一测试图形包括多个第一导电垫和多条第一连接线，每条所述第一连接线的两端分别连接相邻的两个第一导电垫，每个第一导电垫仅与一个第一连接线相连；
在所述第二导电线路及所述第一测试图形一侧压合第二胶层和第三铜箔层；
在每个产品区域对应的第三铜箔层和第二胶层内形成多个第一产品孔，并在测试区域对应的第二铜箔和第二胶层内形成与多个第一导电垫一一对应的多个第一测试孔，在所述多个第一产品孔内形成第一导电层，同时在所述多个第一测试孔内形成第二导电层；
在所述每个产品区域对应的第三铜箔层内形成第三导电线路，在与每个测试区域对应的第三铜箔层内形成第二测试图形，每个所述第一产品孔通过其内的第一导电层对应连通第二导电线路和第三导电线路，所述第二测试图形包括第一测试垫、第二测试垫、多个第二导电垫和多条第二连接线，多个第二导电垫与多个第一导电垫一一对应，每个所述第一测试孔通过其内的第二导电层对应连通一个第一导电垫和一个第二导电垫，所述第二连接线连接于相邻的两个第二导电垫之间、第一测试垫与一个第二导电垫之间及第二测试垫与一个第二导电垫之间，每个第二导电垫仅与一根第二连接线相连接；以及
测试所述的第一测试垫和第二测试垫之间的电导通情况，从而判定第一产品孔内第一导电层、第二导电线路及第三导电线路之间的导通情况。
2.如权利要求1所述的电路板的制作方法，其特征在于，所述第一测试图形还包括第一空白区域和第二空白区域，所述第一空白区域与所述第一测试垫相对应，所述第二空白区域与所述第二测试垫相对应，部分的所述多个第一导电垫环绕所述第一空白区域，其他的多个第一导电垫环绕所述第二空白区域设置，部分的所述第二导电垫环绕所述第一测试垫，其他的多个第二导电垫环绕所述第二测试垫设置，沿着环绕所述第一空白区域或第二空白区域的方向，第一连接线连接于相邻的两个第一导电垫之间，沿着环绕第一测试垫或者第二测试垫的方向，第二连接线连接于相邻的两个第二导电垫之间。
3.如权利要求1所述的电路板的制作方法，其特征在于，所述第一产品孔的孔径与第一测试孔的孔径相等。
4.如权利要求3所述的电路板的制作方法，其特征在于，所述第一产品孔和第一测试孔的孔径为4mil至5mil。
5.如权利要求1所述的电路板的制作方法，其特征在于，所述第一导电垫和第二导电垫均为圆形，所述第一导电垫和第二导电垫的直径为15mil至20mil。
6.如权利要求1所述的电路板的制作方法，其特征在于，所述内层基板还包括第四铜箔层，所述第四铜箔层和第一铜箔层位于内层基板的相对两侧，在将所述第一铜箔层制作形成第一导电线路和第一阻挡激光图形时，还将所述位于所述产品区域的第四铜箔层制作形成第四导电线路，并将位于所述测试区域内的第四铜箔层制作形成第二阻挡激光图形，所述第二阻挡激光图形为覆盖测试区域的第四铜箔层，在压合第一胶层和第二铜箔层时，还在第四导电线路和第二阻挡激光图形的一侧压合第三胶层和第五铜箔，在形成第二导电线路和第一测试图形时，还将产品区域对应的第五铜箔层内形成第五导电线路，将测试区域对应的第五铜箔层内形成第三测试图形，所述第三测试图形包括多个第三导电垫和多条第三连接线，每条所述第三连接线的两端分别连接相邻的两个第三导电垫，每个第三导电垫仅与一个第三连接线相连，在压合第二胶层和第三铜箔层时，还在第五导电线路和第三测试图形上压合第四胶层和第六铜箔层，在形成第一产品孔和第一测试孔时，还在产品区域对应的第四胶层和第六铜箔层内形成第二产品孔，在测试区域对应的第四胶层和第六铜箔层内形成与第三导电垫一一对应的第二测试孔，在形成第一导电层和第二导电层时，还在所述第二产品孔内形成第三导电层，在所述第二测试孔内形成第四导电层，在将所述第三铜箔层形成第三导电线路和第二测试图形时，还将产品区域对应的所述第六铜箔层内形成第六导电线路，并在测试区域对应的第六铜箔内形成第四测试图形，每个第二产品孔通过其内的第三导电层导通所述第五导电线路及第六导电线路，所述第四测试图形包括第三测试垫、第四测试垫、多个第四导电垫和多条第四连接线，多个第四导电垫与多个第三导电垫一一对应，每个第二测试孔对应连通一个第三导电垫和一个第四导电垫，所述第四连接线连接于相邻的两个第四导电垫之间，每个第四导电垫仅与一个第四连接线相连，每个所述第二测试孔通过其内的第四导电层导通对应的第三导电垫和第四导电垫，在检测所述第一测试垫和第二测试垫之间的导通性能的同时，检测所述第三测试垫和第四测试垫之间的电导通情况，从而判定第二产品孔内第三导电层、第五导电线路及第六导电线路之间的导通情况。
7.如权利要求6所述的电路板的制作方法，其特征在于，所述第二产品孔的孔径与第二测试孔的孔径相等。
8.如权利要求7所述的电路板的制作方法，其特征在于，所述第二产品孔和第二测试孔的孔径为4mil至5mil。
9.如权利要求6所述的电路板的制作方法，其特征在于，所述第三导电垫和第四导电垫均为圆形，所述第三导电垫和第四导电垫的直径为15mil至20mil。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010586381.8A CN102548249B (zh) | 2010-12-13 | 2010-12-13 | 电路板的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010586381.8A CN102548249B (zh) | 2010-12-13 | 2010-12-13 | 电路板的制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102548249A CN102548249A (zh) | 2012-07-04 |
| CN102548249B true CN102548249B (zh) | 2014-02-05 |
Family
ID=46353867
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201010586381.8A Expired - Fee Related CN102548249B (zh) | 2010-12-13 | 2010-12-13 | 电路板的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102548249B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103796429B (zh) * | 2012-11-01 | 2017-03-15 | 碁鼎科技秦皇岛有限公司 | 电路板的制作方法 |
| TWI620475B (zh) * | 2015-01-12 | 2018-04-01 | 南亞電路板股份有限公司 | 印刷電路板及其製作方法 |
| CN113838760A (zh) * | 2020-06-23 | 2021-12-24 | 群创光电股份有限公司 | 电路架构及其制作方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1791300A (zh) * | 2004-12-10 | 2006-06-21 | 日立比亚机械股份有限公司 | 多层电路板及其制造方法 |
| CN101242711A (zh) * | 2007-02-01 | 2008-08-13 | 松下电器产业株式会社 | 检查标记结构、基板片层叠体及其设计方法、多层电路基板及其层叠一致精度的检查方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10135283A (ja) * | 1996-10-31 | 1998-05-22 | Hitachi Chem Co Ltd | 半導体装置の検査用治具 |
| JP2005268318A (ja) * | 2004-03-16 | 2005-09-29 | Cmk Corp | 多層プリント配線板の製造方法 |
| JP2010050251A (ja) * | 2008-08-21 | 2010-03-04 | Nitto Denko Corp | 配線回路基板 |
-
2010
- 2010-12-13 CN CN201010586381.8A patent/CN102548249B/zh not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1791300A (zh) * | 2004-12-10 | 2006-06-21 | 日立比亚机械股份有限公司 | 多层电路板及其制造方法 |
| CN101242711A (zh) * | 2007-02-01 | 2008-08-13 | 松下电器产业株式会社 | 检查标记结构、基板片层叠体及其设计方法、多层电路基板及其层叠一致精度的检查方法 |
Non-Patent Citations (3)
| Title |
|---|
| JP特开2005-268318A 2005.09.29 |
| JP特开2010-50251A 2010.03.04 |
| JP特开平10-135283A 1998.05.22 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102548249A (zh) | 2012-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102548221B (zh) | 电路板的制作方法 | |
| CN102480852B (zh) | 电路板的制作方法 | |
| WO2013064048A1 (zh) | 检测pcb背钻孔的方法和pcb在制板 | |
| CN101662895A (zh) | 多层电路板、该电路板的制作方法及其对准度的检测方法 | |
| JP2007201112A (ja) | 掘削深さ検出構造を備えた回路基板及びこれが搭載された伝送装置 | |
| CN104582331A (zh) | 多层线路板的内层偏位检测方法 | |
| CN102612266B (zh) | 电路板的制作方法 | |
| CN110398680B (zh) | 一种pcb可靠性测试方法 | |
| CN104349574A (zh) | 电路板及其制作方法 | |
| CN102595790B (zh) | 电路板制作方法 | |
| CN102548249B (zh) | 电路板的制作方法 | |
| CN111315110A (zh) | 一种电路板及电子装置 | |
| CN103796415B (zh) | 多层电路板及其制作方法 | |
| CN102445648B (zh) | 电路板文字漏印的检测方法 | |
| CN113163591A (zh) | 一种hdi盲孔板测试结构及hdi盲孔板 | |
| JP5774332B2 (ja) | プローブカード用セラミック基板及びその製造方法 | |
| WO2011127867A2 (zh) | 一种多层电路板及其制造方法 | |
| JP5067048B2 (ja) | プリント配線板 | |
| JP4848676B2 (ja) | 部品内蔵基板、この部品内蔵基板を用いた部品内蔵モジュール、および部品内蔵基板の製造方法 | |
| WO2014128892A1 (ja) | プリント基板及びプリント基板の製造方法 | |
| JP2015130444A (ja) | プリント基板の検査方法及びプリント基板 | |
| CN104349571B (zh) | 柔性电路板及其制作方法 | |
| CN104254191A (zh) | 无芯层封装基板及其制作方法 | |
| JP3206635B2 (ja) | 多層印刷配線板 | |
| TWI389612B (zh) | 電路板之製作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: HONGQISHENG PRECISION ELECTRONICS (QINHUANGDAO) CO Free format text: FORMER OWNER: FUKUI PRECISION ASSEMBLY (SHENZHEN) CO., LTD. Effective date: 20140829 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: 518103 SHENZHEN, GUANGDONG PROVINCE TO: 066000 QINHUANGDAO, HEBEI PROVINCE |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20140829 Address after: 066000 Qinhuangdao economic and Technological Development Zone, Hebei Tengfei Road, No. 18 Patentee after: HONGQISHENG PRECISION ELECTRONICS (QINHUANGDAO) Co.,Ltd. Patentee after: Zhen Ding Technology Co.,Ltd. Address before: 518103 Shenzhen Province, Baoan District Town, Fuyong Tong tail Industrial Zone, factory building, building 5, floor, 1 Patentee before: FUKU PRECISION COMPONENTS (SHENZHEN) Co.,Ltd. Patentee before: Zhen Ding Technology Co.,Ltd. |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20170628 Address after: 066000 No. 18 Tengfei Road, Qinhuangdao Economic Development Zone, Hebei, China Co-patentee after: Peng Ding Polytron Technologies Inc. Patentee after: HONGQISHENG PRECISION ELECTRONICS (QINHUANGDAO) Co.,Ltd. Address before: 066000 Qinhuangdao economic and Technological Development Zone, Hebei Tengfei Road, No. 18 Co-patentee before: Zhen Ding Technology Co.,Ltd. Patentee before: HONGQISHENG PRECISION ELECTRONICS (QINHUANGDAO) Co.,Ltd. |
|
| TR01 | Transfer of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20140205 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |