CN111315156A - 一种高多层板层别检测防呆方法 - Google Patents

一种高多层板层别检测防呆方法 Download PDF

Info

Publication number
CN111315156A
CN111315156A CN202010124272.8A CN202010124272A CN111315156A CN 111315156 A CN111315156 A CN 111315156A CN 202010124272 A CN202010124272 A CN 202010124272A CN 111315156 A CN111315156 A CN 111315156A
Authority
CN
China
Prior art keywords
detection
layer
inner core
edge
stacking sequence
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010124272.8A
Other languages
English (en)
Inventor
陈建新
戴晖
刘喜科
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MEIZHOU ZHIHAO ELECTRONIC-TECH CO LTD
Original Assignee
MEIZHOU ZHIHAO ELECTRONIC-TECH CO LTD
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MEIZHOU ZHIHAO ELECTRONIC-TECH CO LTD filed Critical MEIZHOU ZHIHAO ELECTRONIC-TECH CO LTD
Priority to CN202010124272.8A priority Critical patent/CN111315156A/zh
Publication of CN111315156A publication Critical patent/CN111315156A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4638Aligning and fixing the circuit boards before lamination; Detecting or measuring the misalignment after lamination; Aligning external circuit patterns or via connections relative to internal circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明公开了一种高多层板层别检测防呆方法,该方法包括:将若干个内层芯板依次叠放并压合,每个所述内层芯板的同一侧的工艺边上且靠近边缘位置均设有检测模块;从侧面对压合成型后的所述内层芯板进行叠放顺序的检查,若所述检测模块的排列呈预设形状分布,则叠放顺序无误,若所述检测模块的排列不呈预设形状分布,则叠放顺序有误。本发明提供的一种高多层板层别检测防呆方法,通过在每层内层芯板的工艺边上设计检测模块进行区分内层各芯板之间是否放错进行识别和检测,起到了防呆作用,从而能够减少异常漏失,避免了不良产品的流出,对于目前批量生产高多层线路板的工厂而言,非常值得采纳与推广。

Description

一种高多层板层别检测防呆方法
技术领域
本发明涉及印制电路板技术领域,尤其涉及一种高多层板层别检测防呆方法。
背景技术
随着印制电路板向着高密度精细化发展,层间布线及元器件贴装越来越密集,高多层板的设计已成常态化,高多层PCB的叠构中多张相同芯板厚度或多张不同厚度、不同铜厚的芯板之间压合已成普通现象,而仅通过肉眼是很难区分识别的,导致在生产预叠过程中无法避免多放、少放、放错芯板的现象。即使在预叠好后通过照X-Ray人为进行挑选也极容易出错,因为每个层别均能照透,故相邻层之间层别放错无法识别。实际生产过程中,一旦出现差错放错层别,且在电测功能性检测中如无法测出漏失,则在客户端面临的是高额索赔,更会对公司信誉造成严重的影响。
发明内容
本发明提供一种高多层板层别检测防呆方法,以解决现有技术的不足。
为实现上述目的,本发明提供以下的技术方案:
一种高多层板层别检测防呆方法,所述方法包括:
将若干个内层芯板依次叠放并压合,每个所述内层芯板的同一侧的工艺边上且靠近边缘位置均设有检测模块;
从侧面对压合成型后的所述内层芯板进行叠放顺序的检查,若所述检测模块的排列呈预设形状分布,则叠放顺序无误,若所述检测模块的排列不呈预设形状分布,则叠放顺序有误。
进一步地,所述高多层板层别检测防呆方法中,在所述将若干个内层芯板依次叠放并压合,每个所述内层芯板的同一侧的工艺边上且靠近边缘位置均设有检测模块的步骤之前,所述方法还包括:
在每个所述内层芯板的同一侧的工艺边上且靠近边缘位置设置检测模块。
进一步地,所述高多层板层别检测防呆方法中,所述在每个所述内层芯板的同一侧的工艺边上且靠近边缘位置设置检测模块的步骤包括:
在每个所述内层芯板的同一侧的工艺边的下表面且靠近边缘位置设置一个所述检测模块;
在每个所述内层芯板的同一侧的工艺边的上表面且靠近边缘位置设置一个所述检测模块;其中,同一个所述内层芯板中位于下表面的所述检测模块与位于上表面的所述检测模块之间,以及相邻层别中在上的所述内层芯板的下表面的所述检测模块与在下的所述内层芯板的上表面的所述检测模块之间在同一方向均具有设定间距。
进一步地,所述高多层板层别检测防呆方法中,所述从侧面对压合成型后的所述内层芯板进行叠放顺序的检查,若所述检测模块的排列呈预设形状分布,则叠放顺序无误,若所述检测模块的排列不呈预设形状分布,则叠放顺序有误的步骤包括:
从侧面对压合成型后的所述内层芯板进行叠放顺序的检查,若所述检测模块的排列呈一条斜线分布,则叠放顺序无误,若所述检测模块的排列不呈一条斜线分布,则叠放顺序有误。
进一步地,所述高多层板层别检测防呆方法中,所述检测模块为方形铜PAD。
进一步地,所述高多层板层别检测防呆方法中,所述方形铜PAD的尺寸为80*80mil。
进一步地,所述高多层板层别检测防呆方法中,所述设定间距为40mil。
本发明实施例提供的一种高多层板层别检测防呆方法,通过在每层内层芯板的工艺边上设计检测模块进行区分内层各芯板之间是否放错进行识别和检测,起到了防呆作用,从而能够减少异常漏失,避免了不良产品的流出,对于目前批量生产高多层线路板的工厂而言,非常值得采纳与推广。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其它的附图。
图1是本发明实施例提供的一种高多层板层别检测防呆方法的流程示意图;
图2是本发明实施例提供的压合成型后的内层芯板叠放顺序无误的示意图;
图3是本发明实施例提供的检测模块与检测模块之间具有设定间距的示意图;
图4是本发明实施例提供的检测模块的示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是,此处所描述的具体实施例仅仅用于解释本发明,而非对本发明的限定。另外还需要说明的是,为了便于描述,附图中仅示出了与本发明相关的部分而非全部结构。
实施例一
请参阅附图1,为本发明实施例一提供的一种高多层板层别检测防呆方法的流程示意图。该方法具体包括如下步骤:
S101、将若干个内层芯板依次叠放并压合,每个所述内层芯板的同一侧的工艺边上且靠近边缘位置均设有检测模块。
S102、从侧面对压合成型后的所述内层芯板进行叠放顺序的检查,若所述检测模块的排列呈预设形状分布,则叠放顺序无误,若所述检测模块的排列不呈预设形状分布,则叠放顺序有误。
需要说明的是,预设形状可以是一条斜线或其他任意形状,只要能起到可以识别芯板是否放错便可。
优选的,在所述将若干个内层芯板依次叠放并压合,每个所述内层芯板的同一侧的工艺边上且靠近边缘位置均设有检测模块的步骤之前,所述方法还包括:
在每个所述内层芯板的同一侧的工艺边上且靠近边缘位置设置检测模块。
需要说明的是,设置在工艺边上是为了不对最终的成品板造成影响,因为工艺边最终会被锣板工艺锣掉,而设置在边缘位置的原因是方便压合后还能从侧面进行叠放顺序的检查。
优选的,所述在每个所述内层芯板的同一侧的工艺边上且靠近边缘位置设置检测模块的步骤包括:
在每个所述内层芯板的同一侧的工艺边的下表面且靠近边缘位置设置一个所述检测模块;
在每个所述内层芯板的同一侧的工艺边的上表面且靠近边缘位置设置一个所述检测模块;其中,同一个所述内层芯板中位于下表面的所述检测模块与位于上表面的所述检测模块之间,以及相邻层别中在上的所述内层芯板的下表面的所述检测模块与在下的所述内层芯板的上表面的所述检测模块之间在同一方向均具有设定间距。
在本实施例中,所述设定间距为40mil。
示例性的,如图3所示,比如第一层别的内层芯板中位于下表面的所述检测模块的设置位置在第一层别的内层芯板中位于上表面的所述检测模块的左边,且距离40mil,而第一层别的内层芯板中位于上表面的所述检测模块的右边对应的是第二层别的内层芯板的下表面的检测模块,且也是距离40mil,第三层别及以上的均以此类推。
优选的,所述从侧面对压合成型后的所述内层芯板进行叠放顺序的检查,若所述检测模块的排列呈预设形状分布,则叠放顺序无误,若所述检测模块的排列不呈预设形状分布,则叠放顺序有误的步骤包括:
从侧面对压合成型后的所述内层芯板进行叠放顺序的检查,若所述检测模块的排列呈一条斜线分布,则叠放顺序无误,若所述检测模块的排列不呈一条斜线分布,则叠放顺序有误,如图2所示。
在本实施例中,所述检测模块为方形铜PAD,且所述方形铜PAD的尺寸为80*80mil,如图4所示。
本发明实施例提供的一种高多层板层别检测防呆方法,通过在每层内层芯板的工艺边上设计检测模块进行区分内层各芯板之间是否放错进行识别和检测,起到了防呆作用,从而能够减少异常漏失,避免了不良产品的流出,对于目前批量生产高多层线路板的工厂而言,非常值得采纳与推广。
至此,以说明和描述的目的提供上述实施例的描述。不意指穷举或者限制本公开。特定的实施例的单独元件或者特征通常不受到特定的实施例的限制,但是在适用时,即使没有具体地示出或者描述,其可以互换和用于选定的实施例。在许多方面,相同的元件或者特征也可以改变。这种变化不被认为是偏离本公开,并且所有的这种修改意指为包括在本公开的范围内。
提供示例实施例,从而本公开将变得透彻,并且将会完全地将该范围传达至本领域内技术人员。为了透彻理解本公开的实施例,阐明了众多细节,诸如特定零件、装置和方法的示例。显然,对于本领域内技术人员,不需要使用特定的细节,示例实施例可以以许多不同的形式实施,而且两者都不应当解释为限制本公开的范围。在某些示例实施例中,不对公知的工序、公知的装置结构和公知的技术进行详细地描述。
在此,仅为了描述特定的示例实施例的目的使用专业词汇,并且不是意指为限制的目的。除非上下文清楚地作出相反的表示,在此使用的单数形式“一个”和“该”可以意指为也包括复数形式。术语“包括”和“具有”是包括在内的意思,并且因此指定存在所声明的特征、整体、步骤、操作、元件和/或组件,但是不排除存在或额外地具有一个或以上的其他特征、整体、步骤、操作、元件、组件和/或其组合。除非明确地指示了执行的次序,在此描述的该方法步骤、处理和操作不解释为一定需要按照所论述和示出的特定的次序执行。还应当理解的是,可以采用附加的或者可选择的步骤。
当元件或者层称为是“在……上”、“与……接合”、“连接到”或者“联接到”另一个元件或层,其可以是直接在另一个元件或者层上、与另一个元件或层接合、连接到或者联接到另一个元件或层,也可以存在介于其间的元件或者层。与此相反,当元件或层称为是“直接在……上”、“与……直接接合”、“直接连接到”或者“直接联接到”另一个元件或层,则可能不存在介于其间的元件或者层。其他用于描述元件关系的词应当以类似的方式解释(例如,“在……之间”和“直接在……之间”、“相邻”和“直接相邻”等)。在此使用的术语“和/或”包括该相关联的所罗列的项目的一个或以上的任一和所有的组合。虽然此处可能使用了术语第一、第二、第三等以描述各种的元件、组件、区域、层和/或部分,这些元件、组件、区域、层和/或部分不受到这些术语的限制。这些术语可以只用于将一个元件、组件、区域或部分与另一个元件、组件、区域或部分区分。除非由上下文清楚地表示,在此使用诸如术语“第一”、“第二”及其他数值的术语不意味序列或者次序。因此,在下方论述的第一元件、组件、区域、层或者部分可以采用第二元件、组件、区域、层或者部分的术语而不脱离该示例实施例的教导。
空间的相对术语,诸如“内”、“外”、“在下面”、“在……的下方”、“下部”、“上方”、“上部”等,在此可出于便于描述的目的使用,以描述如图中所示的一个元件或者特征和另外一个或多个元件或者特征之间的关系。空间的相对术语可以意指包含除该图描绘的取向之外该装置的不同的取向。例如如果翻转该图中的装置,则描述为“在其他元件或者特征的下方”或者“在元件或者特征的下面”的元件将取向为“在其他元件或者特征的上方”。因此,示例术语“在……的下方”可以包含朝上和朝下的两种取向。该装置可以以其他方式取向(旋转90度或者其他取向)并且以此处的空间的相对描述解释。

Claims (7)

1.一种高多层板层别检测防呆方法,其特征在于,所述方法包括:
将若干个内层芯板依次叠放并压合,每个所述内层芯板的同一侧的工艺边上且靠近边缘位置均设有检测模块;
从侧面对压合成型后的所述内层芯板进行叠放顺序的检查,若所述检测模块的排列呈预设形状分布,则叠放顺序无误,若所述检测模块的排列不呈预设形状分布,则叠放顺序有误。
2.根据权利要求1所述的高多层板层别检测防呆方法,其特征在于,在所述将若干个内层芯板依次叠放并压合,每个所述内层芯板的同一侧的工艺边上且靠近边缘位置均设有检测模块的步骤之前,所述方法还包括:
在每个所述内层芯板的同一侧的工艺边上且靠近边缘位置设置检测模块。
3.根据权利要求2所述的高多层板层别检测防呆方法,其特征在于,所述在每个所述内层芯板的同一侧的工艺边上且靠近边缘位置设置检测模块的步骤包括:
在每个所述内层芯板的同一侧的工艺边的下表面且靠近边缘位置设置一个所述检测模块;
在每个所述内层芯板的同一侧的工艺边的上表面且靠近边缘位置设置一个所述检测模块;其中,同一个所述内层芯板中位于下表面的所述检测模块与位于上表面的所述检测模块之间,以及相邻层别中在上的所述内层芯板的下表面的所述检测模块与在下的所述内层芯板的上表面的所述检测模块之间在同一方向均具有设定间距。
4.根据权利要求3所述的高多层板层别检测防呆方法,其特征在于,所述从侧面对压合成型后的所述内层芯板进行叠放顺序的检查,若所述检测模块的排列呈预设形状分布,则叠放顺序无误,若所述检测模块的排列不呈预设形状分布,则叠放顺序有误的步骤包括:
从侧面对压合成型后的所述内层芯板进行叠放顺序的检查,若所述检测模块的排列呈一条斜线分布,则叠放顺序无误,若所述检测模块的排列不呈一条斜线分布,则叠放顺序有误。
5.根据权利要求1所述的高多层板层别检测防呆方法,其特征在于,所述检测模块为方形铜PAD。
6.根据权利要求5所述的高多层板层别检测防呆方法,其特征在于,所述方形铜PAD的尺寸为80*80mil。
7.根据权利要求3所述的高多层板层别检测防呆方法,其特征在于,所述设定间距为40mil。
CN202010124272.8A 2020-02-27 2020-02-27 一种高多层板层别检测防呆方法 Pending CN111315156A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010124272.8A CN111315156A (zh) 2020-02-27 2020-02-27 一种高多层板层别检测防呆方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010124272.8A CN111315156A (zh) 2020-02-27 2020-02-27 一种高多层板层别检测防呆方法

Publications (1)

Publication Number Publication Date
CN111315156A true CN111315156A (zh) 2020-06-19

Family

ID=71160798

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010124272.8A Pending CN111315156A (zh) 2020-02-27 2020-02-27 一种高多层板层别检测防呆方法

Country Status (1)

Country Link
CN (1) CN111315156A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112033294A (zh) * 2020-08-17 2020-12-04 胜宏科技(惠州)股份有限公司 一种识别pp片是否叠放正确的方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103415141A (zh) * 2013-08-29 2013-11-27 东莞市若美电子科技有限公司 一种多层板的内层芯板以及多层板的层压防错方法
CN104254210A (zh) * 2014-09-19 2014-12-31 江西景旺精密电路有限公司 Pcb板及防止层顺序错误流入铣边之后工序的制作方法
CN204217205U (zh) * 2014-11-14 2015-03-18 广州兴森快捷电路科技有限公司 印制电路板及其叠层防反结构
CN105208803A (zh) * 2015-09-24 2015-12-30 高德(无锡)电子有限公司 一种多层板层次放错的防呆方法
CN109600941A (zh) * 2019-01-28 2019-04-09 鹤山市世安电子科技有限公司 一种pcb多层线路板层间尺寸变化测量方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103415141A (zh) * 2013-08-29 2013-11-27 东莞市若美电子科技有限公司 一种多层板的内层芯板以及多层板的层压防错方法
CN104254210A (zh) * 2014-09-19 2014-12-31 江西景旺精密电路有限公司 Pcb板及防止层顺序错误流入铣边之后工序的制作方法
CN204217205U (zh) * 2014-11-14 2015-03-18 广州兴森快捷电路科技有限公司 印制电路板及其叠层防反结构
CN105208803A (zh) * 2015-09-24 2015-12-30 高德(无锡)电子有限公司 一种多层板层次放错的防呆方法
CN109600941A (zh) * 2019-01-28 2019-04-09 鹤山市世安电子科技有限公司 一种pcb多层线路板层间尺寸变化测量方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112033294A (zh) * 2020-08-17 2020-12-04 胜宏科技(惠州)股份有限公司 一种识别pp片是否叠放正确的方法

Similar Documents

Publication Publication Date Title
CN101212896B (zh) 印刷线路板的检查方法以及印刷线路板
CN104582331A (zh) 多层线路板的内层偏位检测方法
CN101662895A (zh) 多层电路板、该电路板的制作方法及其对准度的检测方法
CN101242711A (zh) 检查标记结构、基板片层叠体及其设计方法、多层电路基板及其层叠一致精度的检查方法
CN105072830A (zh) 一种层偏检测方法
CN112040675A (zh) 一种多层电路板层次构造方法
CN110545616A (zh) 一种便于监测层偏的pcb板及其制作方法
CN111315156A (zh) 一种高多层板层别检测防呆方法
US9018531B2 (en) Multilayer circuit board and manufacturing method thereof
JPH10163630A (ja) 多層印刷回路基盤及びその製造方法
CN110864653A (zh) 多层pcb板及其层间偏位监测方法、装置、设备、介质
CN111182746B (zh) 电路板层偏判断方法
JP5067048B2 (ja) プリント配線板
CN116489906A (zh) 一种防止叠错的印刷线路板内层芯板及其制造方法
CN112601388A (zh) 一种内层芯板防叠错的pcb板及监控方法
JP4922666B2 (ja) プリント配線基板の製造方法およびプリント配線基板の検査用パターンユニット
US20080186045A1 (en) Test mark structure, substrate sheet laminate, multilayered circuit substrate, method for inspecting lamination matching precision of multilayered circuit substrate, and method for designing substrate sheet laminate
JPH04186798A (ja) 多層プリント配線板および層間ずれチェック方法
CN218336632U (zh) 一种防止pcb芯板排反的电测防错模块
JP2000294935A (ja) 多層基板及び多層基板の検査方法
CN102307439B (zh) 一种多层印制线路板层次放错的防呆方法
CN114302579B (zh) 一种多层fpc层间偏位的检测方法及其应用
CN212413708U (zh) Pcb制程能力综合检测的治工具
CN117979587A (zh) 一种多层线路板的对位检查方法
CN101442901B (zh) 一种多层印刷线路板的复合方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20200619