CN204217205U - 印制电路板及其叠层防反结构 - Google Patents

印制电路板及其叠层防反结构 Download PDF

Info

Publication number
CN204217205U
CN204217205U CN201420684149.1U CN201420684149U CN204217205U CN 204217205 U CN204217205 U CN 204217205U CN 201420684149 U CN201420684149 U CN 201420684149U CN 204217205 U CN204217205 U CN 204217205U
Authority
CN
China
Prior art keywords
circuit board
printed circuit
core material
lamination
counnter attack
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201420684149.1U
Other languages
English (en)
Inventor
彭文才
陈黎阳
乔书晓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Fastprint Circuit Tech Co Ltd
Yixing Silicon Valley Electronic Technology Co Ltd
Original Assignee
Shenzhen Fastprint Circuit Tech Co Ltd
Yixing Silicon Valley Electronic Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Fastprint Circuit Tech Co Ltd, Yixing Silicon Valley Electronic Technology Co Ltd filed Critical Shenzhen Fastprint Circuit Tech Co Ltd
Priority to CN201420684149.1U priority Critical patent/CN204217205U/zh
Application granted granted Critical
Publication of CN204217205U publication Critical patent/CN204217205U/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本实用新型涉及一种印制电路板及其叠层防反结构。该印制电路板包括两外层芯板以及设在该两外层芯板之间的多层内层芯板,该外层芯板与该内层芯板层叠设置,每个该内层芯板在基材区的两侧设有防反铜皮,该防反铜皮的边缘与该基材区的一边缘齐平设置,且在该印制电路板的高度方向上,多个该防反铜皮依次错开设置。该印制电路板及其叠层防反结构设计简单,加工方便快捷,层压铣边后可以根据防反铜皮的排布准确判断并监控内层芯板的排列顺序,避免不良品流入后工序,有利于提高产品的生产效率。

Description

印制电路板及其叠层防反结构
技术领域
本实用新型涉及印制电路板制造领域,尤其是涉及一种印制电路板的叠层防反结构及含有该防反结构的印制电路板。
背景技术
随着电子产品朝轻、薄、小的方向发展,印制电路板也朝高密度化发展。高密度积层印制电路板通常设计为多层板。此类印制电路板的制作流程复杂,因板子层数高,使用内层芯板数量多,层压排板过程中,不同内层芯板极易混淆,内层芯板正反面也容易放反,而层压压合后无法检测内层芯板的叠放顺序,此类不良板直接流入后工序,对产品的质量及生产交期等都造成较大困扰。
实用新型内容
基于此,有必要提供一种印制电路板的叠层防反结构及含有该防反结构的印制电路板。
一种印制电路板的叠层防反结构,所述印制电路板包括两外层芯板以及设在所述两外层芯板之间的多层内层芯板,所述外层芯板与所述内层芯板层叠设置,每个所述内层芯板在基材区的两侧设有防反铜皮,所述防反铜皮的边缘与所述基材区的一边缘齐平设置,且在所述印制电路板的高度方向上,多个所述防反铜皮依次错开设置。
在其中一个实施例中,在所述印制电路板的高度方向上,相邻所述防反铜皮之间错开的宽度为5-20mm。
在其中一个实施例中,所述防反铜皮为长方体形状,且长度为5-10mm,宽度为10-15mm。
在其中一个实施例中,所述防反铜皮与所述内层芯板上的图形区之间距离为1-3mm。
在其中一个实施例中,所述基材区的宽度为5-15mm。
在其中一个实施例中,所述外层与所述内层芯板之间以及所述多层内层芯板之间通过半固化片粘接。
一种印制电路板,含有上述任一实施例所述的叠层防反结构。
上述印制电路板及其叠层防反结构设计简单,加工方便快捷,层压铣边后可以根据防反铜皮的排布准确判断并监控内层芯板的排列顺序,避免不良品流入后工序,有利于提高产品的生产效率。
附图说明
图1为一实施方式的印制电路板的结构示意图;
图2为图1中印制电路板的内层芯板的展开示意图。
具体实施方式
为了便于理解本实用新型,下面将参照相关附图对本实用新型进行更全面的描述。附图中给出了本实用新型的较佳实施例。但是,本实用新型可以以许多不同的形式来实现,并不限于本文所描述的实施例。相反地,提供这些实施例的目的是使对本实用新型的公开内容的理解更加透彻全面。
需要说明的是,当元件被称为“固定于”另一个元件,它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件,它可以是直接连接到另一个元件或者可能同时存在居中元件。
除非另有定义,本文所使用的所有的技术和科学术语与属于本实用新型的技术领域的技术人员通常理解的含义相同。本文中在本实用新型的说明书中所使用的术语只是为了描述具体的实施例的目的,不是旨在于限制本实用新型。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
如图1所示,一实施方式的印制电路板10包括外层芯板110及内层芯板120。
外层芯板110上设有铜箔层112。内层芯板120夹设在两外层芯板110之间。内层芯板120有多个。外层芯板110与内层芯板120层叠设置,之间通过半固化片130粘接,从而形成外层芯板/半固化片/内层芯板/半固化片/内层芯板……/外层芯板夹心结构的印制电路板10。
每个内层芯板120包括基材区122及图形区124。图形区124在基材区122的两侧设置。图形区124的面积小于基材区122的面积,也即基材区122的边缘凸出图形区124设置,如在本实施方式中,基材区122的边缘凸出图形区124的边缘的部分的宽度在5-15mm之间。
在本实施方式中,每个内层芯板120在其基材区122的两侧边缘位置均设有防反铜皮126。防反铜皮126紧靠基材区122的边缘设置。优选的,防反铜皮126的边缘与基材区122的一边缘齐平设置,也即所有防反铜皮126均对应设置在多个基材区122的同一侧边缘。如图2所示,在印制电路板10的高度方向上(即从一外层芯板110至另一外层芯板110),多个防反铜皮126依次错开设置,以形成标记。
进一步,在本实施方式中,在印制电路板10的高度方向上,相邻防反铜皮126之间错开宽度5-20mm设置,从而从下至上,多个防反铜皮126形成类似台阶的结构。防反铜皮126优选为长方体形状,且长度为5-10mm,宽度为10-15mm,厚度以肉眼可见为标准,一般不小于0.1mm即可。防反铜皮126在内层芯板120上图形区124之间距离控制在1-3mm之间,以防止对图形区造成干扰。
上述印制电路板10通过在内层芯板120的基材区122形成依次错开设置的防反铜皮构成叠层防反结构,可以在印制电路板的组装过程中形成有效标记,放置将内层芯板120放反。
该印制电路板的叠层防反结构及含有该防反结构的印制电路板10设计简单,加工方便快捷,层压铣边后可以根据防反铜皮126的排布准确判断并监控内层芯板120的排列顺序,避免不良品流入后工序,有利于提高产品的生产效率。
以上所述实施例仅表达了本实用新型的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对本实用新型专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本实用新型构思的前提下,还可以做出若干变形和改进,这些都属于本实用新型的保护范围。因此,本实用新型专利的保护范围应以所附权利要求为准。

Claims (7)

1.一种印制电路板的叠层防反结构,其特征在于,所述印制电路板包括两外层芯板以及设在所述两外层芯板之间的多层内层芯板,所述外层芯板与所述内层芯板层叠设置,每个所述内层芯板在基材区的两侧设有防反铜皮,所述防反铜皮的边缘与所述基材区的一边缘齐平设置,且在所述印制电路板的高度方向上,多个所述防反铜皮依次错开设置。
2.如权利要求1所述的印制电路板的叠层防反结构,其特征在于,在所述印制电路板的高度方向上,相邻所述防反铜皮之间错开的宽度为5-20mm。
3.如权利要求1所述的印制电路板的叠层防反结构,其特征在于,所述防反铜皮为长方体形状,且长度为5-10mm,宽度为10-15mm。
4.如权利要求1所述的印制电路板的叠层防反结构,其特征在于,所述防反铜皮与所述内层芯板上的图形区之间距离为1-3mm。
5.如权利要求1所述的印制电路板的叠层防反结构,其特征在于,所述基材区的宽度为5-15mm。
6.如权利要求1所述的印制电路板的叠层防反结构,其特征在于,所述外层与所述内层芯板之间以及所述多层内层芯板之间通过半固化片粘接。
7.一种印制电路板,其特征在于,含有如权利要求1-6中任一项所述的叠层防反结构。
CN201420684149.1U 2014-11-14 2014-11-14 印制电路板及其叠层防反结构 Expired - Fee Related CN204217205U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201420684149.1U CN204217205U (zh) 2014-11-14 2014-11-14 印制电路板及其叠层防反结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201420684149.1U CN204217205U (zh) 2014-11-14 2014-11-14 印制电路板及其叠层防反结构

Publications (1)

Publication Number Publication Date
CN204217205U true CN204217205U (zh) 2015-03-18

Family

ID=52985833

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201420684149.1U Expired - Fee Related CN204217205U (zh) 2014-11-14 2014-11-14 印制电路板及其叠层防反结构

Country Status (1)

Country Link
CN (1) CN204217205U (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108633193A (zh) * 2017-03-24 2018-10-09 北大方正集团有限公司 多层电路板的制作方法
CN109362173A (zh) * 2018-09-20 2019-02-19 奥士康精密电路(惠州)有限公司 一种多层板叠层防反的系统
CN111315156A (zh) * 2020-02-27 2020-06-19 梅州市志浩电子科技有限公司 一种高多层板层别检测防呆方法
CN112601388A (zh) * 2020-11-05 2021-04-02 奥士康科技股份有限公司 一种内层芯板防叠错的pcb板及监控方法
CN114531775A (zh) * 2022-03-04 2022-05-24 生益电子股份有限公司 一种印制电路板
CN116234151A (zh) * 2022-12-21 2023-06-06 镁佳(武汉)科技有限公司 一种印制电路板

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108633193A (zh) * 2017-03-24 2018-10-09 北大方正集团有限公司 多层电路板的制作方法
CN108633193B (zh) * 2017-03-24 2019-12-31 北大方正集团有限公司 多层电路板的制作方法
CN109362173A (zh) * 2018-09-20 2019-02-19 奥士康精密电路(惠州)有限公司 一种多层板叠层防反的系统
CN111315156A (zh) * 2020-02-27 2020-06-19 梅州市志浩电子科技有限公司 一种高多层板层别检测防呆方法
CN112601388A (zh) * 2020-11-05 2021-04-02 奥士康科技股份有限公司 一种内层芯板防叠错的pcb板及监控方法
CN114531775A (zh) * 2022-03-04 2022-05-24 生益电子股份有限公司 一种印制电路板
CN116234151A (zh) * 2022-12-21 2023-06-06 镁佳(武汉)科技有限公司 一种印制电路板

Similar Documents

Publication Publication Date Title
CN204217205U (zh) 印制电路板及其叠层防反结构
CN106954344B (zh) 柔性线路板模切生产线
CN103415141B (zh) 一种多层板的内层芯板以及多层板的层压防错方法
CN104244612B (zh) 一种在ptfe电路板上制作金属化孔的方法
CN102501557B (zh) Ltcc叠片方法
CN104394643B (zh) 非分层刚挠板及其制作方法
CN201550361U (zh) 一种多层印刷线路板
CN203086841U (zh) 厚铜多层印制电路板板边结构及具有该结构的印制电路板
CN103327756A (zh) 具有局部混合结构的多层电路板及其制作方法
CN107613676A (zh) 一种多层线路板层偏改善方法
JP2009143234A (ja) キャリア付金属箔
CN104735923B (zh) 一种刚挠结合板的制作方法
CN202679786U (zh) 多层印刷线路板压合结构
CN101998769A (zh) 刚挠板和台阶板及其加工方法
KR101606714B1 (ko) 다층식 그라파이트 필름 제조 방법
CN208128627U (zh) 一种便于裁切的多单元线路板
CN102811568B (zh) 一种阴阳铜设计印制电路板的制作方法
CN203219623U (zh) 一种多层印制板的压合叠板结构
CN201976339U (zh) 高密度积层印制电路板及其防爆结构
CN209517628U (zh) 一种刚性无玻纤光电印制板
CN110650597B (zh) 线路板及其制作方法、以及电子设备
CN203482484U (zh) 一种多层板的内层芯板
CN104955277B (zh) 一种厚铜电路板制作方法
CN203219624U (zh) 一种多层印刷电路板的铆合定位工装
CN201979793U (zh) 一种用于印制电路板的丝印钉床

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150318

Termination date: 20211114