CN108633193A - 多层电路板的制作方法 - Google Patents

Abstract

本发明实施例提供的多层电路板的制作方法，在最上层的导电线路层的非功能区域内设置未覆盖铜皮的测试区域，在测试区域内的第一位置和第二位置分别设置一个测试点；在最上层的导电线路层至基准芯板之间，任意两层导电线路层上的第一位置和第二位置分别对应的位置设置导通的盲孔；基准芯板的每个导电线路层上第一位置和第二位置对应的两点之间导通；除基准芯板的导电线路层外，其他各导电线路层上第一位置和第二位置对应的两点之间不导通。通过测试两个测试点之间是否导通，可以确定多层电路板是否出现芯板叠反的问题，从而可以避免由于使用叠反内层芯板的多层电路板而造成的导电线路因与设计标准不符而不可用的问题。

Description

多层电路板的制作方法

技术领域

本发明实施例涉及电路板技术领域，尤其涉及一种多层电路板的制作方法。

背景技术

随着电子产品往小型化、高速化方向的发展，电路板也从单面电路板、双面电路板往多层电路板方向发展。多层电路板是指具有多层导电线路的电路板，其具有较多的布线面积、较高互连密度的优点，因而得到广泛地应用。

目前，多层电路板通常采用增层法制作，采用该方法制得的多层电路板通常包括位于中心的一个或多个相邻的内层芯板，相邻的两个内层芯板通过绝缘的介质层胶粘在一起，形成多层电路板基板；多层电路板基板的上侧和下侧分别有层数相同的导电线路层。

常用的多层电路板通常包括2-3个内层芯板。由于各内层芯非常相似，在层压排版过程中，不同的内层芯板极易混淆，多层电路板中各内心芯板之间可能会出现叠反的情况，从而会造成制作后的多层电路板存在导电线路因与设计标准不符而不可用的问题，从而现有技术中亟需要一种检测方式，以避免使用叠反内层芯板的多层电路板，从而避免由于使用叠反内层芯板的多层电路板而造成的导电线路因与设计标准不符而不可用的问题。

发明内容

本发明实施例提供一种多层电路板的制作方法，以避免由于使用叠反内层芯板的多层电路板而造成的导电线路因与设计标准不符而不可用的问题。

本发明实施例的一个方面是提供一种多层电路板的制作方法，包括：

所述多层电路板包括自上而下依次排列的第一预设数量的导电线路层、第二预设数量的内层芯板以及第三预设数量的导电线路层；其中，每个所述内层芯板包括有两层导电线路层，所述第一预设数量与所述第三预设数量相等，且至少为1，第二预设数量为2或3；

所述方法，包括：

在最上层的导电线路层的非功能区域内设置未覆盖铜皮的测试区域，在所述测试区域内的第一位置和第二位置分别设置一个测试点；

在所述最上层的导电线路层至基准芯板之间，任意两层导电线路层上的所述第一位置对应的位置设置导通的盲孔；

在所述最上层的导电线路层至基准芯板之间，任意两层导电线路层上的所述第二位置对应的位置设置导通的盲孔；

所述基准芯板的每个导电线路层上所述第一位置和第二位置对应的两点之间导通；

除所述基准芯板的导电线路层外，其他各导电线路层上所述第一位置和第二位置对应的两点之间不导通；

当所述第二预设数量为奇数时，所述基准芯板为位于中间位置的内层芯板。

基于上述多层电路板的制作方法，可选地，当所述第二预设数量为偶数时，所述基准芯板为自上而下的第一个内层芯板。

基于上述多层电路板的制作方法，可选地，在最上层的导电线路层至基准芯板之间，任意两层导电线路层通过设置在所述第一位置对应的位置的盲孔导通，且任意两层导电线路层通过设置在所述第二位置对应的位置的盲孔导通。

基于上述多层电路板的制作方法，可选地，所述测试点为所述盲孔在所述最上层的导电线路层形成的导通点。

基于上述多层电路板的制作方法，可选地，在所述测试区域内，所述导通点外环绕一个孔环。

基于上述多层电路板的制作方法，可选地，所述导通点直径为3-5mm,所述孔环直径为10-15mm。

基于上述多层电路板的制作方法，可选地，除基准芯板的两个导电线路层和最上层的导电线路层以外，其他各导电线路层上，所述第一位置和第二位置对应的两点之间预先蚀刻空白区，使得所述两点不导通。

基于上述多层电路板的制作方法，可选地，所述空白区的宽度为10-15mm。

基于上述多层电路板的制作方法，可选地，任意两个相邻的所述导电线路层之间设置有绝缘的介质层。

基于上述多层电路板的制作方法，可选地，还包括：

测试所述测试区域内的第一位置和第二位置分别设置的测试点之间是否导通；

若测试结果为导通，则确定所述多层电路板未出现芯板叠反；

若测试结果为未导通，则确定所述多层电路板出现芯板叠反。

本发明实施例提供的多层电路板的制作方法，在最上层的导电线路层的非功能区域内设置未覆盖铜皮的测试区域，在所述测试区域内的第一位置和第二位置分别设置一个测试点；在所述最上层的导电线路层至基准芯板之间，任意两层导电线路层上的所述第一位置对应的位置设置导通的盲孔；在所述最上层的导电线路层至基准芯板之间，任意两层导电线路层上的所述第二位置对应的位置设置导通的盲孔；所述基准芯板的每个导电线路层上所述第一位置和第二位置对应的两点之间导通；除所述基准芯板的导电线路层外，其他各导电线路层上所述第一位置和第二位置对应的两点之间不导通。通过测试两个测试点之间是否导通，可以确定多层电路板是否出现芯板叠反的问题，从而可以避免由于使用叠反内层芯板的多层电路板而造成的导电线路因与设计标准不符而不可用的问题。

附图说明

图1为本发明实施例提供的多层电路板的制作方法的流程示意图；

图2为本发明实施例提供的多层电路板的结构示意图；

图3为本发明另一实施例提供的多层电路板的制作方法的流程示意图；

图4为本发明另一实施例提供的多层电路板的结构示意图；

图5为本发明另一实施例提供的多层电路板的结构示意图。

具体实施方式

为使本发明的技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

图1为本发明实施例提供的多层电路板的制作方法的流程示意图，图2为本发明实施例提供的多层电路板的结构示意图。本发明实施例针对由于使用叠反内层芯板的多层电路板而造成的导电线路因与设计标准不符而不可用的问题，提供了多层电路板的制作方法。如图1所示，该方法具体步骤如下：

步骤S101、在最上层的导电线路层的非功能区域内设置未覆盖铜皮的测试区域，在所述测试区域内的第一位置和第二位置分别设置一个测试点。

本实施例中，多层电路板包括自上而下依次排列的第一预设数量的导电线路层、第二预设数量的内层芯板以及第三预设数量的导电线路层；其中，每个所述内层芯板包括有两层导电线路层，所述第一预设数量与所述第三预设数量相等，且至少为1，第二预设数量为2或3。

步骤S102、在所述最上层的导电线路层至基准芯板之间，任意两层导电线路层上的所述第一位置对应的位置设置导通的盲孔。

其中，当所述第二预设数量为奇数时，所述基准芯板为位于中间位置的内层芯板。

可选地，可以在多层电路板的外层压合制作完成后，在该任意两侧导电线路层上，在对应于第一位置的位置进行激光钻孔，并在多层电路板外层电镀时，采用天空电镀对激光钻孔进行填平，形成导通的盲孔。

步骤S103、在所述最上层的导电线路层至基准芯板之间，任意两层导电线路层上的所述第二位置对应的位置设置导通的盲孔。

可选地，可以在多层电路板的外层压合制作完成后，在该任意两侧导电线路层上，在对应于第二位置的位置进行激光钻孔，并在多层电路板外层电镀时，采用天空电镀对激光钻孔进行填平，形成导通的盲孔。

本实施例中，通过在所述最上层的导电线路层至基准芯板之间，任意两层导电线路层上的所述第一位置和第二位置分别对应的位置设置导通的盲孔使得所述基准芯板的每个导电线路层上所述第一位置和第二位置分别对应的两点之间导通；除所述基准芯板的导电线路层外，其他各导电线路层上所述第一位置和第二位置对应的两点之间不导通。

例如，如图2所示，第一预设数量等于1，第二预设数量等于3时，即多层电路板包括自上而下依次排列的一层导电线路层L1、三个内层芯板core1、core2和core3，包括6层导电线路层从上到下依次为L2-L7，以及一层导电线路层L8。第二预设数量为奇数，基准芯板2为位于中间位置的内层芯板core2，则步骤S102-S103中设置的盲孔如图2中所示，在最上层的导电线路层1为L1，最上层的导电线路层1与基准芯板2之间设置导通的盲孔，也即在导电线路层L1与core2中的上层导电线路层L4之间设置导通的盲孔。除所述基准芯板2的导电线路层外，其他各导电线路层上所述第一位置和第二位置对应的两点之间不导通，使得当任意两个芯板叠反时，测试区域内的第一位置和第二位置分别设置的测试点A和测试点B之间无法导通。因此，通过测试点A和测试点B之间是否导通即可检测多层电路板中的芯板是否叠反。

本发明实施例在最上层的导电线路层的非功能区域内设置未覆盖铜皮的测试区域，在所述测试区域内的第一位置和第二位置分别设置一个测试点；在所述最上层的导电线路层至基准芯板之间，任意两层导电线路层上的所述第一位置对应的位置设置导通的盲孔；在所述最上层的导电线路层至基准芯板之间，任意两层导电线路层上的所述第二位置对应的位置设置导通的盲孔；所述基准芯板的每个导电线路层上所述第一位置和第二位置对应的两点之间导通；除所述基准芯板的导电线路层外，其他各导电线路层上所述第一位置和第二位置对应的两点之间不导通。通过测试两个测试点之间是否导通，可以确定多层电路板是否出现芯板叠反的问题，从而可以避免由于使用叠反内层芯板的多层电路板而造成的导电线路因与设计标准不符而不可用的问题。

图3为本发明另一实施例提供的多层电路板的制作方法的流程示意图，图4为本发明另一实施例提供的多层电路板的结构示意图，图5为本发明另一实施例提供的多层电路板的结构示意图。在上述实施例的基础上，本实施例中，还包括测试所述测试区域内的第一位置和第二位置分别设置的测试点之间是否导通；若测试结果为导通，则确定所述多层电路板未出现芯板叠反；若测试结果为未导通，则确定所述多层电路板出现芯板叠反。如图3所示，该方法具体包括如下步骤：

步骤S301、在最上层的导电线路层的非功能区域内设置未覆盖铜皮的测试区域，在所述测试区域内的第一位置和第二位置分别设置一个测试点。

其中，所述测试点为所述盲孔在所述最上层的导电线路层形成的导通点。

本实施例中，多层电路板包括自上而下依次排列的第一预设数量的导电线路层、第二预设数量的内层芯板以及第三预设数量的导电线路层；其中，每个所述内层芯板包括有两层导电线路层，所述第一预设数量与所述第三预设数量相等，且至少为1，第二预设数量为2或3。

可选的，在所述测试区域内，所述导通点外环绕一个孔环。例如，所述导通点直径可以为3-5mm,所述孔环直径可以为10-15mm，两个测试点之间的距离可以为20mm。另外，导通点直径、孔环直径、以及两个测试点之间的距离可以由技术人员根据实际多层电路板的规格确定，本实施例对此不做具体限定。

步骤S302、在所述最上层的导电线路层至基准芯板之间，任意两层导电线路层上的所述第一位置对应的位置设置导通的盲孔。

其中，当所述第二预设数量为奇数时，所述基准芯板为位于中间位置的内层芯板；当所述第二预设数量为偶数时，所述基准芯板为自上而下的第一个内层芯板。

可选地，可以在多层电路板的外层压合制作完成后，在该任意两侧导电线路层上，在对应于第一位置的位置进行激光钻孔，并在多层电路板外层电镀时，采用天空电镀对激光钻孔进行填平，形成导通的盲孔。

本实施例中，当第二预设数量为3，多层电路板包括3个内层芯板时，所述最上层的导电线路层至基准芯板之间跨层数＝第一预设数量+3。

例如，如图2所示，第一预设数量为1，第二预设数量为3时，最上层的导电线路层1至基准芯板2之间跨层数＝1+3＝4，在这4层之间的任意两层导电线路层上的所述第一位置对应的位置设置导通的盲孔，对应于第一位置的盲孔的个数为3。

步骤S303、在所述最上层的导电线路层至基准芯板之间，任意两层导电线路层上的所述第二位置对应的位置设置导通的盲孔。

在最上层的导电线路层至基准芯板之间，任意两层导电线路层通过设置在所述第一位置对应的位置的盲孔导通，且任意两层导电线路层通过设置在所述第二位置对应的位置的盲孔导通。

本实施例中，如图2所示，除基准芯板2的两个导电线路层和最上层的导电线路层1以外，其他各导电线路层上，所述第一位置和第二位置对应的两点之间预先蚀刻空白区3，使得所述两点不导通。可选地，所述空白区的宽度可以为10-15mm。另外，空白区的宽度可以由技术人员根据实际需要确定，本实施例对此不做具体限定。

另外，任意两个相邻的所述导电线路层之间设置有绝缘的介质层。

例如，如图4所示，第一预设数量等于1，第二预设数量等于2时，即多层电路板包括自上而下依次排列的一层导电线路层L1、两个内层芯板core1和core2，包括4层导电线路层从上到下依次为L2-L5，以及一层导电线路层L6。第二预设数量为偶数，基准芯板为两个内层芯板中的上层的芯板core1，则步骤S102-S103中设置的盲孔如图4中所示，在最上层的导电线路层L1与core1之间设置导通的盲孔，也即在最上层的导电线路层L1与core1中的上层导电线路层L2之间设置导通的盲孔。这样，除所述基准芯板的导电线路层外，其他各导电线路层上所述第一位置和第二位置对应的两点之间不导通。

步骤S304、测试所述测试区域内的第一位置和第二位置分别设置的测试点之间是否导通；若测试结果为导通，则确定所述多层电路板未出现芯板叠反；若测试结果为未导通，则确定所述多层电路板出现芯板叠反。

基于上述步骤S303中的举例，当core1和core2没有叠反时，如图4所示，测试区域内的第一位置和第二位置分别设置的测试点A和测试点B之间通过两个盲孔及L2层导通。当core1和core2叠反之后，如图5所示，测试区域内的第一位置和第二位置分别设置的测试点A和测试点B之间无法导通。因此，通过测试点A和测试点B之间是否导通即可检测多层电路板中的芯板是否叠反。

本实施例中，若测试结果为未导通，可以确定多层电路板出现芯板叠反的情况，即该多层电路板不合格。

本发明实施例在最上层的导电线路层的非功能区域内设置未覆盖铜皮的测试区域，在所述测试区域内的第一位置和第二位置分别设置一个测试点；在所述最上层的导电线路层至基准芯板之间，任意两层导电线路层上的所述第一位置对应的位置设置导通的盲孔；在所述最上层的导电线路层至基准芯板之间，任意两层导电线路层上的所述第二位置对应的位置设置导通的盲孔；所述基准芯板的每个导电线路层上所述第一位置和第二位置对应的两点之间导通；除所述基准芯板的导电线路层外，其他各导电线路层上所述第一位置和第二位置对应的两点之间不导通。通过测试两个测试点之间是否导通，可以确定多层电路板是否出现芯板叠反的问题，从而可以避免由于使用叠反内层芯板的多层电路板而造成的导电线路因与设计标准不符而不可用的问题。

最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (10)

1.一种多层电路板的制作方法，其特征在于，

所述多层电路板包括自上而下依次排列的第一预设数量的导电线路层、第二预设数量的内层芯板以及第三预设数量的导电线路层；其中，每个所述内层芯板包括有两层导电线路层，所述第一预设数量与所述第三预设数量相等，且至少为1，第二预设数量为2或3；

所述方法，包括：

在最上层的导电线路层的非功能区域内设置未覆盖铜皮的测试区域，在所述测试区域内的第一位置和第二位置分别设置一个测试点；

在所述最上层的导电线路层至基准芯板之间，任意两层导电线路层上的所述第一位置对应的位置设置导通的盲孔；

在所述最上层的导电线路层至基准芯板之间，任意两层导电线路层上的所述第二位置对应的位置设置导通的盲孔；

所述基准芯板的每个导电线路层上所述第一位置和第二位置对应的两点之间导通；

除所述基准芯板的导电线路层外，其他各导电线路层上所述第一位置和第二位置对应的两点之间不导通；

当所述第二预设数量为奇数时，所述基准芯板为位于中间位置的内层芯板。

2.根据权利要求1所述的多层电路板的制作方法，其特征在于，当所述第二预设数量为偶数时，所述基准芯板为自上而下的第一个内层芯板。

3.根据权利要求1或2所述的多层电路板的制作方法，其特征在于，在最上层的导电线路层至基准芯板之间，任意两层导电线路层通过设置在所述第一位置对应的位置的盲孔导通，且任意两层导电线路层通过设置在所述第二位置对应的位置的盲孔导通。

4.根据权利要求3所述的多层电路板的制作方法，其特征在于，所述测试点为所述盲孔在所述最上层的导电线路层形成的导通点。

5.根据权利要求4所述的多层电路板的制作方法，其特征在于，在所述测试区域内，所述导通点外环绕一个孔环。

6.根据权利要求5所述的多层电路板的制作方法，其特征在于，所述导通点直径为3-5mm,所述孔环直径为10-15mm。

7.根据权利要求3所述的多层电路板的制作方法，其特征在于，除基准芯板的两个导电线路层和最上层的导电线路层以外，其他各导电线路层上，所述第一位置和第二位置对应的两点之间预先蚀刻空白区，使得所述两点不导通。

8.根据权利要求6所述的多层电路板的制作方法，其特征在于，所述空白区的宽度为10-15mm。

9.根据权利要求1-8任一项所述的多层电路板的制作方法，其特征在于，任意两个相邻的所述导电线路层之间设置有绝缘的介质层。

10.根据权利要求9所述的多层电路板的制作方法，其特征在于，还包括：

测试所述测试区域内的第一位置和第二位置分别设置的测试点之间是否导通；

若测试结果为导通，则确定所述多层电路板未出现芯板叠反；

若测试结果为未导通，则确定所述多层电路板出现芯板叠反。