CN110864653A - 多层pcb板及其层间偏位监测方法、装置、设备、介质 - Google Patents
多层pcb板及其层间偏位监测方法、装置、设备、介质 Download PDFInfo
- Publication number
- CN110864653A CN110864653A CN201911207182.9A CN201911207182A CN110864653A CN 110864653 A CN110864653 A CN 110864653A CN 201911207182 A CN201911207182 A CN 201911207182A CN 110864653 A CN110864653 A CN 110864653A
- Authority
- CN
- China
- Prior art keywords
- concentric
- pcb
- multilayer pcb
- concentric circle
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
- G01B15/00—Measuring arrangements characterised by the use of electromagnetic waves or particle radiation, e.g. by the use of microwaves, X-rays, gamma rays or electrons
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
- G01R31/2805—Bare printed circuit boards
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
- G01R31/2806—Apparatus therefor, e.g. test stations, drivers, analysers, conveyors
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Electromagnetism (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
本申请公开了一种多层PCB板的层间偏位监测方法、装置、设备、计算机可读存储介质及多层PCB板。其中,方法包括预先在多层PCB板的工艺边上设置同心圆试样;同心圆试样包括沿工艺边长度方向上设置的多个直径沿PCB板高度方向依次扩大或依次缩小同心圆环组,相邻同心圆环组的首尾同心圆环的内外直径相同且外直径不大于工艺边宽度值,相邻同心圆环组中各同心圆环在同一个高度方向上直径增长变化相反;若利用X‑ray监测多层PCB板中相同芯板或非芯板层上的同心圆至多包含一个交点该点为切点,则多层PCB板的层间偏移符合预设层偏要求。本申请在能实现同批次的层间偏位监控的基础上,不占用其他PCB板设计空间,且可测量得到PCB板整体偏移量。
Description
技术领域
本申请涉及PCB板制造技术领域,特别是涉及一种多层PCB板的层间偏位监测方法、装置、设备、计算机可读存储介质及多层PCB板。
背景技术
PCB(Printed Circuit Board,印制电路板)作为电子元器件电气连接的载体,影响着整个电子元器件性能。在PCB生产制作过程中,由于底片定位,压合等操作使得实际制作完成的PCB板各层间出现偏差,当这种偏差较大时,会导致PCB板出现短路、断路等电路失效的问题。也就是说,PCB在压合等制造过程中各层间产生的相对偏移会影响PCB板质量。
相关技术为了实时监控多层PCB板的层间偏位使其控制在合理范围内,通常会设计一个单独PCB板,然后使用X-ray扫描技术,查看各层间的铜皮的位移情况,来确定层间偏位是否满足设计需求。
但是,这种设置一个单独的层间偏位监控PCB板,要么不能监测同批次的层间偏位,要么在能监测同批次的层间偏位的基础上需要将测试模块拼加到设计PCB板上,增加了PCB面积,严重影响PCB板的利用率。
鉴于此,如何在能实现同批次的层间偏位监控的基础上,不占用其他PCB板设计空间,且可测量得到PCB板整体偏移量,是本领域技术人员需要解决的技术问题。
发明内容
本申请提供了一种多层PCB板的层间偏位监测方法、装置、设备、计算机可读存储介质及多层PCB板,在能实现同批次的层间偏位监控的基础上,不占用其他PCB板设计空间,且可测量得到PCB板整体偏移量。
为解决上述技术问题,本发明实施例提供以下技术方案:
本发明实施例一方面提供了一种多层PCB板的层间偏位监测方法,包括:
预先在待测多层PCB板的工艺边上设置同心圆试样;所述同心圆试样包括沿所述工艺边长度方向上设置的多个直径沿所述待测多层PCB板高度方向依次扩大或依次缩小的同心圆环组且各同心圆环组彼此之间没有重叠区域;相邻同心圆环组的首尾同心圆环的内外直径相同且外直径不大于所述工艺边宽度值,相邻同心圆环组中各同心圆环在同一个高度方向上直径增长变化相反;
若利用X-ray监测所述待测多层PCB板中相同芯板上的同心圆环至多包含一个交点且所述交点为切点,或所述待测多层PCB板中非芯板层上的同心圆环不相切,则所述待测多层PCB板的层间偏移符合预设层偏要求;所述同心圆环组中相邻的两个同心圆环之间的异面间隔距离根据所述预设层偏要求确定;所述异面间隔距离为第二同心圆环的内半径和第一同心圆环的外半径的差值,且所述第一同心圆环的外半径小于所述第二同心圆环的外半径。
可选的,所述多层PCB板的第一层为32mil直径的圆,所述第一层所属同心圆环组的其他层均为宽度为4mil的圆铜环。
可选的,相邻同心圆环组的最大外直径圆环的圆心距离为2d+d0mil,d为所述最大直径圆环的外半径值,d0为同面间隔距离,4≤d0≤d1,d1为预设阈值。。
可选的,所述预设层偏要求基于所述多层PCB板相邻两层的叠板类型设置,所述叠板类型为芯板和非芯板;所述同心圆环组中相邻的两个同心圆环之间的异面间隔距离根据叠板类型确定;所述叠板类型为芯板,所述异面间隔距离为2.2,所述叠板类型为非芯板,所述异面间隔距离为5mil。
可选的,所述预设层偏要求为相同芯板的两层偏位值小于2.2mil,非芯板层的叠层偏位值小于5mil。
本发明实施例另一方面提供了一种多层PCB板的层间偏位监测装置,包括:
试样预制作模块,用于预先在待测多层PCB板的工艺边上设置同心圆试样;所述同心圆试样包括沿所述工艺边长度方向上设置的多个直径沿PCB板高度方向依次扩大或依次缩小同心圆环组,相邻同心圆环组的首尾同心圆环的内外直径相同且外直径不大于所述工艺边宽度值,相邻同心圆环中各同心圆环在同一个高度方向上直径增长变化相反;
偏位监测模块,用于若利用X-ray监测所述待测多层PCB板中相同芯板上的同心圆环至多包含一个交点且所述交点为切点,或所述待测多层PCB板中非芯板层上的同心圆环不相切,则所述待测多层PCB板的层间偏移符合预设层偏要求;所述同心圆环组中相邻的两个同心圆环之间的异面间隔距离根据所述预设层偏要求确定;所述异面间隔距离为第二同心圆环的内半径和第一同心圆环的外半径的差值,且所述第一同心圆环的外半径小于所述第二同心圆环的外半径。
可选的,所述预设层偏要求基于所述多层PCB板相邻两层的叠板类型设置,所述叠板类型为芯板和非芯板;所述同心圆环组中相邻的两个同心圆环之间的异面间隔距离根据叠板类型确定;所述叠板类型为芯板,所述异面间隔距离为2.2,所述叠板类型为非芯板,所述异面间隔距离为5mil。
本发明实施例还提供了一种多层PCB板的层间偏位监测设备,包括处理器,所述处理器用于执行存储器中存储的计算机程序时实现如前任一项所述多层PCB板的层间偏位监测方法的步骤。
本发明实施例最后还提供了一种计算机可读存储介质,所述计算机可读存储介质上存储有多层PCB板的层间偏位监测程序,所述多层PCB板的层间偏位监测程序被处理器执行时实现如前任一项所述多层PCB板的层间偏位监测方法的步骤。
本发明实施例最后还提供了一种PCB板,包括工艺边,所述工艺边上还包括同心圆试样;
所述同心圆试样包括沿所述工艺边长度方向上设置的多个直径沿PCB板高度方向依次扩大或依次缩小同心圆环组,相邻同心圆环组的首尾同心圆环的内外直径相同且外直径不大于所述工艺边宽度值,相邻同心圆环中各同心圆环在同一个高度方向上直径增长变化相反;所述同心圆环组中相邻的两个同心圆环之间的异面间隔距离根据预设层偏要求确定;所述异面间隔距离为第二同心圆环的内半径和第一同心圆环的外半径的差值,且所述第一同心圆环的外半径小于所述第二同心圆环的外半径。
本申请提供的技术方案的优点在于,通过在工艺边上增加圆形同心圆测试条的形式,通过X-ray扫描技术,实现监测PCB层间偏位,将试样设计在工艺边上,不仅解决了所监测的层间偏位的PCB是不同批次不同时间制作的问题,还可解决PCB本身设计空间限制的问题,不需要增加单独测试板,不影响PCB生产利用率,还可降低了成本。此外,同心圆试样不仅可查看X及Y两个方向偏移量,还可查看整体偏移量,且同心圆试样形状类似楼梯转角的设计,只要工艺边长度足够长,PCB板叠层便可足够多,可适用于多层(10层以上)PCB板。
此外,本发明实施例还针对多层PCB板的层间偏位监测方法提供了相应的实现装置、设备、计算机可读存储介质及多层PCB板,进一步使得所述方法更具有实用性,所述装置、设备、计算机可读存储介质及PCB板具有相应的优点。
应当理解的是,以上的一般描述和后文的细节描述仅是示例性的,并不能限制本公开。
附图说明
为了更清楚的说明本发明实施例或相关技术的技术方案,下面将对实施例或相关技术描述中所需要使用的附图作简单的介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种多层PCB板的层间偏位监测方法的流程示意图;
图2为本发明实施例提供的一种多层PCB板的结构示意图;
图3为本发明实施例提供的一个示意性例子的同心圆试样设置在工艺边的结构示意图;
图4为本发明实施例提供的图3的同心圆试样的侧视示意图;
图5为本发明实施例提供的图3的同心圆试样的切面示意图;
图6为本发明实施例提供的相邻同心圆环的外直径差值的切面示意图;
图7为本发明实施例提供的多层PCB板的层间偏位监测装置的一种具体实施方式结构图。
具体实施方式
为了使本技术领域的人员更好地理解本发明方案,下面结合附图和具体实施方式对本发明作进一步的详细说明。显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”、“第三”“第四”等是用于区别不同的对象,而不是用于描述特定的顺序。此外术语“包括”和“具有”以及他们任何变形,意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元,而是可包括没有列出的步骤或单元。
在介绍了本发明实施例的技术方案后,下面详细的说明本申请的各种非限制性实施方式。
首先参见图1,图1为本发明实施例提供的一种多层PCB板的层间偏位监测方法的流程示意图,本发明实施例可包括以下内容:
S101:预先在待测多层PCB板的工艺边上设置同心圆试样。
S102:若利用X-ray监测待测多层PCB板中相同芯板或非芯板层上的同心圆环至多包含一个交点且交点为切点,则待测多层PCB板的层间偏移符合预设层偏要求。
可以理解的是,同心圆试样即为同心圆coupon,工艺边也为废料边,其所处PCB板的位置可例如图2所示,在PCB贴片时,工艺边搭在贴片机的轨道上,作为PCB的传送边使用,一般工艺边的宽度可为5mm。芯板即Core,为两面含铜的PCB板材料,是生产前就压合好的成品。
在本申请中,同心圆试样为预先设置在PCB板的工艺边上,为了保证同心圆试样可适用于多层PCB板,可沿工艺边长度方向上设置多个彼此之间没有重叠区域且由于受限工艺边宽度和成像清晰度的同心圆环组,各同心圆环组中圆环直径不能超过工艺边宽度,所以各圆环直径纵向扩大到稍小于工艺边宽度时,需要在该同心圆环组旁边空余位置设置与最大直径同心圆环相同规格的圆环作为当前同心圆环组的第一个同心圆环,然后在沿高度方向依次缩小直径设置同心圆环,直至达到X-ray成像可分辨的最小直径的圆,然后在该同心圆环组旁边空余位置设置与最小直径同心圆环相同规格的圆环作为当前同心圆环组的第一个同心圆环,然后在沿高度方向依次扩大直径设置同心圆环,循环整个过程直至到达PCB板的最后一层,PCB板的每一层均设置一个圆环或圆。每个同心圆环组的直径沿待测多层PCB板高度方向依次扩大或依次缩小,相邻同心圆环组中各同心圆环在同一个高度方向上直径增长变化相反,也就是说,若第一同心圆环组和第二同心圆环组相邻,若第一同心圆环组中各同心圆环在沿PCB板顶层到最后一层的方向上依次扩大,那么第二同心圆环组中各同心圆环在沿PCB板顶层到最后一层的方向上依次缩小。相邻同心圆环组的首尾同心圆环可位于同一层的同一个平面的不同位置、首尾同心圆环的内外直径相同且外直径不大于工艺边宽度值,举例来说,第一同心圆环组在沿PCB板顶层到最后一层的方向上的最后一个同心圆设置在第9层,那么第二同心圆环组在沿PCB板顶层到最后一层的方向上的第一个同心圆设置在第9层的不同位置处,第一同心圆环组和第二同心圆环组的首尾同心圆环为相同规格的圆环,且第一同心圆环组和第二同心圆环组之间不重叠,为了适用于层数较多的PCB板,第一同心圆环组和第二同心圆环组的最大直径的同心圆环在兼顾X-ray的成像清晰度同时尽量靠近,换句话说,相邻同心圆环组的最大外直径圆环的圆心距离为2d+d0mil,d为最大直径圆环的外半径值,d0为同面间隔距离,4≤d0≤d1,d1为预设阈值。d0例如可为4mil或稍大于4mil,预设阈值可尽量接近4mil,也即d0-4的差值足够小。为了尽可能多的设置同心圆环,对于圆环半径沿PCB板顶层到最后一层的方向上依次扩大的同心圆环组,该组中的最大直径的同心圆环的直径略小于工艺边的宽度值。考虑到X射线成像清晰度和同心圆环大小设置,顶层以及半径缩小至最小时的圆环可设置为圆,该圆直径为成像分辨率最小时X-ray设备可识别到圆形图案时的直径值。
在本申请中,同心圆试样中每个同心圆环组中的各相邻层的同心圆环的内外半径差值可根据预设的层偏要求来确定,所谓内外半径差值即外围圆环的内半径与内圈圆环的外半径的差值,为了方便描述,可称该差值为相邻的两个同心圆环之间的异面间隔距离,此处的异面是指不在同一个水平面,也即异面间隔距离为第二同心圆环的内半径和第一同心圆环的外半径的差值,且第一同心圆环的外半径小于第二同心圆环的外半径。其中,异面间隔距离可如图6所示的x。当然,也可为其他值,这均不影响本申请的实现。为了保证监测过程快速方便进行数据处理,预设层偏要求可基于多层PCB板相邻两层的叠板类型设置,叠板类型分为为芯板和非芯板;也就是相邻两层均是芯板为一种类型,除此之外均为非芯板类型。同心圆环组中相邻的两个同心圆环之间的异面间隔距离根据叠板类型确定,相同类型的异面间隔距离可设置为一样。例如叠板类型为芯板,异面间隔距离可设置为2.2,叠板类型为非芯板,异面间隔距离可设置为5mil。
可以理解的是,层间偏位即为PCB在压合等制造过程中,各层间的相对偏移,层间偏移在可允许范围内,不会影响PCB板的正常运行,但是当其超出可允许范围后,便可影响PCB板的正常运行甚至导致短路、断路等情况发生。在本申请中,对于相邻两层均为芯板,若芯板上的同心圆相切则为芯板相对偏移可允许的最大值,也就是说只要相邻两个芯板的同心圆不相交或者是只有一个交点且该交点为切点,则这两层芯板的相对偏移就是符合要求的;而对于相邻两层不均为芯板,这两层的同心圆恰好相切,则为两层非芯板可允许偏移的最大值,也就是说只要相邻两层的同心圆不相交或者是只有一个交点且该交点为切点,则这两层非芯板的相对偏移就是符合要求的;预设层偏要求例如可为相同芯板的两层偏位值小于2.2mil,非芯板层的叠层偏位值小于5mil。
在本发明实施例提供的技术方案中,通过在工艺边上增加圆形同心圆测试条的形式,通过X-ray扫描技术,实现监测PCB层间偏位,将试样设计在工艺边上,不仅解决了所监测的层间偏位的PCB是不同批次不同时间制作的问题,还可解决PCB本身设计空间限制的问题,不需要增加单独测试板,不影响PCB生产利用率,还可降低了成本。此外,同心圆试样不仅可查看X及Y两个方向偏移量,还可查看整体偏移量,且同心圆试样形状类似楼梯转角的设计,只要工艺边长度足够长,PCB板叠层便可足够多,可适用于多层(10层以上)PCB板。
为了便于本申请技术人员更加清楚明白本申请提供的技术方案,本申请还以PCB板20层、工艺边宽度为5mm,相同core的两层偏位要求小于2.2mil,非core层叠层偏小于5mil为实例描述本申请技术方案的实现过程,请参阅图3-图5所示,可包括下述内容:
在工艺边上设计同心圆coupon,按照多层PCB叠板的叠板板型分别设计同心圆的异面间隔距离为2.2mil或5mil,若在转换的层面(如第9层),与第8层是同core,那么它的异面间隔距离就是2.2mil;那么它与第10层,就不同core,同面间距就是5mil。coupon的规格可为,第一层为直径为32mil的圆形,其他层均为宽度为4mil的圆铜环。coupon按照从top层(第一层)向下的方式进行map,圆环依次扩大,如图3中的第二组同心圆环组。当coupon的宽度要超过工艺边宽度的限制时,要在切换的层面向右做一个同样的圆环,如图3中的第二组同心圆环组,然后继续向下层map,圆环依次变小,当直径变小为顶层圆直径后,在切换的层面向右做一个同样的圆环,如图3中的第三组同心圆环组,然后继续向下层map,圆环依次变大。由于第一个同心圆环组设置在工艺边的最左侧所以第二个同心圆环组便在同一层切换层面的右侧设置;若第一个同心圆环组设置在工艺边的最右侧,则第二个同心圆环组便在同一层切换层面的左侧设置;PCB生产后,通过X-ray监测,若同core的coupon相切,或是非core的coupon相切,便生成的PCB板满足层偏要求。
由上可知,本发明实施例因coupon在工艺边上设计,几乎所有的产品均可以使用。coupon类似楼梯转折式的设计,使得此coupon设计能满足更多层PCB设计,进而使得所有的PCB均可以有同批次的coupon设计,且层间偏位监测准确;此外,还不占用其他PCB设计空间,不影响PCB生产利用率。
本发明实施例还针对多层PCB板的层间偏位监测方法提供了相应的实现装置,进一步使得所述方法更具有实用性。下面对本发明实施例提供的多层PCB板的层间偏位监测装置进行介绍,下文描述的多层PCB板的层间偏位监测装置与上文描述的多层PCB板的层间偏位监测方法可相互对应参照。
参见图7,图7为本发明实施例提供的多层PCB板的层间偏位监测装置在一种具体实施方式下的结构图,该装置可包括:
试样预制作模块701,用于预先在待测多层PCB板的工艺边上设置同心圆试样;同心圆试样包括沿工艺边长度方向上设置的多个直径沿PCB板高度方向依次扩大或依次缩小同心圆环组,相邻同心圆环组的首尾同心圆环的内外直径相同且外直径不大于工艺边宽度值,相邻同心圆环中各同心圆环在同一个高度方向上直径增长变化相反。
偏位监测模块702,用于若利用X-ray监测所述待测多层PCB板中相同芯板上的同心圆环至多包含一个交点且所述交点为切点,或所述待测多层PCB板中非芯板层上的同心圆环不相切,则所述待测多层PCB板的层间偏移符合预设层偏要求;所述同心圆环组中相邻的两个同心圆环之间的异面间隔距离根据所述预设层偏要求确定;所述异面间隔距离为第二同心圆环的内半径和第一同心圆环的外半径的差值,且所述第一同心圆环的外半径小于所述第二同心圆环的外半径。
本发明实施例所述多层PCB板的层间偏位监测装置的各功能模块的功能可根据上述方法实施例中的方法具体实现,其具体实现过程可以参照上述方法实施例的相关描述,此处不再赘述。
由上可知,本发明实施例在能实现同批次的层间偏位监控的基础上,不占用其他PCB板设计空间,且可测量得到PCB板整体偏移量。
本发明实施例还提供了一种多层PCB板的层间偏位监测设备,具体可包括:
存储器,用于存储计算机程序;
处理器,用于执行计算机程序以实现如上任意一实施例所述多层PCB板的层间偏位监测方法的步骤。
本发明实施例所述多层PCB板的层间偏位监测设备的各功能模块的功能可根据上述方法实施例中的方法具体实现,其具体实现过程可以参照上述方法实施例的相关描述,此处不再赘述。
由上可知,本发明实施例在能实现同批次的层间偏位监控的基础上,不占用其他PCB板设计空间,且可测量得到PCB板整体偏移量。
本发明实施例还提供了一种计算机可读存储介质,存储有多层PCB板的层间偏位监测程序,所述多层PCB板的层间偏位监测程序被处理器执行时如上任意一实施例所述多层PCB板的层间偏位监测方法的步骤。该存储介质可以为U盘、移动硬盘、只读存储器、随机存取存储器、磁碟或者光盘等各种可以存储程序代码的介质。
本发明实施例所述计算机可读存储介质的各功能模块的功能可根据上述方法实施例中的方法具体实现,其具体实现过程可以参照上述方法实施例的相关描述,此处不再赘述。
由上可知,本发明实施例在能实现同批次的层间偏位监控的基础上,不占用其他PCB板设计空间,且可测量得到PCB板整体偏移量。
本发明实施例还提供了一种多层PCB板,可包括工艺边,工艺边上还包括同心圆试样;同心圆试样可包括沿工艺边长度方向上设置的多个直径沿PCB板高度方向依次扩大或依次缩小同心圆环组,相邻同心圆环组的首尾同心圆环的内外直径相同且外直径不大于工艺边宽度值,相邻同心圆环中各同心圆环在同一个高度方向上直径增长变化相反。同心圆环组中相邻的两个同心圆环之间的异面间隔距离根据预设层偏要求确定;异面间隔距离为第二同心圆环的内半径和第一同心圆环的外半径的差值,且第一同心圆环的外半径小于第二同心圆环的外半径。
本发明实施例所述多层PCB板的各同心圆试样可根据上述方法实施例中的方法具体实现,其具体实现过程可以参照上述方法实施例的相关描述,此处不再赘述。
由上可知,本发明实施例在能实现同批次的层间偏位监控的基础上,不占用其他PCB板设计空间,且可测量得到PCB板整体偏移量。
本说明书中各个实施例采用递进的方式描述,每个实施例重点说明的都是与其它实施例的不同之处,各个实施例之间相同或相似部分互相参见即可。对于实施例公开的装置而言,由于其与实施例公开的方法相对应,所以描述的比较简单,相关之处参见方法部分说明即可。
专业人员还可以进一步意识到,结合本文中所公开的实施例描述的各示例的单元及算法步骤,能够以电子硬件、计算机软件或者二者的结合来实现,为了清楚地说明硬件和软件的可互换性,在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行,取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能,但是这种实现不应认为超出本发明的范围。
结合本文中所公开的实施例描述的方法或算法的步骤可以直接用硬件、处理器执行的软件模块,或者二者的结合来实施。软件模块可以置于随机存储器(RAM)、内存、只读存储器(ROM)、电可编程ROM、电可擦除可编程ROM、寄存器、硬盘、可移动磁盘、CD-ROM、或技术领域内所公知的任意其它形式的存储介质中。
以上对本申请所提供的一种多层PCB板的层间偏位监测方法、装置、设备、计算机可读存储介质及多层PCB板进行了详细介绍。本文中应用了具体个例对本发明的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本发明的方法及其核心思想。应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明原理的前提下,还可以对本申请进行若干改进和修饰,这些改进和修饰也落入本申请权利要求的保护范围内。
Claims (10)
1.一种多层PCB板的层间偏位监测方法,其特征在于,包括:
预先在待测多层PCB板的工艺边上设置同心圆试样;所述同心圆试样包括沿所述工艺边长度方向上设置的多个直径沿所述待测多层PCB板高度方向依次扩大或依次缩小的同心圆环组且各同心圆环组彼此之间没有重叠区域;相邻同心圆环组的首尾同心圆环的内外直径相同且外直径不大于所述工艺边宽度值,相邻同心圆环组中各同心圆环在同一个高度方向上直径增长变化相反;
若利用X-ray监测所述待测多层PCB板中相同芯板上的同心圆环至多包含一个交点且所述交点为切点,或所述待测多层PCB板中非芯板层上的同心圆环至多包含一个交点且所述交点为切点,则所述待测多层PCB板的层间偏移符合预设层偏要求;所述同心圆环组中相邻的两个同心圆环之间的异面间隔距离根据所述预设层偏要求确定;所述异面间隔距离为第二同心圆环的内半径和第一同心圆环的外半径的差值,且所述第一同心圆环的外半径小于所述第二同心圆环的外半径。
2.根据权利要求1所述的多层PCB板的层间偏位监测方法,其特征在于,所述多层PCB板的第一层为32mil直径的圆,所述第一层所属同心圆环组的其他层均为宽度为4mil的圆铜环。
3.根据权利要求2所述的多层PCB板的层间偏位监测方法,其特征在于,相邻同心圆环组的最大外直径圆环的圆心距离为2d+d0mil,d为所述最大直径圆环的外半径值,d0为同面间隔距离;4≤d0≤d1,d1为预设阈值。
4.根据权利要求1至3任意一项所述的多层PCB板的层间偏位监测方法,其特征在于,所述预设层偏要求基于所述多层PCB板相邻两层的叠板类型设置,所述叠板类型为芯板和非芯板;所述同心圆环组中相邻的两个同心圆环之间的异面间隔距离根据叠板类型确定;所述叠板类型为芯板,所述异面间隔距离为2.2,所述叠板类型为非芯板,所述异面间隔距离为5mil。
5.根据权利要求4所述的多层PCB板的层间偏位监测方法,其特征在于,所述预设层偏要求为相同芯板的两层偏位值小于2.2mil,非芯板层的叠层偏位值小于5mil。
6.一种多层PCB板的层间偏位监测装置,其特征在于,包括:
试样预制作模块,用于预先在待测多层PCB板的工艺边上设置同心圆试样;所述同心圆试样包括沿所述工艺边长度方向上设置的多个直径沿PCB板高度方向依次扩大或依次缩小同心圆环组,相邻同心圆环组的首尾同心圆环的内外直径相同且外直径不大于所述工艺边宽度值,相邻同心圆环中各同心圆环在同一个高度方向上直径增长变化相反;
偏位监测模块,用于若利用X-ray监测所述待测多层PCB板中相同芯板上的同心圆环至多包含一个交点且所述交点为切点,或所述待测多层PCB板中非芯板层上的同心圆环不相切,则所述待测多层PCB板的层间偏移符合预设层偏要求;所述同心圆环组中相邻的两个同心圆环之间的异面间隔距离根据所述预设层偏要求确定;所述异面间隔距离为第二同心圆环的内半径和第一同心圆环的外半径的差值,且所述第一同心圆环的外半径小于所述第二同心圆环的外半径。
7.根据权利要求6所述的多层PCB板的层间偏位监测装置,其特征在于,所述预设层偏要求基于所述多层PCB板相邻两层的叠板类型设置,所述叠板类型为芯板和非芯板;所述同心圆环组中相邻的两个同心圆环之间的异面间隔距离根据叠板类型确定;所述叠板类型为芯板,所述异面间隔距离为2.2,所述叠板类型为非芯板,所述异面间隔距离为5mil。
8.一种多层PCB板的层间偏位监测设备,其特征在于,包括处理器,所述处理器用于执行存储器中存储的计算机程序时实现如权利要求1至5任一项所述多层PCB板的层间偏位监测方法的步骤。
9.一种计算机可读存储介质,其特征在于,所述计算机可读存储介质上存储有多层PCB板的层间偏位监测程序,所述多层PCB板的层间偏位监测程序被处理器执行时实现如权利要求1至5任一项所述多层PCB板的层间偏位监测方法的步骤。
10.一种多层PCB板,包括工艺边,其特征在于,所述工艺边上还包括同心圆试样;
所述同心圆试样包括沿所述工艺边长度方向上设置的多个直径沿PCB板高度方向依次扩大或依次缩小同心圆环组,相邻同心圆环组的首尾同心圆环的内外直径相同且外直径不大于所述工艺边宽度值,相邻同心圆环中各同心圆环在同一个高度方向上直径增长变化相反;所述同心圆环组中相邻的两个同心圆环之间的异面间隔距离根据预设层偏要求确定;所述异面间隔距离为第二同心圆环的内半径和第一同心圆环的外半径的差值,且所述第一同心圆环的外半径小于所述第二同心圆环的外半径。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911207182.9A CN110864653A (zh) | 2019-11-29 | 2019-11-29 | 多层pcb板及其层间偏位监测方法、装置、设备、介质 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911207182.9A CN110864653A (zh) | 2019-11-29 | 2019-11-29 | 多层pcb板及其层间偏位监测方法、装置、设备、介质 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN110864653A true CN110864653A (zh) | 2020-03-06 |
Family
ID=69658068
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201911207182.9A Pending CN110864653A (zh) | 2019-11-29 | 2019-11-29 | 多层pcb板及其层间偏位监测方法、装置、设备、介质 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN110864653A (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112165854A (zh) * | 2020-10-21 | 2021-01-01 | 宜兴硅谷电子科技有限公司 | 一种层间对位可视化监控方法 |
CN112504183A (zh) * | 2020-11-07 | 2021-03-16 | 奥士康科技股份有限公司 | 一种孔偏检测方法 |
CN114302579A (zh) * | 2021-12-30 | 2022-04-08 | 安捷利电子科技(苏州)有限公司 | 一种多层fpc层间偏位的检测方法及其应用 |
CN117979587A (zh) * | 2024-04-02 | 2024-05-03 | 淄博芯材集成电路有限责任公司 | 一种多层线路板的对位检查方法 |
CN117979587B (zh) * | 2024-04-02 | 2024-06-07 | 淄博芯材集成电路有限责任公司 | 一种多层线路板的对位检查方法 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102445141A (zh) * | 2011-12-08 | 2012-05-09 | 东莞市五株电子科技有限公司 | 一种多层电路板层检测方法和装置 |
CN105050339A (zh) * | 2015-07-10 | 2015-11-11 | 东莞市科佳电路有限公司 | 一种检测多层印制电路板层间位置偏移的方法 |
CN105072830A (zh) * | 2015-09-10 | 2015-11-18 | 江门崇达电路技术有限公司 | 一种层偏检测方法 |
CN205249636U (zh) * | 2015-11-04 | 2016-05-18 | 胜宏科技(惠州)股份有限公司 | 一种多层pcb层间对准度检测模块 |
CN107613676A (zh) * | 2017-08-30 | 2018-01-19 | 奥士康精密电路(惠州)有限公司 | 一种多层线路板层偏改善方法 |
CN107666768A (zh) * | 2017-09-29 | 2018-02-06 | 奥士康科技股份有限公司 | Pcb层间对准度监控方法 |
CN109682331A (zh) * | 2018-11-28 | 2019-04-26 | 惠州中京电子科技有限公司 | 一种多层线路板层偏检测方法 |
-
2019
- 2019-11-29 CN CN201911207182.9A patent/CN110864653A/zh active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102445141A (zh) * | 2011-12-08 | 2012-05-09 | 东莞市五株电子科技有限公司 | 一种多层电路板层检测方法和装置 |
CN105050339A (zh) * | 2015-07-10 | 2015-11-11 | 东莞市科佳电路有限公司 | 一种检测多层印制电路板层间位置偏移的方法 |
CN105072830A (zh) * | 2015-09-10 | 2015-11-18 | 江门崇达电路技术有限公司 | 一种层偏检测方法 |
CN205249636U (zh) * | 2015-11-04 | 2016-05-18 | 胜宏科技(惠州)股份有限公司 | 一种多层pcb层间对准度检测模块 |
CN107613676A (zh) * | 2017-08-30 | 2018-01-19 | 奥士康精密电路(惠州)有限公司 | 一种多层线路板层偏改善方法 |
CN107666768A (zh) * | 2017-09-29 | 2018-02-06 | 奥士康科技股份有限公司 | Pcb层间对准度监控方法 |
CN109682331A (zh) * | 2018-11-28 | 2019-04-26 | 惠州中京电子科技有限公司 | 一种多层线路板层偏检测方法 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112165854A (zh) * | 2020-10-21 | 2021-01-01 | 宜兴硅谷电子科技有限公司 | 一种层间对位可视化监控方法 |
CN112504183A (zh) * | 2020-11-07 | 2021-03-16 | 奥士康科技股份有限公司 | 一种孔偏检测方法 |
CN114302579A (zh) * | 2021-12-30 | 2022-04-08 | 安捷利电子科技(苏州)有限公司 | 一种多层fpc层间偏位的检测方法及其应用 |
CN114302579B (zh) * | 2021-12-30 | 2024-03-22 | 安捷利电子科技(苏州)有限公司 | 一种多层fpc层间偏位的检测方法及其应用 |
CN117979587A (zh) * | 2024-04-02 | 2024-05-03 | 淄博芯材集成电路有限责任公司 | 一种多层线路板的对位检查方法 |
CN117979587B (zh) * | 2024-04-02 | 2024-06-07 | 淄博芯材集成电路有限责任公司 | 一种多层线路板的对位检查方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110864653A (zh) | 多层pcb板及其层间偏位监测方法、装置、设备、介质 | |
CN102098884B (zh) | 标准压合板的制作方法及标准压合板 | |
CN104582331A (zh) | 多层线路板的内层偏位检测方法 | |
US20050067187A1 (en) | Printed circuit board and interleaving routing scenario thereof | |
CN101662895A (zh) | 多层电路板、该电路板的制作方法及其对准度的检测方法 | |
CN102883522A (zh) | 印刷电路板、印刷电路板的钻孔方法和装置 | |
CN103179812A (zh) | 高多阶hdi印刷电路板的制作方法 | |
US20120305299A1 (en) | Printed circuit board with reference layer hole | |
CN105517350A (zh) | 一种印制电路板的制作方法 | |
CN104661436A (zh) | 印刷电路板盲槽加工方法 | |
CN107027247A (zh) | 一种印刷电路板叠板方法及装置 | |
CN102595790A (zh) | 电路板制作方法 | |
CN110708873A (zh) | 一种实现埋入式铜块定位的制作方法 | |
JPH10163630A (ja) | 多層印刷回路基盤及びその製造方法 | |
US9018531B2 (en) | Multilayer circuit board and manufacturing method thereof | |
CN105430944A (zh) | 多层印刷电路板的制作方法及多层印刷电路板 | |
KR20040078558A (ko) | 플렉시블 배선 회로 기판 | |
JP5911824B2 (ja) | 多数個取りプリント配線板およびその製造方法、コイルパターンの検査方法 | |
CN111465168A (zh) | 一种改善压合埋铜块偏位的方法 | |
CN101460020A (zh) | 多层柔性电路板 | |
CN106017249A (zh) | 印制线路板的层偏检测方法 | |
CN112504183B (zh) | 一种孔偏检测方法 | |
CN111315156A (zh) | 一种高多层板层别检测防呆方法 | |
JP4922666B2 (ja) | プリント配線基板の製造方法およびプリント配線基板の検査用パターンユニット | |
CN104170536A (zh) | 树脂多层基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20200306 |