CN106017249A - 印制线路板的层偏检测方法 - Google Patents

印制线路板的层偏检测方法 Download PDF

Info

Publication number
CN106017249A
CN106017249A CN201610412415.9A CN201610412415A CN106017249A CN 106017249 A CN106017249 A CN 106017249A CN 201610412415 A CN201610412415 A CN 201610412415A CN 106017249 A CN106017249 A CN 106017249A
Authority
CN
China
Prior art keywords
layer
wiring board
printed wiring
hole
detection method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610412415.9A
Other languages
English (en)
Inventor
胡伦洪
白建国
唐有军
关志锋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GCI Science and Technology Co Ltd
Original Assignee
GCI Science and Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GCI Science and Technology Co Ltd filed Critical GCI Science and Technology Co Ltd
Priority to CN201610412415.9A priority Critical patent/CN106017249A/zh
Publication of CN106017249A publication Critical patent/CN106017249A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B5/00—Measuring arrangements characterised by the use of mechanical techniques

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明涉及一种多层印制线路板的层偏检测方法，包括如下步骤：获取待测多层印制线路板：所述待测多层印制线路板设置有若干个层偏检测单元；所述层偏检测单元包括设置于每层所述子板的相应区域的层偏检测区域，各所述层偏检测区域均设有通孔；在所述层偏检测单元中，各所述通孔相互贯通；各所述通孔的开口面积相等，或，按照所述层叠的顺序依次增大；所述半固化片层上与所述层偏检测区域对应的位置具有开窗，以露出所述层偏检测区域；检测：通过所述通孔对所述待测多层印制线路板进行观察，即可得出各层所述子板的偏移量。该层偏检测方法，使层压后不能采用x‑Ray机检测的PCB，也能通过准确、直观的方法进行层偏的检测及判定。

Description

印制线路板的层偏检测方法
技术领域
本发明涉及线路板生产技术领域，特别是涉及印制线路板的层偏检测方法。
背景技术
随着通讯、电信、工业加工、重型机械制造等行业的快速发展，印制线路板(PCB)产品日益向超高层、厚铜板、复杂化、多样性发展，PCB行业所面临的层偏的问题也日益突出，成为制造业的控制难点。
目前，PCB制造企业对于PCB在层压后层偏的检测方法为：通过在内层各芯板上设置同心园，层压后以x-ray机的x射线进行照射检查各芯板的层间偏移量。该检测方法在实际生产过程中显得捉襟见肘，无法满足PCB的发展需求，如当PCB产品铜厚或板厚超过x-ray机的射线能力时，就难以判定各芯板的层间的偏移量。
发明内容
基于此，有必要提供一种当x-ray机的射线无法穿透层间，不能判定各芯板的层间偏移量时，还能够对PCB的各芯板的层间的偏移量进行精确测定的印制线路板的层偏检测方法。
一种多层印制线路板的层偏检测方法，包括如下步骤：
获取待测多层印制线路板：
所述待测多层印制线路板包括层叠的若干层子板，每两层所述子板之间均设有半固化片层；
所述待测多层印制线路板设置有若干个层偏检测单元；所述层偏检测单元包括设置于每层所述子板的相应区域的层偏检测区域，各所述层偏检测区域均设有通孔；在所述层偏检测单元中，各所述通孔相互贯通；各所述通孔的开口面积相等，或，按照所述层叠的顺序依次增大；
所述半固化片层上与所述层偏检测区域对应的位置具有开窗，以露出所述层偏检测区域；
检测：通过所述通孔对所述待测多层印制线路板进行观察，即可得出各层所述子板的偏移量。
本发明多层印制线路板的层偏检测方法，通过在各层子板上设置通孔，该通孔的开口面积采用各层子板上均相同或按照子板的层叠顺序依次增大的方式进行设置，通过该通孔即可直观的查看各线路板孔壁的偏移，获得各层的层偏量。具体可例如，由其中一子板上所述通孔的圆心相对于其下层子板上的所述通孔的圆心的偏移量，即可得出该子板相对于其下层子板的偏移量。
该层偏检测方法，使层压后不能采用x-Ray机检测的PCB，也能通过准确、直观的方法进行层偏的检测及判定。
在其中一个实施例中，每个所述子板均包括芯板和设置于所述芯板两侧的第一图形层和第二图形层，所述层偏检测区域位于所述第一图形层；
所述层偏检测区域还设有刻度图形，该刻度图形用于量化各层所述子板的偏移量。
在其中一个实施例中，所述刻度图形为同心圆标记，该同心圆标记的圆心与所述通孔的中心重叠。
在通孔的周边进一步设置同心圆标记，由此可对偏移量进行量化，读取偏移量数值。
在其中一个实施例中，所述同心圆标记中，相邻两个同心圆的半径之差为1-10mil。优选为3-6mil。
在其中一个实施例中，所述刻度图形包括若干条带刻度标记的直线；各所述直线相交于所述通孔的中心。
还可在通孔的周边进一步设置带刻度标记的直线，由此对偏移量进行量化，读取偏移量数值。
在其中一个实施例中，所述刻度标记中，每两个刻度的间隔为1-10mil。优选为3-5mil。
在其中一个实施例中，所述直线的数量为两条，两条所述直线分别平行于所述子板相邻的两侧边。在简化刻度图形制作的同时，提高检测的准确度。
在其中一个实施例中，各层所述子板上的所述通孔的开口面积按照所述层叠的顺序依次增大时，开口面积最小的所述通孔的开口面积为0.6-0.7mm2，然后按照0.5-2mm2的间隔依次增大。
当各层所述子板上的所述通孔的开口面积相等时，优选为适用于层数≤4层子板的线路板，所述通孔的开口面积根据实际子板上图形的制作工艺进行确定即可。
在其中一个实施例中，所述层偏检测单元的数量为4个，在所述待测多层印制线路板上分别两两对称设置。
在其中一个实施例中，各所述通孔的周边的外侧均设置有标示字码，用于区分各层所述子板。
附图说明
图1为本发明一实施例中具有通孔和刻度图形的子板结构示意图；
图2为对上述通孔进行冲孔后所得子板的结构示意图；
图3为待测多层印制线路板的截面结构示意图。
具体实施方式
以下结合具体实施例对本发明的印制线路板的层偏检测方法作进一步详细的说明。
实施例1
本实施例一种多层印制线路板的层偏检测方法，包括如下步骤：
获取待测多层印制线路板：
该多层印制线路板包括层叠设置的10层子板，每两层子板之间均设有半固化片层；
所述待测多层印制线路板设置有4个层偏检测单元；所述层偏检测单元包括设置于每层所述子板的相应区域的层偏检测区域，各所述层偏检测区域均设有圆形通孔；在所述层偏检测单元中，各所述通孔相互贯通；
各所述通孔的开口面积按照所述层叠的顺序依次增大；开口面积最小的所述通孔的开口面积为0.628mm2，然后按照0.942mm2的间隔依次增大；可以理解的是，所述通孔的开口面积按照所述层叠的顺序依次增大时，为保证层偏量可读，每一层子板上通孔的开口面积不应超过其之下子板上的刻度图形中刻度标记的范围；
所述子板包括芯板以及分别设置于所述芯板两面的第一图形层和第二图形层；所述层偏检测区域设置于第一图形层上；所述层偏检测区域还设有刻度图形，该刻度图形用于量化各层所述子板的偏移量；
如图1所示，所述刻度图形包括两条带有刻度图形的直线；所述直线相交于所述通孔的圆心，且分别平行于所述子板相邻的两侧边；所述刻度标记中每两个刻度的间隔为4mil；
所述层偏检测单元的数量为4个，分别设置于所述子板的4个板角处，两两对称；
所述通孔的圆周的外侧设置有标示字码，用于区分各层所述线路板；
所述半固化片层上与所述层偏检测区域对应的位置具有开窗，以露出所述层偏检测区域。
所述待测多层印制线路板的制作方法包括如下步骤：
(1)在制作各子板中的所述第一图形层的光绘文件时，同时在光绘文件中于所述通孔位置的圆心处设置Mark点，并相应设计刻度图形和标示字码；
(2)根据上述光绘文件在进行第一图形层的刻蚀时，同时蚀刻出该Mark点、刻度图形和标示字码；
(3)在冲铆钉孔时，以Mark点为基准，冲出各层子板上的通孔，冲孔后的线路板如图2所示；
(4)将半固化片上与所述层偏检测区域对应的位置进行铣槽掏空，以露出所述层偏检测区域；
(5)将各层子板与半固化片层叠后进行压合，即得所述待测多层印制线路板，截面图如图3所示；
检测：
然后通过所述通孔对所述待测多层印制线路板进行观察，读取各层所述子板偏移的刻度值，即可。
实施例2
本实施例一种多层印制线路板的层偏检测方法，包括如下步骤：
获取待测多层印制线路板：
该多层印制线路板包括层叠设置的12层子板，每两层子板之间均设有半固化片层；
所述待测多层印制线路板设置有4个层偏检测单元；所述层偏检测单元包括设置于每层所述子板的相应区域的层偏检测区域，各所述层偏检测区域均设有圆形通孔；在所述层偏检测单元中，各所述通孔相互贯通；
各所述通孔的开口面积按照所述层叠的顺序依次增大；开口面积最小的所述通孔的开口面积为0.628mm2，然后按照0.628mm2的间隔依次增大；可以理解的是，所述通孔的开口面积按照所述层叠的顺序依次增大时，为保证层偏量可读，每一层子板上通孔的开口面积不应超过其之下子板上的刻度图形中刻度标记的范围；
所述子板包括芯板以及分别设置于所述芯板两面的第一图形层和第二图形层；所述层偏检测区域设置于第一图形层上；所述层偏检测区域还设有刻度图形，该刻度图形用于量化各层所述子板的偏移量；
所述刻度图形包括两条带有刻度图形的直线；所述直线相交于所述通孔的圆心，且分别平行于所述子板相邻的两侧边；所述刻度标记中每两个刻度的间隔为1mil；
所述层偏检测单元的数量为4个，分别设置于所述子板的4个板角处，两两对称；
所述通孔的圆周的外侧设置有标示字码，用于区分各层所述线路板；
所述半固化片层上与所述层偏检测区域对应的位置具有开窗，以露出所述层偏检测区域。
待测多层印制线路板的制作方法以及层偏的检测方法同实施例1。
实施例3
本实施例一种多层印制线路板的层偏检测方法，包括如下步骤：
获取待测多层印制线路板：
该多层印制线路板包括层叠设置的20层子板，每两层子板之间均设有半固化片层；
所述待测多层印制线路板设置有4个层偏检测单元；所述层偏检测单元包括设置于每层所述子板的相应区域的层偏检测区域，各所述层偏检测区域均设有圆形通孔；在所述层偏检测单元中，各所述通孔相互贯通；
各所述通孔的开口面积按照所述层叠的顺序依次增大；开口面积最小的所述通孔的开口面积为0.628mm2，然后按照1.595mm2的间隔依次增大；可以理解的是，所述通孔的开口面积按照所述层叠的顺序依次增大时，为保证层偏量可读，每一层子板上通孔的开口面积不应超过其之下子板上的刻度图形中刻度标记的范围；
所述子板包括芯板以及分别设置于所述芯板两面的第一图形层和第二图形层；所述层偏检测区域设置于第一图形层上；所述层偏检测区域还设有刻度图形，该刻度图形用于量化各层所述子板的偏移量；
所述刻度图形包括两条带有刻度图形的直线；所述直线相交于所述通孔的圆心，且分别平行于所述子板相邻的两侧边；所述刻度标记中每两个刻度的间隔为10mil；
所述层偏检测单元的数量为4个，分别设置于所述子板的4个板角处，两两对称；
所述通孔的圆周的外侧设置有标示字码，用于区分各层所述线路板；
所述半固化片层上与所述层偏检测区域对应的位置具有开窗，以露出所述层偏检测区域。
待测多层印制线路板的制作方法以及层偏的检测方法同实施例1。
实施例4
本实施例一种多层印制线路板的层偏检测方法，包括如下步骤：
获取待测多层印制线路板：
该多层印制线路板包括层叠设置的4层子板，每两层子板之间均设有半固化片层；
所述待测多层印制线路板设置有4个层偏检测单元；所述层偏检测单元包括设置于每层所述子板的相应区域的层偏检测区域，各所述层偏检测区域均设有圆形通孔；在所述层偏检测单元中，各所述通孔相互贯通；
各所述通孔的开口面积相等，为10mm2；
所述子板包括芯板以及分别设置于所述芯板两面的第一图形层和第二图形层；所述层偏检测区域设置于第一图形层上；所述层偏检测区域还设有刻度图形，该刻度图形用于量化各层所述子板的偏移量；
所述刻度图形为同心圆标记；该同心圆标记的圆心与所述通孔的圆心重叠，相邻两个同心圆的半径之差为4mil；
所述层偏检测单元的数量为4个，分别设置于所述子板的4个板角处，两两对称；
所述通孔的圆周的外侧设置有标示字码，用于区分各层所述线路板；
所述半固化片层上与所述层偏检测区域对应的位置具有开窗，以露出所述层偏检测区域。
待测多层印制线路板的制作方法以及层偏的检测方法同实施例1。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种多层印制线路板的层偏检测方法，其特征在于，包括如下步骤：
获取待测多层印制线路板：
所述待测多层印制线路板包括层叠的若干层子板，每两层所述子板之间均设有半固化片层；
所述待测多层印制线路板设置有若干个层偏检测单元；所述层偏检测单元包括设置于每层所述子板的相应区域的层偏检测区域，各所述层偏检测区域均设有通孔；在所述层偏检测单元中，各所述通孔相互贯通；各所述通孔的开口面积相等，或，按照所述层叠的顺序依次增大；
所述半固化片层上与所述层偏检测区域对应的位置具有开窗，以露出所述层偏检测区域；
检测：通过所述通孔对所述待测多层印制线路板进行观察，即可得出各层所述子板的偏移量。
2.根据权利要求1所述的印制线路板的层偏检测方法，其特征在于，每个所述子板均包括芯板和设置于所述芯板两侧的第一图形层和第二图形层，所述层偏检测区域位于所述第一图形层；
所述层偏检测区域还设有刻度图形，该刻度图形用于量化各层所述子板的偏移量。
3.根据权利要求2所述的印制线路板的层偏检测方法，其特征在于，所述刻度图形为同心圆标记，该同心圆标记的圆心与所述通孔的中心重叠。
4.根据权利要求3所述的印制线路板的层偏检测方法，其特征在于，所述同心圆标记中，相邻两个同心圆的半径之差为1-10mil。
5.根据权利要求2所述的印制线路板的层偏检测方法，其特征在于，所述刻度图形包括若干条带刻度标记的直线；各所述直线相交于所述通孔的中心。
6.根据权利要求5所述的印制线路板的层偏检测方法，其特征在于，所述刻度标记中，每两个刻度的间隔为1-10mil。
7.根据权利要求5所述的印制线路板的层偏检测方法，其特征在于，所述直线的数量为两条，两条所述直线分别平行于所述子板相邻的两侧边。
8.根据权利要求1-7任一项所述的印制线路板的层偏检测方法，其特征在于，各所述通孔的开口面积按照所述层叠的顺序依次增大时，开口面积最小的所述通孔的开口面积为0.6-0.7mm2，然后按照0.5-2mm2的间隔依次增大。
9.根据权利要求1-7任一项所述的印制线路板的层偏检测方法，其特征在于，所述层偏检测单元的数量为4个，在所述待测多层印制线路板上分别两两对称设置。
10.根据权利要求1-7任一项所述的印制线路板的层偏检测方法，其特征在于，各所述通孔的周边的外侧均设置有标示字码，用于区分各层所述子板。
CN201610412415.9A 2016-06-12 2016-06-12 印制线路板的层偏检测方法 Pending CN106017249A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610412415.9A CN106017249A (zh) 2016-06-12 2016-06-12 印制线路板的层偏检测方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610412415.9A CN106017249A (zh) 2016-06-12 2016-06-12 印制线路板的层偏检测方法

Publications (1)

Publication Number Publication Date
CN106017249A true CN106017249A (zh) 2016-10-12

Family

ID=57090378

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610412415.9A Pending CN106017249A (zh) 2016-06-12 2016-06-12 印制线路板的层偏检测方法

Country Status (1)

Country Link
CN (1) CN106017249A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108925066A (zh) * 2018-08-28 2018-11-30 深圳市景旺电子股份有限公司 一种多层板层间偏移检测方法及检测系统
CN115601322A (zh) * 2022-10-11 2023-01-13 中山芯承半导体有限公司（Cn） 一种线路板层间偏移的检测方法
CN115597487A (zh) * 2022-10-11 2023-01-13 中山芯承半导体有限公司（Cn） 一种用于测量印刷电路板层间偏移量的测量方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01285876A (ja) * 1988-05-12 1989-11-16 Fujitsu Ltd 位置決め方法
CN102072716A (zh) * 2010-12-21 2011-05-25 胜宏科技（惠州）有限公司 一种多层线路板层间和钻孔偏移检测方法
CN103438813A (zh) * 2013-06-28 2013-12-11 东莞美维电路有限公司 多层印刷线路板层间位置偏移的测量方法及测量标尺
CN103529659A (zh) * 2013-10-29 2014-01-22 天津芯硕精密机械有限公司 一种对位精度检测方法及系统
CN103716997A (zh) * 2013-12-30 2014-04-09 广州杰赛科技股份有限公司 一种电路板的制作方法
CN203857894U (zh) * 2014-04-18 2014-10-01 同扬光电（江苏）有限公司 线路板补钻的二次孔偏移测试系统
CN104837304A (zh) * 2015-05-14 2015-08-12 广州杰赛科技股份有限公司 一种电路板的制作方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01285876A (ja) * 1988-05-12 1989-11-16 Fujitsu Ltd 位置決め方法
CN102072716A (zh) * 2010-12-21 2011-05-25 胜宏科技（惠州）有限公司 一种多层线路板层间和钻孔偏移检测方法
CN103438813A (zh) * 2013-06-28 2013-12-11 东莞美维电路有限公司 多层印刷线路板层间位置偏移的测量方法及测量标尺
CN103529659A (zh) * 2013-10-29 2014-01-22 天津芯硕精密机械有限公司 一种对位精度检测方法及系统
CN103716997A (zh) * 2013-12-30 2014-04-09 广州杰赛科技股份有限公司 一种电路板的制作方法
CN203857894U (zh) * 2014-04-18 2014-10-01 同扬光电（江苏）有限公司 线路板补钻的二次孔偏移测试系统
CN104837304A (zh) * 2015-05-14 2015-08-12 广州杰赛科技股份有限公司 一种电路板的制作方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108925066A (zh) * 2018-08-28 2018-11-30 深圳市景旺电子股份有限公司 一种多层板层间偏移检测方法及检测系统
CN115601322A (zh) * 2022-10-11 2023-01-13 中山芯承半导体有限公司（Cn） 一种线路板层间偏移的检测方法
CN115597487A (zh) * 2022-10-11 2023-01-13 中山芯承半导体有限公司（Cn） 一种用于测量印刷电路板层间偏移量的测量方法
CN115597487B (zh) * 2022-10-11 2023-09-15 中山芯承半导体有限公司 一种用于测量印刷电路板层间偏移量的测量方法

Similar Documents

Publication Publication Date Title
CN104582331B (zh) 多层线路板的内层偏位检测方法
CN101865682B (zh) 多层印制线路板层间错位检测方法
CN105072830B (zh) 一种层偏检测方法
CN106017249A (zh) 印制线路板的层偏检测方法
CN102036511A (zh) 一种多层电路板制造芯板尺寸非线性变化分类补偿方法
CN102032885B (zh) 印制线路板、其两面线路图形层间对准度检测方法及装置
CN104270889A (zh) 局部高精度印制线路板及其制备方法
CN208079493U (zh) 具有对位结构的印制电路板
KR20190049826A (ko) 다기능 회로판 검출 모듈 및 검출 방법
CN108925066A (zh) 一种多层板层间偏移检测方法及检测系统
CN110864653A (zh) 多层pcb板及其层间偏位监测方法、装置、设备、介质
CN103118482B (zh) 具有质量辨识标记的电路板及其辨识方法
CN101442884B (zh) 一种多层印刷线路板的导通孔的加工方法
CN101340782B (zh) 具有层间对位检查系统的多层线路板及其对位检查方法
CN202396086U (zh) 线路板阻抗条以及线路板
CN107148170B (zh) 一种减少pcb多层板中内层芯板铆偏不良的方法
CN206365146U (zh) 多层印刷电路板及其芯板
CN112165854A (zh) 一种层间对位可视化监控方法
CN113163592A (zh) 一种可目视化的盲孔偏位检测结构及印制电路板
CN116222339A (zh) 多层线路板的内层偏位检测方法
CN114302579B (zh) 一种多层fpc层间偏位的检测方法及其应用
CN111315156A (zh) 一种高多层板层别检测防呆方法
CN111024020A (zh) 测量治具板和电路板金属层的厚度测量方法
JP2005072227A (ja) 多層回路板および多層回路板の層間位置ずれ検査方法
CN115568115A (zh) 偏位电路板处理方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20161012

RJ01 Rejection of invention patent application after publication