CN105430944A - 多层印刷电路板的制作方法及多层印刷电路板 - Google Patents

多层印刷电路板的制作方法及多层印刷电路板 Download PDF

Info

Publication number
CN105430944A
CN105430944A CN201510785221.9A CN201510785221A CN105430944A CN 105430944 A CN105430944 A CN 105430944A CN 201510785221 A CN201510785221 A CN 201510785221A CN 105430944 A CN105430944 A CN 105430944A
Authority
CN
China
Prior art keywords
layer
circuit layer
location hole
slotted eye
central
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510785221.9A
Other languages
English (en)
Other versions
CN105430944B (zh
Inventor
徐华胜
陈蓓
李艳国
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Fastprint Circuit Tech Co Ltd
Yixing Silicon Valley Electronic Technology Co Ltd
Original Assignee
Shenzhen Fastprint Circuit Tech Co Ltd
Yixing Silicon Valley Electronic Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Fastprint Circuit Tech Co Ltd, Yixing Silicon Valley Electronic Technology Co Ltd filed Critical Shenzhen Fastprint Circuit Tech Co Ltd
Priority to CN201510785221.9A priority Critical patent/CN105430944B/zh
Publication of CN105430944A publication Critical patent/CN105430944A/zh
Application granted granted Critical
Publication of CN105430944B publication Critical patent/CN105430944B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0296Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298Multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05Patterning and lithography; Masks; Details of resist
    • H05K2203/0502Patterning and lithography
    • H05K2203/0537Transfer of pre-fabricated insulating pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06Lamination
    • H05K2203/061Lamination of previously made multilayered subassemblies
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06Lamination
    • H05K2203/063Lamination of preperforated insulating layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明涉及一种多层印刷电路板的制作方法及多层印刷电路板,所述多层印刷电路板的制作方法包括如下步骤:将所有第一芯板分别进行内层图形转移,并利用显影出的第一定位孔制作出第一槽孔,利用第一槽孔对所有所述第一芯板进行层压制作形成第一电路层子板,再制作出第二槽孔;将所有所述第二芯板分别进行内层图形转移,并利用显影出的第三定位孔制作出第三槽孔,根据预设的第一母板结构顺序进行叠加,再利用第二槽孔及第三槽孔完成第一电路层及第二电路层的层压制作形成母板。该多层印刷电路板的制作方法能提高了多次层压的对位精度,提高多层印制电路板的压合精度。

Description

多层印刷电路板的制作方法及多层印刷电路板
技术领域
本发明涉及多层印刷电路板技术领域,特别是涉及一种多层印刷电路板的制作方法及多层印刷电路板。
背景技术
随着电子产品不断向多功能化、小型轻量化、高性能化的方向发展,对印制线路板的微细化、高密度化的要求也日益提高。其产品也由传统印制板向高密度积层印制板发展。层间对准度偏差控制都是PCB(印刷电路板)生产商面临的重要课题,一定程度上,层间对准度能力代表了PCB(印刷电路板)制造工艺技术水平。因此,提升层间对准度能力,对提高PCB(印刷电路板)制程能力、增强企业竞争力具有重要意义。
传统的多次压合高精度印制电路板PIN-LAM(销钉定位层压工艺)制作方法,由于重复使用一套PIN-LAM槽孔进行PIN-LAM制作,该方法较普通的铆合技术在层间对位精度上有一定优势,但由于层压后工序,尤其是电镀/蚀刻对槽孔精度的影响;磨板对整板涨缩的影响以及PE冲孔的位置精度误差及层压二次及以上对位精度误差累计,已经无法满足0.4mmpitch多次压合高精度印制电路板的制作要求。
发明内容
基于此,有必要提供一种多层印刷电路板的制作方法及多层印刷电路板,满足0.4mmpitch多次压合高精度印制电路板的制作要求。
其技术方案如下:
一种多层印刷电路板的制作方法,包括如下步骤:
将需要制作多层印刷电路板进行预排版,根据预设的第一母板结构拆分为第一电路层、第二电路层,所述第一电路层包括至少一个第一芯板,所述第二电路层包括至少一个第二芯板,所述第一电路层为盲孔电路层;
将所有所述第一芯板分别进行内层图形转移,并经显影、蚀刻制作出第一定位孔,并利用所述第一定位孔制作出第一槽孔,再经内层AOI扫描,棕化或黑化处理后,所有所述第一芯板利用所述第一槽孔进行叠加后,使用PIN-LAM(销钉定位层压工艺)层压制作形成第一电路层子板,所述第一电路层子板经后工序处理后,进行内层图形转移处理,经显影、蚀刻制作出第二定位孔,并利用第二定位孔制作出第二槽孔,再经内层AOI扫描,棕化或黑化处理后制作形成所述第一电路层;
将所有所述第二芯板分别进行内层图形转移,并经显影、蚀刻制作出第三定位孔,并利用所述第三定位孔制作出第三槽孔,再经内层AOI扫描,棕化或黑化处理后制作形成所述第二电路层;
将棕化或黑化处理后得到的所述第一电路层及所述第二电路层根据预设的第一母板结构顺序,利用所述第二槽孔及所述第三槽孔进行叠加后,使用PIN-LAM(销钉定位层压工艺)层压制作形成母板;其中,叠加后的所述第二槽孔与所述第三槽孔完成重合。
在其中一个实施例中,所述第一槽孔至所述第一芯板边缘的最小距离小于所述第二槽孔至所述第一芯板边缘的最小距离;所述第一芯板及所述第二芯板的正投影的图形相同,所述第二槽孔至所述第一芯板边缘的最小距离等于所述第三槽孔至所述第二芯板边缘的最小距离。
在其中一个实施例中,所述第一定位孔至所述第一芯板边缘的最小距离小于所述第二定位孔至所述第一芯板边缘的最小距离;所述第一芯板及所述第二芯板的正投影的图形相同,所述第二定位孔至所述第一芯板边缘的最小距离等于所述第三定位孔至所述第二芯板边缘的最小距离,且在同一正投影面内所述第二定位孔与所述第三定位孔重合。
在其中一个实施例中,在所述第一电路层的处理过程中,所述第一电路层的总线路层数为偶数,采用L2/3、L4/5……LN-2/N-1的方式进行开料;其中,N表示第一电路层的总线路层数,L2/3表示第2、3线路层。
在其中一个实施例中,所述第一电路层还包括多个辅助层,所述辅助层设有第一靶标孔及第二靶标孔,所述第一靶标孔至所述辅助层边缘的最小距离小于所述第二靶标孔至所述辅助层边缘的最小距离。
在其中一个实施例中,所述第一靶标孔及第二靶标孔均为两个,且分别对称设置于所述辅助层的两侧,并靠近所述辅助层边缘设置。
在其中一个实施例中,在所述第一电路层的处理过程中,使用所述辅助层进行内层图形转移。
在其中一个实施例中,所述第一电路层及所述第二电路层均还包括多个半固化片;在所述第一电路层的处理过程中,所有相邻所述第一芯板之间均设有半固化片;在所述第二电路层的处理过程中,所有相邻所述第二芯板之间均设有半固化片;在所述第一电路层及第二电路层的层压过程中,所有相邻的所述第一芯板与所述第二芯板之间均设有半固化片。
在其中一个实施例中,在多层电路板进行预排版过程中,还包括预设第一封边及第二封边,所述第一封边的面积大于所述第二封边的面积;所述第一定位孔设置于所述第一封边与所述第二封边之间,所述第二定位孔及所述第三定位孔均设置于所述第二封边内。
一种多层印刷电路板,应用权利要求1-9任一项所述的多层印刷电路板的制作方法制作而成。
上述本发明中所述“第一”、“第二”、“第三”不代表具体的数量及顺序,仅仅是用于名称的区分;所述AOI表示AutomaticOpticInspection,全称自动光学检测,内层AOI是指基于光学原理来对内层图形转移过程中遇到的常见缺陷进行检测;0.4mmpitch表示孔壁之间的最小间距为0.4mm,,孔与导体的最小距离为3.6mil,其中1mil=1/1000inch=0.00254cm=0.0254mm。
本发明的有益效果:
上述多层印刷电路板的制作方法,将多层印刷电路板划分为第一电路层及第二电路层,经显影、蚀刻制作出第一定位孔,并利用所述第一定位孔制作出第一槽孔,再利用第一槽孔进行所有所述第一芯板的进行PIN-LAM层压制作形成第一电路层子板,所述第一电路层子板经后工序处理后,进行内层图形转移处理,经显影、蚀刻制作出第二定位孔,并利用第二定位孔制作出第二槽孔,再经内层AOI扫描,棕化或黑化处理后制作形成所述第一电路层;将所有所述第二芯板分别进行内层图形转移,并经显影、蚀刻制作出第三定位孔,并利用所述第三定位孔制作出第三槽孔,再经内层AOI扫描,棕化或黑化处理后制作形成所述第二电路层;在完成第二电路层制作后,利用制作出所述第二槽孔及第三槽孔完成两块所述第一电路层及所述第二电路层的PIN-LAM层压制作形成母板。所述多层印刷电路板的制作方法,第二槽孔及第三槽孔母板层压前制作出,避免了电镀/蚀刻对对位精度的影响及磨板对整板涨缩的影响;而使用冲孔机同时制作出所述第二槽孔及所述第三槽孔,能有效避免了冲孔机对多层印刷电路板的位置精度影响;利用一套定位孔进行盲孔电路层的层压制作,在利用另一套定位孔进行母板层压制作能提高多次层压的对位精度,从而提高多层印制电路板的压合精度。
附图说明
图1为本发明所述的多层印刷电路板的制作方法流程图;
图2为本发明所述的辅助层示意图;
图3为本发明所述的第一芯板示意图;
图4为本发明所述的第二芯板示意图;
图5为本发明所述的第一电路层子板经内层图形转移、显影、蚀刻后的示意图;
图6为本发明所述的第一电路层结构示意图;
图7为本发明所述的一种多层电路板示意图;
图8为本发明所述的另一种多层电路板示意图。
附图标记说明:
100、第一电路层,110、第一芯板,102、第一定位孔,104、第二定位孔,103、第一槽孔,105、第二槽孔,120、辅助层,122、第一靶标孔,124、第二靶标孔,130、黏结片,140、线路层,150、铜箔,200、第二电路层,210、第二芯板,202、第三定位孔,203、第三槽孔,301、第一封边,303、第二封边,302、盲孔,304、通孔。
具体实施方式
为使本发明的目的、技术方案及优点更加清楚明白,以下结合附图及具体实施方式,对本发明进行进一步的详细说明。应当理解的是,此处所描述的具体实施方式仅用以解释本发明,并不限定本发明的保护范围。
从图1所示,本发明所述的一种多层印刷电路板的制作方法,包括步骤:
S100将需要制作多层印刷电路板进行预排版,根据预设的第一母板结构拆分为第一电路层、第二电路层,所述第一电路层包括至少一个第一芯板,所述第二电路层包括至少一个第二芯板,所述第一电路层为盲孔电路层;
S200将所有所述第一芯板分别进行内层图形转移,并经显影、蚀刻制作出第一定位孔,并利用所述第一定位孔制作出第一槽孔,再经内层AOI扫描,棕化或黑化处理后,所有所述第一芯板利用所述第一槽孔进行叠加后,使用PIN-LAM层压制作形成第一电路层子板,所述第一电路层子板经后工序处理后,进行内层图形转移处理,经显影、蚀刻制作出第二定位孔,并利用第二定位孔制作出第二槽孔,再经内层AOI扫描,棕化或黑化处理后制作形成所述第一电路层;
S300将所有所述第二芯板分别进行内层图形转移,并经显影、蚀刻制作出第三定位孔,并利用所述第三定位孔制作出第三槽孔,再经内层AOI扫描,棕化或黑化处理后制作形成所述第二电路层;
S400将棕化或黑化处理后得到的所述第一电路层及所述第二电路层根据预设的第一母板结构顺序,利用所述第二槽孔及所述第三槽孔进行叠加后,使用PIN-LAM层压制作形成母板;其中,叠加后的所述第二槽孔与所述第三槽孔完成重合。
所述多层印刷电路板的制作方法,将多层印刷电路板划分为第一电路层及第二电路层,经显影、蚀刻制作出第一定位孔,并利用所述第一定位孔制作出第一槽孔,再利用第一槽孔进行所有所述第一芯板的进行PIN-LAM层压制作形成第一电路层子板,所述第一电路层子板经后工序处理后,进行内层图形转移处理,经显影、蚀刻制作出第二定位孔,并利用第二定位孔制作出第二槽孔,再经内层AOI扫描,棕化或黑化处理后制作形成所述第一电路层;将所有所述第二芯板分别进行内层图形转移,并经显影、蚀刻制作出第三定位孔,并利用所述第三定位孔制作出第三槽孔,再经内层AOI扫描,棕化或黑化处理后制作形成所述第二电路层;在完成第二电路层制作后,利用制作出所述第二槽孔及第三槽孔完成两块所述第一电路层及所述第二电路层的PIN-LAM层压制作形成母板。所述多层印刷电路板的制作方法,第二槽孔及第三槽孔母板层压前制作出,避免了电镀/蚀刻对对位精度的影响及磨板对整板涨缩的影响;而使用冲孔机同时制作出第二槽孔及第三槽孔,能有效避免了冲孔机对多层印刷电路板的位置精度影响;利用一套定位孔进行盲孔电路层的层压制作,在利用另一套定位孔进行母板层压制作能提高多次层压的对位精度,从而提高多层印制电路板的压合精度,从而满足0.4mmpitch多次压合高精度印制电路板的制作要求。
需要说明的是,S200及S300的顺序没有进行限定,S200与S300同时进行、先S200后S300或先S300后S200进行均属于本发明保护的范围。
使用冲孔机利用第一定位孔冲出第一槽孔,利用第二定位孔冲出第二槽孔,利用第三定位孔冲出第三槽孔。冲孔机可为机械式皮革冲孔机、子母冲冲孔机、数控皮革冲孔机、小型皮革冲孔机等。
从图2所示,第一电路层包括多个辅助层120,所述辅助层120设有第一靶标孔122及第二靶标孔124,第一靶标孔122至辅助层120边缘的最小距离小于所述第二靶标孔至辅助层120边缘的最小距离。从图3、4所示,利用第一靶标孔122进行图形转移后显影、蚀刻出第一定位孔102,利用第二靶标孔124进行图形转移后显影、蚀刻第二定位孔104,减少制作工序,提高多层印刷电路板的定位孔的位置精度。进一步,第一靶标孔122及第二靶标孔124均为两个,且分别对称设置于辅助层120的两侧,并靠近辅助层120边缘设置,进一步提高多层印刷电路板的定位精度,保证冲出高位置精度的槽孔,降低定位孔及槽孔的制造误差。
从图3、4所示,所述第一槽孔103至第一芯板110边缘的最小距离小于所述第二槽孔105至第一芯板110边缘的最小距离;第一芯板110及第二芯板210的正投影的图形相同,第二槽孔105至第一芯板110边缘的最小距离等于第三槽孔203至第二芯板210边缘的最小距离。进一步,第一定位孔102至第一芯板110的最小距离小于第二定位孔104至第一芯板110边缘的最小距离;第一芯板110及第二芯板210的正投影的图形相同,第二定位孔104至第一芯板110边缘的最小距离等于第三定位孔202至第二芯板210边缘的最小距离,且在同一正投影面内第二定位孔105与第三定位孔202重合。第一定位孔102及第二定位孔104均为两个,且分别对称设置于第一芯板110的两侧,并靠近第一芯板110边缘设置;第三定位孔202为两个,且分别对称设置于第二芯板210的两侧,并靠近第二芯板210边缘设置。通过第一定位孔102进行第一槽孔103的制作,并利用第一槽孔103进行PIN-LAM层压制成盲孔电路层的子板,再利用第二定位孔104制作出第二槽孔105,完成盲孔电路层的处理,再利用第三定位孔202制作出第三槽孔203,叠加后第二槽孔105与第三槽孔203重合,可提高多次压合的对位精度,减少多次层压对冲孔的对位精度误差累积。第一槽孔103、第二槽孔105、第三槽孔203即为PIN-LAM的销钉定位孔,第二槽孔105层压后冲出,可减少盲孔电路层与第二电路层的层压时的对位精度误差。
需要说明的是,所述“第一芯板”、“第二芯板”可以是相同类型的芯板也可以是不同类型的芯板,只要使用本方法进行芯板处理的都属于本发明的保护范围。
在所述第一电路层的处理过程中,所述第一电路层的总线路层数为偶数,采用L2/3、L4/5……LN-2/N-1的方式进行开料;其中,N表示第一电路层的总线路层数,L2/3表示第2、3线路层。上述开料方式能够避免假板层结构。本制作方法基于pin-lam(销钉定位层压工艺)层压,利用两套不同尺寸的封边来提高多次层压时定位孔的对位精度,减少二次以上的对位精度误差积累。
从图3、4、5所示,在所述第一电路层的处理及所述第二电路层的处理过程中,使用辅助层120进行图形转移。便于第一靶标孔122进行内层图形转移,并经显影、蚀刻制作出第一定位孔102,利用第一定位孔102冲出第一槽孔103;第二靶标孔124进行内层图形转移,并经显影、蚀刻制作出第二定位孔104,利用第二定位孔104冲出第二槽孔105,减少对位工序,提高生产效率。
从图6所示,所述第一电路层及所述第二电路层均还包括多个半固化片130;在所述第一电路层的处理过程中,相邻第一芯板110之间均设有半固化片130;在所述第二电路层的处理过程中,相邻第二芯板210之间均设有半固化片130;在两块所述第一电路层及第二电路层的层压过程中,相邻的第一芯板110与第二芯板210之间均设有半固化片130。所述半固化片130能够将第一芯板、第二芯板黏结成一块整体,即印刷电路板。
从图3、4所示,在多层电路板进行预排版过程中,还包括预设有第一封边301及第二封边303,第一封边301的面积大于第二封边303的面积;第一定位孔102设置于第一封边301与第二封边303之间,第二定位孔104及第三定位孔202设置于第二封边303内。第一封边301及第二封边303的设计是为了方便第一芯板110及第二芯板120进行开料,同时进行必要其他工序预处理,如:对位、曝光、冲孔等工序。
制作形成母板后,还包括进行外层干膜处理,外层干膜处理使用辅助层120进行外层图形转移。所述外层干膜处理采用蚀刻工艺或图形电镀工艺。
从图7、8所示,一种多层印刷电路板,应用权利要求1-9任一项所述的多层印刷电路板的制作方法制作而成。需要说明的是,多层印刷电路板为带盲孔结构的多层印刷电路板。
以上所述实施例的各技术特征可以进行任意的组合,为使描述简洁,未对上述实施例中的各个技术特征所有可能的组合都进行描述,然而,只要这些技术特征的组合不存在矛盾,都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对发明专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干变形和改进,这些都属于本发明的保护范围。因此,本发明专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种多层印刷电路板的制作方法,其特征在于,包括如下步骤:
将需要制作多层印刷电路板进行预排版,根据预设的第一母板结构拆分为第一电路层、第二电路层,所述第一电路层包括至少一个第一芯板,所述第二电路层包括至少一个第二芯板,所述第一电路层为盲孔电路层;
将所有所述第一芯板分别进行内层图形转移,并经显影、蚀刻制作出第一定位孔,并利用所述第一定位孔制作出第一槽孔,再经内层AOI扫描,棕化或黑化处理后,所有所述第一芯板利用所述第一槽孔进行叠加后,使用PIN-LAM层压制作形成第一电路层子板,所述第一电路层子板经后工序处理后,进行内层图形转移处理,经显影、蚀刻制作出第二定位孔,并利用第二定位孔制作出第二槽孔,再经内层AOI扫描,棕化或黑化处理后制作形成所述第一电路层;
将所有所述第二芯板分别进行内层图形转移,并经显影、蚀刻制作出第三定位孔,并利用所述第三定位孔制作出第三槽孔,再经内层AOI扫描,棕化或黑化处理后制作形成所述第二电路层;
将棕化或黑化处理后得到的所述第一电路层及所述第二电路层根据预设的第一母板结构顺序,利用所述第二槽孔及所述第三槽孔进行叠加后,使用PIN-LAM层压制作形成母板;其中,叠加后的所述第二槽孔与所述第三槽孔完成重合。
2.根据权利要求1所述的多层印刷电路板的制作方法,其特征在于,所述第一槽孔至所述第一芯板边缘的最小距离小于所述第二槽孔至所述第一芯板边缘的最小距离;所述第一芯板及所述第二芯板的正投影的图形相同,所述第二槽孔至所述第一芯板边缘的最小距离等于所述第三槽孔至所述第二芯板边缘的最小距离。
3.根据权利要求1所述的多层印刷电路板的制作方法,其特征在于,所述第一定位孔至所述第一芯板边缘的最小距离小于所述第二定位孔至所述第一芯板边缘的最小距离;所述第一芯板及所述第二芯板的正投影的图形相同,所述第二定位孔至所述第一芯板边缘的最小距离等于所述第三定位孔至所述第二芯板边缘的最小距离,且在同一正投影面内所述第二定位孔与所述第三定位孔重合。
4.根据权利要求1所述的多层印刷电路板的制作方法,其特征在于,在所述第一电路层的处理过程中,所述第一电路层的总线路层数为偶数,采用L2/3、L4/5……LN-2/N-1的方式进行开料;其中,N表示第一电路层的总线路层数,L2/3表示第2、3线路层。
5.根据权利要求1所述的多层印刷电路板的制作方法,其特征在于,所述第一电路层还包括多个辅助层,所述辅助层设有第一靶标孔及第二靶标孔,所述第一靶标孔至所述辅助层边缘的最小距离小于所述第二靶标孔至所述辅助层边缘的最小距离。
6.根据权利要求5所述的多层印刷电路板的制作方法,其特征在于,所述第一靶标孔及第二靶标孔均为两个,且分别对称设置于所述辅助层的两侧,并靠近所述辅助层边缘设置。
7.根据权利要求6所述的多层印刷电路板的制作方法,其特征在于,在所述第一电路层的处理过程中,使用所述辅助层进行内层图形转移。
8.根据权利要求1所述的多层印刷电路板的制作方法,其特征在于,所述第一电路层及所述第二电路层均还包括多个半固化片;在所述第一电路层的处理过程中,相邻所述第一芯板之间均设有半固化片;在所述第二电路层的处理过程中,相邻所述第二芯板之间均设有半固化片;在所述第一电路层及第二电路层的层压过程中,相邻的所述第一芯板与所述第二芯板之间均设有半固化片。
9.根据权利要求1-8任一项所述的多层印刷电路板的制作方法,其特征在于,在多层电路板进行预排版过程中,还包括预设第一封边及第二封边,所述第一封边的面积大于所述第二封边的面积;所述第一定位孔设置于所述第一封边与所述第二封边之间,所述第二定位孔及所述第三定位孔均设置于所述第二封边内。
10.一种多层印刷电路板,其特征在于,应用权利要求1-9任一项所述的多层印刷电路板的制作方法制作而成。
CN201510785221.9A 2015-11-13 2015-11-13 多层印刷电路板的制作方法及多层印刷电路板 Active CN105430944B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510785221.9A CN105430944B (zh) 2015-11-13 2015-11-13 多层印刷电路板的制作方法及多层印刷电路板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510785221.9A CN105430944B (zh) 2015-11-13 2015-11-13 多层印刷电路板的制作方法及多层印刷电路板

Publications (2)

Publication Number Publication Date
CN105430944A true CN105430944A (zh) 2016-03-23
CN105430944B CN105430944B (zh) 2018-05-25

Family

ID=55508791

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510785221.9A Active CN105430944B (zh) 2015-11-13 2015-11-13 多层印刷电路板的制作方法及多层印刷电路板

Country Status (1)

Country Link
CN (1) CN105430944B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107041082A (zh) * 2016-11-18 2017-08-11 江门崇达电路技术有限公司 不对称结构的pcb压合工艺
CN107645856A (zh) * 2017-08-25 2018-01-30 深南电路股份有限公司 一种有机光波导埋入式pcb的加工方法
CN112165854A (zh) * 2020-10-21 2021-01-01 宜兴硅谷电子科技有限公司 一种层间对位可视化监控方法
CN112867256A (zh) * 2021-01-04 2021-05-28 深圳市兴森快捷电路科技股份有限公司 多次压合的印制电路板制作方法和印制电路板
CN114096058A (zh) * 2021-11-05 2022-02-25 昆山沪利微电有限公司 一种多阶hdi-pcb板及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110247207A1 (en) * 2007-04-13 2011-10-13 Foxconn Advanced Technology Inc. Method for manufacturing multilayer flexible printed circuit board
CN103327756A (zh) * 2013-06-03 2013-09-25 东莞生益电子有限公司 具有局部混合结构的多层电路板及其制作方法
CN103687347A (zh) * 2013-12-12 2014-03-26 广州兴森快捷电路科技有限公司 一种局部混压印制电路板的制作方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110247207A1 (en) * 2007-04-13 2011-10-13 Foxconn Advanced Technology Inc. Method for manufacturing multilayer flexible printed circuit board
CN103327756A (zh) * 2013-06-03 2013-09-25 东莞生益电子有限公司 具有局部混合结构的多层电路板及其制作方法
CN103687347A (zh) * 2013-12-12 2014-03-26 广州兴森快捷电路科技有限公司 一种局部混压印制电路板的制作方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107041082A (zh) * 2016-11-18 2017-08-11 江门崇达电路技术有限公司 不对称结构的pcb压合工艺
CN107645856A (zh) * 2017-08-25 2018-01-30 深南电路股份有限公司 一种有机光波导埋入式pcb的加工方法
CN112165854A (zh) * 2020-10-21 2021-01-01 宜兴硅谷电子科技有限公司 一种层间对位可视化监控方法
CN112867256A (zh) * 2021-01-04 2021-05-28 深圳市兴森快捷电路科技股份有限公司 多次压合的印制电路板制作方法和印制电路板
CN114096058A (zh) * 2021-11-05 2022-02-25 昆山沪利微电有限公司 一种多阶hdi-pcb板及其制作方法
CN114096058B (zh) * 2021-11-05 2024-04-30 昆山沪利微电有限公司 一种多阶hdi-pcb板及其制作方法

Also Published As

Publication number Publication date
CN105430944B (zh) 2018-05-25

Similar Documents

Publication Publication Date Title
CN105430944A (zh) 多层印刷电路板的制作方法及多层印刷电路板
US11917769B2 (en) Method for fabricating asymmetric board
CN102469703A (zh) 电路板盲孔的制作方法
CN108495486A (zh) 一种高速背板的制作方法及高速背板
CN104869763A (zh) 高密度互连印制板及其加工方法
CN201957347U (zh) 一种刚挠结合的多层印刷电路板的层压用模具
WO2020220680A1 (zh) 一种软硬结合板高精度成型的方法
CN111615265A (zh) 一种lcp多层板的盲孔加工方法
CN107592757B (zh) 一种多层电路板的高精度层间对位制作方法
CN110708873A (zh) 一种实现埋入式铜块定位的制作方法
CN104320929A (zh) 一种多层软硬板结合且有阻抗要求的印制板的制作方法
CN110381664B (zh) 一种含有空腔的pcb的制作方法及pcb
KR101180355B1 (ko) 양면형 다층 구조의 연성인쇄회로기판 제조방법 및 이를 이용하여 제조된 양면형 다층 구조의 연성인쇄회로기판
CN104902701A (zh) 一种电路板加工方法和具有单面孔环的电路板
CN116095988A (zh) 多阶hdi印刷电路板的制作工艺以及印刷电路板
KR101454477B1 (ko) 고 다층 인쇄회로기판 및 그 제조방법
CN112601387B (zh) 一种大尺寸印制多层板的制作方法
CN107318233B (zh) 一种hdi板盲孔的制作方法
CN114007332B (zh) 多次压合层间高对准度印刷线路板的加工方法
CN110708896B (zh) 一种hdi板的制作方法
CN104902698A (zh) 电路板金手指的加工方法和具有金手指的电路板
KR101655928B1 (ko) 인쇄회로기판 제조방법
CN112867256A (zh) 多次压合的印制电路板制作方法和印制电路板
CN114945248B (zh) 一种精密电路板的加工工艺
CN215991415U (zh) 一种新型高多层线路板压合定位工具

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant