CN112040675A - 一种多层电路板层次构造方法 - Google Patents

一种多层电路板层次构造方法 Download PDF

Info

Publication number
CN112040675A
CN112040675A CN202011008087.9A CN202011008087A CN112040675A CN 112040675 A CN112040675 A CN 112040675A CN 202011008087 A CN202011008087 A CN 202011008087A CN 112040675 A CN112040675 A CN 112040675A
Authority
CN
China
Prior art keywords
layer
code
core
sequence
dimensional code
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN202011008087.9A
Other languages
English (en)
Inventor
石明德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yueyang Hualifeng Electronic Technology Co ltd
Original Assignee
Yueyang Hualifeng Electronic Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yueyang Hualifeng Electronic Technology Co ltd filed Critical Yueyang Hualifeng Electronic Technology Co ltd
Priority to CN202011008087.9A priority Critical patent/CN112040675A/zh
Publication of CN112040675A publication Critical patent/CN112040675A/zh
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4638—Aligning and fixing the circuit boards before lamination; Detecting or measuring the misalignment after lamination; Aligning external circuit patterns or via connections relative to internal circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/956—Inspecting patterns on the surface of objects
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/956—Inspecting patterns on the surface of objects
    • G01N2021/95638—Inspecting patterns on the surface of objects for PCB's

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明公开了一种多层电路板层次构造方法，具体步骤如下：在工作底片的每一层设计对应的数字，每一张芯板的板边板角设计层次条码，即一维码，所在芯板，各对应设层次识别一维码。外层AOI扫描外观检查，芯板层次模块的位置设定定点检查，检查外观时，通过目视检查层次标示位置，熔合前先设定对应的叠层顺序，每放一块芯板，点击扫码功能读取一维码条码，识别出层次数字，叠板完成后，进行层次检查，将读取的层次数字与设定的层次顺序进行对比。一种多层电路板层次构造完成。本方法根据不同产品本身的特性和各公司使用的设备，有效降低预叠层次叠错的不良率，从而达到有效层次防错的目的，杜绝层次错误的不良品流出。

Description

一种多层电路板层次构造方法
技术领域
本发明属于电子集成领域，具体涉及一种多层电路板层次构造方法。
背景技术
双面板是中间一层介质，两面都是走线层。多层板就是多层走线层，每两层之间是介质层，介质层可以做的很薄。多层电路板至少有三层导电层，其中两层在外表面，而剩下的一层被合成在绝缘板内。它们之间的电气连接通常是通过电路板横断面上的镀通孔实现的。
印制电路板(PCB)的设计和制造工艺要求越来越高，其产品也从简单结构(双面板、多层板)向HDI(高密度互连板)、高层电路板(10层或以上)等高端PCB产品发展。由于PCB层数越来越多，所用芯板层次也越来越多，就容易出现芯板层次放错问题。如何预防芯板层次顺序放错、多放、少放并得到有效控制，成为高多层电路板制程控制的关键要素。通过层次防错目视化防呆设计和层次防错机器防呆设计，有效解决了上述问题。
由于集成电路封装密度的增加，导致了互连线的高度集中，这使得多基板的使用成为必需。在印制电路的版面布局中，出现了不可预见的设计问题，如噪声、杂散电容、串扰等。所以，印制电路板设计必须致力于使信号线长度最小以及避免平行路线等。在大量互连和交叉需求的情况下，电路板要达到一个满意的性能，就必须将板层扩大到两层以上，因而需要多层电路板。
发明内容
本发明的目的在于提供一种多层电路板层次构造方法，以回应上述背景技术中所涉及到的问题。
本发明的目的可以通过以下技术方案实现：在工作底片的每一层设计对应的数字，数字设计分为工艺边和非工艺边两类，有工艺边设计的加在工艺边，没有工艺边设计的，按同理方式加在工作件板边，每一张芯板的板边板角设计层次条码，即一维码，对应的层次为同一面向的数字，所在芯板，各对应设层次识别一维码。一维码在每次叠板时进行扫码，在芯板未按顺序预叠时，扫码器发出报警，同时预叠设备停止叠板动作。外层AOI(自动光学检测)扫描外观检查时，芯板层次模块的位置设定定点检查，机器每检查完成一块板后都将画面切换至该定点检查的位置，检查实物板的层次与资料是否一致，层次位置错位或字的正反不一致时，判定为层次异常，将异常板选出判定为不合格品。检查外观时，通过目视检查层次标示位置，看层次是否错位并按先后顺序排列，出现错位或未按顺序排列则判定层次异常，将异常板取出判定为不合格品。熔合前先设定对应的叠层顺序，叠板过程中将扫码镜头对准一维码的位置，每放一块芯板，点击扫码功能，扫描读取一维码条码，识别出层次数字，将数字显示在排板界面中对应一次扫描读码的位置，重复操作，直到叠板完成后点击层次检查，将读取的层次数字与设定的层次顺序进行对比，若出现一致，则执行熔合操作，当出现不一致时，则报警防呆层次错误。一种多层电路板层次构造完成。
本发明的有益效果：多层电路板层次防错的方法，可根据不同产品本身的特性和各公司使用的设备。通过层次防错目视化防呆设计和层次防错机器防呆设计，有效降低预叠层次叠错的不良率，从而达到有效层次防错的目的，杜绝层次错误的不良品流出。
具体实施方式
下面将结合实施例对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。
实施例
一种多层电路板层次构造方法，具体实施步骤如下：在工作底片的每一层设计对应的数字，数字设计分为工艺边和非工艺边两类，有工艺边设计的加在工艺边，没有工艺边设计的，按同理方式加在工作件板边，每一张芯板的板边板角设计层次条码，即一维码，对应的层次为同一面向的数字，所在芯板，各对应设层次识别一维码。一维码在每次叠板时进行扫码，在芯板未按顺序预叠时，扫码器会发出报警，同时预叠设备会停止叠板动作，充分起到放错层次会报警需重新预叠芯板层次的作用。外层AOI(自动光学检测)扫描外观检查时，芯板层次模块的位置设定定点检查，机器每检查完成一块板后都将画面切换至该定点检查的位置，检查实物板的层次与资料是否一致，如出现层次位置错位或字的正反不一致时，则判定层次异常，将异常板选出判定为不合格品。检查外观时，通过目视检查层次标示位置，看层次是否错位并按先后顺序排列，如出现错位或未按顺序排列则判定层次异常，将异常板取出判定为不合格品。熔合前先设定对应的叠层顺序，叠板过程中将扫码镜头对准一维码的位置，每放一块芯板，点击扫码功能，扫描读取一维码条码，识别出层次数字，将数字显示在排板界面中对应一次扫描读码的位置，重复操作，直到叠板完成后点击层次检查，将读取的层次数字与设定的层次顺序进行对比，若出现一致，则执行熔合操作，当出现不一致时，则报警防呆层次错误。一种多层电路板层次构造完成。
以上公开的本发明优选实施例只是用于帮助阐述本发明。优选实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施方式。显然，根据本说明书的内容，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地理解和利用本发明。本发明仅受权利要求书及其全部范围和等效物的限制。

Claims (7)

1.一种多层电路板层次构造方法，其特征在于，所述工艺具体步骤如下：在工作底片的每一层设计对应的数字，每一张芯板的板边板角设计层次条码，即一维码，对应的层次为同一面向的数字，所在芯板，各对应设层次识别一维码。外层AOI(自动光学检测)扫描外观检查时，芯板层次模块的位置设定定点检查，机器每检查完成一块板后都将画面切换至该定点检查的位置，检查实物板的层次与资料是否一致，检查外观时，通过目视检查层次标示位置，看层次是否错位并按先后顺序排列。熔合前先设定对应的叠层顺序，叠板过程中将扫码镜头对准一维码的位置，每放一块芯板，点击扫码功能，扫描读取一维码条码，识别出层次数字，将数字显示在排板界面中对应一次扫描读码的位置，重复操作，直到叠板完成后点击层次检查，将读取的层次数字与设定的层次顺序进行对比。一种多层电路板层次构造完成。
2.根据权利要求1所述的一种多层电路板层次构造方法，其特征在于，所述方法数字设计分为工艺边和非工艺边两类，有工艺边设计的加在工艺边，没有工艺边设计的，按同理方式加在工作件板边。
3.根据权利要求1所述的一种多层电路板层次构造方法，其特征在于，所述方法一维码在每次叠板时进行扫码，在芯板未按顺序预叠时，扫码器发出报警，同时预叠设备停止叠板动作，充分起到放错层次会报警需重新预叠芯板层次的作用。
4.根据权利要求1所述的一种多层电路板层次构造方法，其特征在于，所述方法一维码在每次叠板时进行扫码，在芯板未按顺序预叠时，扫码器发出报警，同时预叠设备停止叠板动作。
5.根据权利要求1所述的一种多层电路板层次构造方法，其特征在于，在一维码对应时，层次位置错位或字的正反不一致时，判定为层次异常，将异常板选出判定为不合格品。
6.根据权利要求1所述的一种多层电路板层次构造方法，其特征在于，所述方法将读取的层次数字与设定的层次顺序进行对比，若出现一致，则执行熔合操作，当出现不一致时，则报警防呆层次错误。
7.根据权利要求1所述的一种多层电路板层次构造方法，其特征在于，所述方法根据不同产品本身的特性和各公司使用的设备。通过层次防错目视化防呆设计和层次防错机器防呆设计，有效降低预叠层次叠错的不良率。
CN202011008087.9A 2020-09-23 2020-09-23 一种多层电路板层次构造方法 Withdrawn CN112040675A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011008087.9A CN112040675A (zh) 2020-09-23 2020-09-23 一种多层电路板层次构造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011008087.9A CN112040675A (zh) 2020-09-23 2020-09-23 一种多层电路板层次构造方法

Publications (1)

Publication Number Publication Date
CN112040675A true CN112040675A (zh) 2020-12-04

Family

ID=73574264

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011008087.9A Withdrawn CN112040675A (zh) 2020-09-23 2020-09-23 一种多层电路板层次构造方法

Country Status (1)

Country Link
CN (1) CN112040675A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113099631A (zh) * 2021-03-10 2021-07-09 奥士康科技股份有限公司 一种多层线路板压合防错层的方法
CN113573468A (zh) * 2021-09-22 2021-10-29 四川英创力电子科技股份有限公司 一种多层电路板及生产方法
CN114113147A (zh) * 2021-11-17 2022-03-01 佛山市南海区广工大数控装备协同创新研究院 一种多层pcb叠板信息提取和层次防呆检测方法
CN114679904A (zh) * 2022-03-08 2022-06-28 惠州市兴顺和电子有限公司 一种基于测重的pcb板叠置方法
CN117565419A (zh) * 2024-01-17 2024-02-20 梨树全创科技有限公司 一种可智能识别高多层pcb层次顺序及规格的纠错装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113099631A (zh) * 2021-03-10 2021-07-09 奥士康科技股份有限公司 一种多层线路板压合防错层的方法
CN113573468A (zh) * 2021-09-22 2021-10-29 四川英创力电子科技股份有限公司 一种多层电路板及生产方法
CN113573468B (zh) * 2021-09-22 2021-12-07 四川英创力电子科技股份有限公司 一种多层电路板及生产方法
CN114113147A (zh) * 2021-11-17 2022-03-01 佛山市南海区广工大数控装备协同创新研究院 一种多层pcb叠板信息提取和层次防呆检测方法
CN114113147B (zh) * 2021-11-17 2024-05-14 佛山市南海区广工大数控装备协同创新研究院 一种多层pcb叠板信息提取和层次防呆检测方法
CN114679904A (zh) * 2022-03-08 2022-06-28 惠州市兴顺和电子有限公司 一种基于测重的pcb板叠置方法
CN117565419A (zh) * 2024-01-17 2024-02-20 梨树全创科技有限公司 一种可智能识别高多层pcb层次顺序及规格的纠错装置

Similar Documents

Publication Publication Date Title
CN112040675A (zh) 一种多层电路板层次构造方法
CN108012426B (zh) 一种多层pcb的品质追溯方法
KR100853736B1 (ko) 식별 정보를 갖는 회로기판 및 그 제조 방법
CN104582331A (zh) 多层线路板的内层偏位检测方法
CN108990318A (zh) 一种透光孔叠板防错的线路板制作方法
CN112738976A (zh) 一种pcb及其层偏度管控质量检测机构
CN106061140A (zh) 一种高阶任意层hdi板制作工艺
JPH10163630A (ja) 多層印刷回路基盤及びその製造方法
CN102301837B (zh) 一种多层电路板及其制造方法
CN110545633A (zh) 一种盲孔插件的线路板的制作方法
CN116489906A (zh) 一种防止叠错的印刷线路板内层芯板及其制造方法
KR100645645B1 (ko) 마이크로 비아홀의 테스트 쿠폰이 구비된 인쇄회로기판 및그 제조 방법
JP2734367B2 (ja) 多層プリント配線板およびその製造方法
KR20100088874A (ko) 인쇄회로기판의 노광방법 및 이를 포함하는 인쇄회로기판의제조방법
CN112601388A (zh) 一种内层芯板防叠错的pcb板及监控方法
CN118175726B (zh) Pcb电路板、信号检测装置及pcb电路板制备方法
CN108650795B (zh) 封装基板的打码方法、加工方法及封装基板
CN111315156A (zh) 一种高多层板层别检测防呆方法
CN114173492B (zh) 检测电路板填孔能力的通盲孔设计方法
JP3206635B2 (ja) 多層印刷配線板
JP4737055B2 (ja) 積層印刷配線基板
CN212413708U (zh) Pcb制程能力综合检测的治工具
CN114113147B (zh) 一种多层pcb叠板信息提取和层次防呆检测方法
KR100570870B1 (ko) 층간 편심 확인이 가능한 인쇄회로기판
CN113923870B (zh) 线路板的制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
WW01 Invention patent application withdrawn after publication

Application publication date: 20201204

WW01 Invention patent application withdrawn after publication