KR100853736B1 - 식별 정보를 갖는 회로기판 및 그 제조 방법 - Google Patents

식별 정보를 갖는 회로기판 및 그 제조 방법 Download PDF

Info

Publication number
KR100853736B1
KR100853736B1 KR1020040112439A KR20040112439A KR100853736B1 KR 100853736 B1 KR100853736 B1 KR 100853736B1 KR 1020040112439 A KR1020040112439 A KR 1020040112439A KR 20040112439 A KR20040112439 A KR 20040112439A KR 100853736 B1 KR100853736 B1 KR 100853736B1
Authority
KR
South Korea
Prior art keywords
circuit
identification information
layer
circuit board
insulating layer
Prior art date
Application number
KR1020040112439A
Other languages
English (en)
Other versions
KR20050103143A (ko
Inventor
흐슈시-핑
첸샹-웨이
탕수오-흐시아
시흐챠오-웬
Original Assignee
피닉스 프리시젼 테크날로지 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 피닉스 프리시젼 테크날로지 코포레이션 filed Critical 피닉스 프리시젼 테크날로지 코포레이션
Publication of KR20050103143A publication Critical patent/KR20050103143A/ko
Application granted granted Critical
Publication of KR100853736B1 publication Critical patent/KR100853736B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0269—Marks, test patterns or identification means for visual or optical inspection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09927—Machine readable code, e.g. bar code
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09936—Marks, inscriptions, etc. for information
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은 식별 정보를 갖는 회로기판 및 그 제조방법을 제공한다. 상기 회로기판 내의 적어도 하나의 절연층은 회로 레이아웃이 없는 비회로 영역을 갖는다. 상기 절연층의 비회로 영역에 복수개의 개구가 형성된다. 소정 패턴의 회로층이 상기 절연층 상에 형성된다. 금속 식별 정보가 상기 비회로 영역의 개구 내에 배치된다. 이러한 구조에 의해, 회로기판의 생산 상태가 상기 금속 식별 정보를 통해 확인 및 식별된다.
식별 정보, 회로기판, 회로층, 절연층, 비회로 영역

Description

식별 정보를 갖는 회로기판 및 그 제조 방법{CIRCUIT BOARD WITH IDENTIFIABLE INFORMATION AND METHOD FOR FABRICATING THE SAME}
도 1a 내지 1f는 본 발명의 바람직한 실시형태에 따른 식별 정보를 갖는 회로기판의 제조방법을 공정 단계별로 도시한 단면도이다.
도 2는 본 발명의 다른 바람직한 실시형태에 따른 식별 정보를 갖는 회로기판의 단면도이다.
본 발명은 식별 정보를 갖는 회로기판 및 그 제조 방법에 관한 것으로, 보다 상세하게는 식별 및 확인될 수 있는 정보가 제공된 회로기판 및 상기 회로기판을 제조하는 방법에 관한 것이다.
전자 산업의 발전과 함께, 전자 제품은 소형화, 고성능화, 다기능화 및 동작 속도의 고속화가 이루어지고 있다. 고집적 소형 반도체 소자를 제조하기 위해 복수의 능동 소자 및 회로를 포함하는 회로기판은, 이층 기판에서 제한된 공간에 고밀 도의 집적회로를 수용하기 위해 층간 연결 기술을 이용하여 회로 영역을 증가시킨 다층 기판으로 점차 발전되고 있다.
종래의 회로기판 제조 공정은 회로를 갖는 회로기판을 형성한 후, 일련의 전기적 성능 및 기계적 강도 테스트를 수행하는 단계와, 이어 제품 확인을 위해 회로기판 상에 일련번호 또는 다른 관련 식별 정보를 제공하는 단계를 포함한다.
그러나 상기 일련번호 또는 관련 식별 정보는, 회로기판이 제조될 때, 회로기판의 솔더(solder) 마스크층(mask layer)의 표면에 소정 패턴 또는 표식으로 인쇄 또는 레이저를 이용하여 형성된다. 이러한 패턴 또는 표식의 형성은 회로기판 내부에 수행될 수 없으며, 제조 시간 및 비용을 증가시킨다. 더불어, 반도체 소자를 형성하기 위해 회로기판을 밀봉하는 밀봉 공정이 수행되면, 회로기판 표면의 패턴 또는 표식이 식별되거나 확인될 수 없다.
전술한 종래 기술의 문제점을 해결하기 위해, 본 발명의 주된 목적은, 회로기판의 제조공정에서부터 회로기판이 사용된 상태까지, 회로기판을 식별하고 확인할 수 있는, 식별 정보를 갖는 회로기판 및 그 제조 방법을 제공하는데 있다.
본 발명의 다른 목적은, 회로기판의 신뢰성 있는 확인을 제공하고 그 제조비용을 절감할 수 있는, 식별 정보를 갖는 회로기판 및 그 제조방법을 제공하는데 있다.
상기 목적을 달성하기 위해 본 발명은, 식별 정보를 갖는 회로기판을 제조하는 방법을 제공한다. 상기 방법은, 회로 레이아웃(layout)이 없는 비회로(non-circuit) 영역을 갖는 적어도 하나의 내부 절연층을 갖는 코어(core) 기판을 마련하는 단계; 상기 절연층의 비회로 영역에 복수개의 개구(opening)를 제공하는 단계; 및 상기 절연층의 표면상에 소정 패턴의 회로층을 형성하고, 상기 비회로 영역의 개구에 금속 식별 정보를 형성하는 단계를 포함하며, 상기 금속 식별 정보를 통해 회로기판의 생산 상태가 확인되는 것을 특징으로 한다.
다른 실시형태에서, 본 발명에 따른 식별 정보를 갖는 회로기판의 제조방법은, 소정 패턴의 회로층이 형성된 표면을 갖는 코어 기판을 마련하는 단계; 상기 코어 기판의 표면상에 절연층을 제공하는 단계; 상기 회로층의 일부 영역 상에 배치된 복수개의 제1 개구를 상기 절연층에 형성하고, 회로 레이아웃이 없는 상기 절연층의 비회로 영역에 위치한 복수개의 제2 개구를 상기 절연층에 형성하는 단계; 및 상기 절연층 상에 도전성 회로층을 형성하고, 상기 제1 개구에 복수개의 도전성 비아를 형성하고, 상기 제2 개구에 금속 식별 정보를 형성하기 위한 빌드업(build up) 공정을 수행하는 단계를 포함한다.
또한, 본 발명은 상기 방법에 의해 제조된 식별 정보를 갖는 회로기판을 제공한다. 상기 회로기판은, 소정 패턴의 회로층이 형성된 표면을 갖는 코어 기판; 상기 코어 기판의 표면상에 형성된 적어도 하나의 절연층; 상기 절연층 상에 형성된 적어도 하나의 도전성 회로층; 및 회로 레이아웃이 없는 상기 절연층의 비회로 영역에 배치된 금속 식별 정보를 포함하며, 상기 비회로 영역에는 상기 금속 식별 정보를 제공하기 위한 복수개의 개구가 형성되고, 상기 금속 식별 정보는 회로기판의 회로층을 형성하기 위한 임의의 절연층에 형성될 수 있는 것을 특징으로 한다.
본 발명에 따른 식별 정보를 갖는 회로기판 및 그 제조 방법은, 회로기판을 제작하는 동안 회로 레이아웃을 갖지 않는 회로기판의 비회로 영역에 복수개의 개구를 형성한다. 상기 회로기판을 제작하는 동안 상기 개구 내에 금속층을 배치함으로써, 상기 개구는 문자 또는 패턴 형상을 가질 수 있다. 상기 개구 내의 금속층에 의해 형성된 문자 또는 패턴은, 제조 공정에서부터 사용된 상태까지 회로기판을 식별하고 확인하기 위한 금속 식별 정보로서 사용될 수 있으며, 그로 인해 신뢰성 있는 제품 확인 메커니즘을 제공한다.
더하여, 회로기판의 상기 금속 식별 정보는, 외부 회로 레이아웃 공간을 차지하지 않기 위해 다층 회로기판 내에 임의의 층에 형성될 수 있다. 이 경우, 회로기판이 제조될 때, 금속 식별 정보는 육안 또는 현미경 대신 X-선 장비에 의해 검출되는 X-선 화상을 이용하여 판독될 수 있다. 회로 기판 상에 충분한 외부 회로 레이아웃 공간이 있는 경우에, 상기 금속 식별 정보는 상기 외부 회로층과 동일한 층으로 형성될 수 있으며, 육안, 현미경 또는 바코드 리더를 이용하여 직접 인식될 수 있다.
이하, 본 발명의 이해를 위해, 본 발명의 실시형태 및 실시예를 상세하게 설명한다. 이하의 상세한 설명은 본 발명의 설명을 위해 제공되는 것이며 본 발명의 범위를 한정하는 것은 아니다.
도 1a 내지 1f는 본 발명의 바람직한 실시형태에 따른 식별 정보를 갖는 회 로기판의 제조 방법을 공정 단계별로 도시한다. 여기에 도시된 도면들은 본 발명에 관련된 회로기판의 일부 및 구성요소를 간략하게 도시한 것으로, 실제 구성요소의 수, 형상 및 크기는 보다 복잡하다는 것을 주지해야 할 것이다.
도 1a를 참조하면, 절연층(110) 및 상기 절연층(110) 상에 형성된 소정 패턴의 회로층(111)을 포함하는 코어 기판(11)이 제공된다. 상기 코어 기판(11)은 전처리 공정을 거친 다층 회로기판일 수 있다. 상기 코어 기판(11)의 제조에는 전형적인 기술이 사용되며, 그에 대한 보다 상세한 설명은 생략하기로 한다.
도 1b를 참조하면, 상기 코어 기판(11)의 표면상에 형성되며 상기 회로층(111)을 덮는 또 다른 절연층(12)이 형성된다. 상기 절연층(12)은 ABF(Ajinomoto Build up Film)와 같은 비섬유(non-fiber) 수지 물질 또는 유리 섬유가 첨가된 BT(Bismaleimide Triazine)와 같은 섬유 수지 프리프레그(prepreg) 또는 에폭시 수지 및 유리 섬유의 혼합물(FR4 수지) 등으로 이루어질 수 있다.
도 1c를 참조하면, 상기 절연층(12)에 복수개의 제1 개구(opening)(13) 및 제2 개구(14)가, 예를 들어 레이저 천공 기법을 이용하여 형성된다. 상기 복수개의 제1 개구(13)는, 상기 절연층(12)에 의해 덮인 회로층(111)의 일부 영역 상에 배치되며, 상기 회로층(111)의 일부를 노출시키는 블라인드 비아(blind via)로서 작용한다. 상기 복수개의 제2 개구(14)는, 상기 회로층(111)을 덮지 않는 절연층(12)의 비회로 영역(12a)에 위치하며, 바람직하게 회로기판의 주변 영역 또는 회로 레이아웃에 영향을 미치지 않는 회로기판의 비주변(non-peripheral) 영역에 위치한다.
도 1d를 참조하면, 상기 절연층(12) 상에 도전성 회로층(15)을 형성하고, 상 기 코어 기판(11)의 회로층(111)에 상기 회로층(15)을 전기적으로 연결하기 위해 상기 절연층(12)의 제1 개구(13) 내에 복수개의 도전성 비아(130)를 형성하며, 상기 절연층(12)의 복수개의 제2 개구(14) 내에 금속 식별 정보(140)를 형성한다. 금속 식별 정보(140)는, 상기 회로기판의 일련번호 또는 제조 정보에 관련된 숫자(141), 문자(142), 바코드(143) 또는 다양한 패턴(144) 등일 수 있다. 도면에 대한 상기 간략한 설명에서, 코어 기판(11) 상에 도전성 회로층(15)을 형성하기 위해 빌드업 공정을 수행하는 반가법(semi-additive) 공정을 기술하고 있으나, 도전성 회로층(15)을 형성하는 방법은 이에 한정되는 것은 아니다. 상기 도전성 회로층의 형성 방법은 감법 공정(subtractive process) 및 패턴 공정을 더 포함할 수 있다. 감법 공정은 도전성 회로층(15)을 형성하기 위해 절연층(12) 상에 부착된 포일(foil, 미도시)을 식각하며, 패턴 공정은 절연층(12) 상의 얇은 금속층(미도시) 위에 도전성 회로층(15)을 형성하는 전기도금(electroplating) 공정을 수행한다. 상기 코어 기판(11) 상에 도전성 회로층(15)을 형성하기 위한 빌드업 공정을 수행하는 것은, 감법 공정, 패턴 공정 및 반가법 공정 가운데 선택된 방법 중 하나를 채택할 수 있다. 도전성 회로층의 형성에는 전형적인 기술이 채택될 수 있으므로, 보다 상세한 설명은 생략하기로 한다.
회로기판 상에 충분한 외부 회로 레이아웃 공간을 갖는 경우에, 상기 도전성 회로층이 외부 회로층이라면, 회로기판의 상기 금속 식별 정보(140)는 외부 회로층(15)과 동일한 층으로 형성될 수 있다. 그 결과, 상기 금속 식별 정보(140)는 회로기판의 제조 공정 동안 육안, 현미경 또는 바코드 판독기에 의해 판독되거나, 원래 의 제조 조건에 따른 회로기판의 생산 상태를 연속적으로 확인하기 위해 마이크로프로세서, 컴퓨터 또는 프로그래머블 컨트롤러의 사용을 통해 판독될 수 있다.
도 1e 및 1f를 참조하면, 본 발명에 따른 회로기판은, 코어 기판(11) 상에 복수개의 도전성 회로층(15)을 형성하기 위해 빌드업 공정을 연속적으로 수행함으로써 제조된 다층 회로기판일 수 있다(도 1e). 회로 구조를 보호하기 위해, 솔더 마스크층과 같은 소정 패턴의 절연 보호층(16)이 외부 도전성 회로층(15) 상에 형성될 수 있다(도 1f). 따라서 금속 식별 정보(140)는 순차적으로 형성된 회로층(15) 또는 소정 패턴의 절연 보호층(16)에 의해 덮일 수 있다. 그러나 상기 금속 식별 정보(140)는, 회로기판의 생산 상태를 연속적으로 확인하기 위해, 예를 들어 마이크로프로세서, 컴퓨터 또는 프로그래머블 컨트롤러와 결합된 X-선 장비에 의해 검출되는 X-선 화상에 의해 인식될 수 있다. 다시 말하면, 상기 금속 식별 정보(140)는, 외부 회로 레이아웃 공간을 차지하지 않도록 회로기판 내의 임의의 층에 형성될 수 있다. 이 경우, 회로기판이 제조될 때, 상기 금속 식별 정보(140)는 육안 또는 현미경 때신 X-선 장비에 의해 검출되는 X-선 화상을 이용하여 인식될 수 있다.
전술한 방법에 의해, 본 발명에 따른 식별 정보를 갖는 회로기판이 제조된다. 이 회로기판은, 소정 패턴의 회로층(111)이 형성된 표면을 갖는 코어 기판(11); 상기 코어 기판(11)의 표면상에 형성되며 상기 회로층(111)을 덮는 적어도 하나의 절연층(12); 상기 절연층(12) 상에 형성된 적어도 하나의 도전성 회로층(15); 및 상기 절연층(12)의 비회로 영역(12a)에 배치된 금속 식별 정보(140)를 포함한다. 상기 비회로 영역(12a)에는, 상기 금속 식별 정보(140)를 형성하기 위해 복수개의 개구가 제공된다. 상기 금속 식별 정보(140)는 회로기판 내에서 회로층을 형성하기 위한 임의의 절연층에 위치하거나, 외부 회로층과 동일한 층에 위치할 수 있다. 각각의 경우에, 상기 금속 식별 정보(140)는 적절한 테스트 장비 또는 방법에 의해 판독될 수 있다.
도 2를 참조하면, 상기 회로기판의 도전층 이외에, 본 발명의 다른 바람직한 실시형태에 따른 식별 정보를 갖는 이층 회로기판을 구현하기 위해, 금속 식별 정보(240)는 코어 기판(21)에 형성될 수 있다. 이 회로기판은, 소정 패턴을 갖는 회로층(211)과 회로 레이아웃을 갖지 않는 비회로 영역(21a)을 포함하는 표면을 갖는 코어 기판(21)을 포함한다. 상기 비회로 영역(21a)에는 복수개의 개구(21b); 및 비회로 영역(21a)의 복수개의 개구(21b) 내에 배치된 금속 식별 정보(240)를 제공한다.
이 실시형태에서, 회로기판은 코어 기판의 표면상에 형성된 적어도 하나의 절연층 및 상기 절연층 상에 형성된 적어도 하나의 도전성 회로층을 포함하나, 이로 인해 이층 회로기판에 한정되는 것은 아니다.
그러므로 본 발명에 따른 식별 정보를 갖는 회로기판 및 그 제조 방법은 회로기판의 제조 공정 동안, 회로 레이아웃을 갖지 않는 회로기판(21)의 비회로 영역(21a) 내에 복수개의 개구(21b)를 형성한다. 상기 개구는 문자 또는 패턴의 형상을 가질 수 있으며, 회로기판의 제조 공정 동안 상기 개구 내에 금속층을 배치할 수 있다. 상기 개구 내에 금속층에 의해 형성된 문자 또는 패턴은, 제조 공정에서부터 이용된 상태까지 회로기판을 식별하고 확인하기 위한 금속 식별 정보로서 사용될 수 있으며, 그에 의해 신뢰성 있는 제품 확인 메커니즘을 제공할 수 있다. 더하여, 회로기판의 금속 식별 정보는, 외부 회로 레이아웃 공간을 차지하지 않도록 다층 회로기판 내에서 회로층을 형성하기 위한 임의의 절연층에 형성될 수 있다. 이 경우, 회로기판이 제조될 때, 금속 식별 정보는 육안 또는 현미경 대신 X-선 장비에 의해 검출되는 X-선 화상을 이용하여 판독될 수 있다. 회로기판 상에 충분한 외부 회로 레이아웃 공간을 갖는 경우, 금속 식별 정보는 상기 회부 회로층과 동일한 층으로 형성될 수 있으며, 육안, 현미경 또는 바코드 판독기에 의해 직접 인식될 수 있다.
본 발명은 예시적인 바람직한 실시형태를 이용하여 설명되었다. 그러나 기술된 실시형태로가 본 발명의 범위를 한정하지 않는다. 반대로, 이 실시형태는 다양한 변형 및 유사한 구조를 포함하기 위한 것이다. 따라서 청구의 범위는 이러한 모든 변형 및 유사한 구조를 포함하도록 가장 넓게 해석되어야 할 것이다.
이상에서 설명한 바와 같이 본 발명에 따르면, 회로기판의 제조공정에서부터 회로기판이 사용된 상태까지, 회로기판을 식별하고 확인할 수 있는 효과가 있다. 또한, 회로기판의 상태 확인에 대한 신뢰성을 높일 수 있으며, 회로기판의 제조비용을 절감할 수 있는 효과가 있다.

Claims (24)

  1. 식별 정보를 갖는 회로기판을 제조하는 방법에 있어서,
    소정 패턴의 회로층이 형성된 표면을 갖는 코어 기판을 마련하는 단계;
    상기 코어 기판의 표면상에 절연층을 제공하는 단계;
    상기 회로층의 일부 영역 상에 배치되는 둘 이상의 제1 개구를 상기 절연층에 형성하고, 상기 회로층이 없는 상기 절연층의 비회로 영역에 위치하는 둘 이상의 제2 개구를 상기 절연층을 관통하지 않으면서 상기 절연층에 형성하는 단계;
    상기 절연층 상에 도전성 회로층을 형성하고, 상기 제1 개구 내에 상기 소정 패턴의 회로층에 전기적으로 연결되는 둘 이상의 도전성 비아를 형성하고, 상기 제2 개구 내에 상기 소정 패턴의 회로층에 전기적으로 연결되지 않는 금속 식별 정보를 형성하는 빌드업 공정을 수행하는 단계; 및
    상기 회로기판의 외부 도전성 회로층 상에 소정 패턴의 절연성 보호층을 형성하는 단계;
    를 포함하는 식별 정보를 갖는 회로기판의 제조방법.
  2. 제1항에 있어서,
    상기 제1 개구 및 제2 개구는 레이저 천공 기법에 의해 형성되는 것을 특징으로 하는 식별 정보를 갖는 회로기판의 제조방법.
  3. 제1항에 있어서,
    상기 제2 개구 내에 형성된 금속 식별 정보는, 숫자, 문자, 바코드 및 패턴으로 구성된 그룹으로부터 선택된 하나인 것을 특징으로 하는 식별 정보를 갖는 회로기판의 제조방법.
  4. 제1항에 있어서,
    상기 절연층 상에 도전성 회로층을 형성하는 빌드업 공정을 수행하는 단계는, 감법 공정(subtractive process), 패턴 공정 및 반가법 공정(semi-additive process) 중 선택된 일 공정을 적용하는 것을 특징으로 하는 식별 정보를 갖는 회로기판의 제조방법.
  5. 제1항에 있어서,
    상기 회로기판 상에 둘 이상의 도전성 회로층을 형성하는 빌드업 공정을 반복 수행하는 단계를 더 포함하는 것을 특징으로 하는 식별 정보를 갖는 회로기판의 제조방법.
  6. 삭제
  7. 제1항에 있어서,
    상기 금속 식별 정보는, 상기 회로기판 내에 회로층을 형성하기 위한 절연층에 형성된 것을 특징으로 하는 식별 정보를 갖는 회로기판의 제조방법.
  8. 제7항에 있어서,
    상기 금속 식별 정보는 상기 금속 식별 정보를 X-선 장비로 촬영하여 검출되는 X-선 화상을 이용하여 인식되는 것을 특징으로 하는 식별 정보를 갖는 회로기판의 제조방법.
  9. 제1항에 있어서,
    상기 금속 식별 정보는, 상기 회로기판의 외부 회로층과 동일한 층에 위치한 것을 특징으로 하는 식별 정보를 갖는 회로기판의 제조방법.
  10. 제9항에 있어서,
    상기 금속 식별 정보는, 육안, 현미경 또는 바코드 판독기에 의해 판독되는 것을 특징으로 하는 식별 정보를 갖는 회로기판의 제조방법.
  11. 식별 정보를 갖는 회로기판을 제조하는 방법에 있어서,
    회로 레이아웃이 없는 비회로 영역을 갖는 적어도 하나의 내부 절연층을 포함하는 코어 기판을 마련하는 단계;
    상기 절연층의 비회로 영역에 상기 절연층을 관통하지 않는 둘 이상의 개구를 형성하는 단계;
    상기 절연층의 표면상에 소정 패턴의 회로층을 형성하는 단계;
    상기 비회로 영역의 개구 내에 상기 소정 패턴의 회로층에 전기적으로 연결되지 않는 금속 식별 정보를 형성하는 단계; 및
    상기 회로기판의 외부 도전성 회로층 상에 소정 패턴의 절연성 보호층을 형성하는 단계;
    를 포함하는 식별 정보를 갖는 회로기판의 제조방법.
  12. 제11항에 있어서,
    상기 개구 내에 형성된 상기 금속 식별 정보는, 숫자, 문자, 바코드 및 패턴으로 구성된 그룹으로부터 선택된 하나인 것을 특징으로 하는 식별 정보를 갖는 회로기판의 제조방법.
  13. 제11항에 있어서,
    상기 금속 식별 정보는, 상기 회로기판 내에 회로층을 형성하기 위한 절연층에 형성된 것을 특징으로 하는 식별 정보를 갖는 회로기판의 제조방법.
  14. 제13항에 있어서,
    상기 금속 식별 정보는 상기 금속 식별 정보를 X-선 장비로 촬영하여 검출되는 X-선 화상을 이용하여 인식되는 것을 특징으로 하는 식별 정보를 갖는 회로기판의 제조방법.
  15. 제11항에 있어서,
    상기 금속 식별 정보는, 상기 회로기판의 외부 회로층과 동일한 층에 위치한 것을 특징으로 하는 식별 정보를 갖는 회로기판의 제조방법.
  16. 제15항에 있어서,
    상기 금속 식별 정보는, 육안, 현미경 또는 바코드 판독기에 의해 판독되는 것을 특징으로 하는 식별 정보를 갖는 회로기판의 제조방법.
  17. 식별 정보를 갖는 회로기판에 있어서,
    소정 패턴의 회로층이 형성된 표면을 갖는 코어 기판;
    상기 코어 기판의 표면상에 형성된 적어도 하나의 절연층;
    상기 절연층 상에 형성된 적어도 하나의 도전성 회로층;
    회로 레이아웃이 없는 상기 절연층의 비회로 영역에 배치된 금속 식별 정보; 및
    상기 회로기판의 외부 회로층 상에 형성된 소정 패턴의 절연성 보호층;
    를 포함하며,
    상기 비회로 영역에는 상기 금속 식별 정보를 형성하기 위한 상기 절연층을 관통하지 않는 둘 이상의 개구가 제공되며, 상기 금속 식별 정보는 상기 소정 패턴의 회로층에 전기적으로 연결되지 않는 것을 특징으로 하는 식별 정보를 갖는 회로기판.
  18. 제17항에 있어서,
    상기 개구 내에 형성된 상기 금속 식별 정보는, 숫자, 문자, 바코드 및 패턴으로 구성된 그룹으로부터 선택된 하나인 것을 특징으로 하는 식별 정보를 갖는 회로기판.
  19. 제17항에 있어서,
    상기 회로기판의 외부 회로층 상에 형성된 소정 패턴의 절연성 보호층을 더 포함하는 것을 특징으로 하는 식별 정보를 갖는 회로기판.
  20. 제17항에 있어서,
    상기 금속 식별 정보는 상기 회로기판 내의 회로층을 갖는 절연층에 형성된 것을 특징으로 하는 식별 정보를 갖는 회로기판.
  21. 제17항에 있어서,
    상기 금속 식별 정보는, 상기 회로기판의 외부 회로층과 같은 층에 형성된 것을 특징으로 하는 식별 정보를 갖는 회로기판.
  22. 표면상에, 소정 패턴의 회로층과 회로 레이아웃이 없는 비회로 영역을 가지며, 상기 비회로 영역에는 상기 코어 보드를 관통하지 않는 둘 이상의 개구가 형성된 코어 기판; 및
    상기 비회로 영역의 둘 이상의 개구 내에 배치되며 상기 소정 패턴의 회로층과 전기적으로 연결되지 않는 금속 식별 정보;
    를 포함하는 식별 정보를 갖는 회로기판.
  23. 제22항에 있어서,
    상기 개구에 형성된 금속 식별 정보는 숫자, 문자, 바코드 및 패턴으로 구성된 그룹으로부터 선택된 하나인 것을 특징으로 하는 식별 정보를 갖는 회로기판.
  24. 제22항에 있어서,
    상기 코어 기판의 표면상에 형성된 적어도 하나의 절연층 및 상기 절연층 상에 형성된 적어도 하나의 도전성 회로층을 더 포함하는 것을 특징으로 하는 식별 정보를 갖는 회로기판.
KR1020040112439A 2004-04-22 2004-12-24 식별 정보를 갖는 회로기판 및 그 제조 방법 KR100853736B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW093111196 2004-04-22
TW093111196A TWI233323B (en) 2004-04-22 2004-04-22 Circuit board with identifiable information and method for fabricating the same

Publications (2)

Publication Number Publication Date
KR20050103143A KR20050103143A (ko) 2005-10-27
KR100853736B1 true KR100853736B1 (ko) 2008-08-25

Family

ID=35135297

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040112439A KR100853736B1 (ko) 2004-04-22 2004-12-24 식별 정보를 갖는 회로기판 및 그 제조 방법

Country Status (4)

Country Link
US (2) US7365272B2 (ko)
JP (1) JP4834885B2 (ko)
KR (1) KR100853736B1 (ko)
TW (1) TWI233323B (ko)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4564342B2 (ja) 2004-11-24 2010-10-20 大日本印刷株式会社 多層配線基板およびその製造方法
US7602062B1 (en) * 2005-08-10 2009-10-13 Altera Corporation Package substrate with dual material build-up layers
JP2007129124A (ja) * 2005-11-07 2007-05-24 Matsushita Electric Ind Co Ltd 多層プリント配線基板及びその製造方法
US20080121413A1 (en) * 2006-11-27 2008-05-29 Cardona Sergio E Method for manufacturing printed circuit boards
TWI343109B (en) * 2007-03-23 2011-06-01 Unimicron Technology Corp Flip-chip substrate using aluminum oxide as its core sunbstrate
TWI331488B (en) * 2007-10-09 2010-10-01 Unimicron Technology Corp Printed circuit board and fabrication method thereof
JP2009194321A (ja) * 2008-02-18 2009-08-27 Shinko Electric Ind Co Ltd 配線基板及びその製造方法、半導体パッケージ
JP5078725B2 (ja) * 2008-04-22 2012-11-21 ラピスセミコンダクタ株式会社 半導体装置
US20170118880A1 (en) * 2010-03-24 2017-04-27 Duetto Integrated Systems, Inc. Supplemental lighting for reading information on circuit boards for use with a bond head assembly system
US8969732B2 (en) * 2011-09-28 2015-03-03 Ibiden Co., Ltd. Printed wiring board
CN103517583B (zh) * 2012-06-27 2016-09-28 富葵精密组件(深圳)有限公司 多层电路板及其制作方法
DE102013203708B4 (de) * 2013-03-05 2015-12-24 Siemens Ag Österreich Verfahren zur eindeutigen Identifikation von mehrschichtigen Leiterplatten
JP2015005141A (ja) * 2013-06-20 2015-01-08 株式会社東芝 半導体記憶装置及び製造方法
TWI477216B (zh) * 2014-06-09 2015-03-11 Chipbond Technology Corp 可撓式基板
TWI563617B (en) * 2014-08-20 2016-12-21 Phoenix Pioneer Technology Co Ltd Substrate structure and method of manufacture
CN106206819A (zh) * 2014-10-31 2016-12-07 比亚迪股份有限公司 太阳能电池片阵列、太阳能电池组件及其制备方法
JP6503813B2 (ja) * 2015-03-19 2019-04-24 日本電気株式会社 識別装置、識別方法およびトレーサビリティシステム
DE102015118836B4 (de) * 2015-11-03 2019-02-14 Trw Automotive Electronics & Components Gmbh Optisch lesbarer Code und Verfahren zur Kennzeichnung von Leiterplatten mittels eines optisch lesbaren Codes
CN110321749B (zh) * 2018-03-28 2022-05-13 奥特斯(中国)有限公司 用于部件承载件的双重编码可追踪系统
EP3598853A1 (en) * 2018-07-20 2020-01-22 Sensiron Automotive Solutions AG Sensor device with trackable marking
TWI734945B (zh) * 2018-12-12 2021-08-01 欣興電子股份有限公司 複合基板結構及其製作方法
US11576263B2 (en) * 2019-01-02 2023-02-07 Novatek Microelectronics Corp. Chip on film package structure and method for reading a code-included pattern on a package structure
CN113225919B (zh) * 2021-04-22 2022-06-14 北京创源微致软件有限公司 Fpc制程追溯方法、装置及电子设备
CN114121898B (zh) * 2022-01-28 2022-07-08 甬矽电子(宁波)股份有限公司 晶圆级芯片封装结构、封装方法和电子设备
CN114466522A (zh) * 2022-02-14 2022-05-10 湖北龙腾电子科技股份有限公司 一种白油块电路板压合结构及制作方法
US12082342B2 (en) * 2022-06-15 2024-09-03 Macom Technology Solutions Holdings, Inc. Printed circuit board configuration blocks and edge projections

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01236697A (ja) * 1988-03-16 1989-09-21 Fujitsu Ltd 多層セラミック基板の表記名の表示方法
JP2003051650A (ja) * 2001-08-06 2003-02-21 Ibiden Co Ltd プリント配線板、多層プリント配線板およびその製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3027410A1 (de) * 1980-07-19 1982-02-18 Schering Ag, 1000 Berlin Und 4619 Bergkamen Verfahren zur eingabe von informationen an galvanisieranlagen, sowie zugehoerige ware und vorrichtung
US4642160A (en) * 1985-08-12 1987-02-10 Interconnect Technology Inc. Multilayer circuit board manufacturing
US5952241A (en) * 1997-09-03 1999-09-14 Vlsi Technology, Inc. Method and apparatus for improving alignment for metal masking in conjuction with oxide and tungsten CMP
JP3827497B2 (ja) * 1999-11-29 2006-09-27 株式会社ルネサステクノロジ 半導体装置の製造方法
EP1990833A3 (en) * 2000-02-25 2010-09-29 Ibiden Co., Ltd. Multilayer printed circuit board and multilayer printed circuit board manufacturing method
JP4485667B2 (ja) * 2000-08-21 2010-06-23 パナソニック株式会社 部品実装装置のオフセット測定用基板及び部品実装装置のオフセット測定方法
JP2002237669A (ja) * 2001-02-09 2002-08-23 Yamaichi Electronics Co Ltd Ｋｇｄ用サブストレートへの認識マークの形成方法
US6952708B2 (en) * 2001-06-27 2005-10-04 Microsoft Corporation Method and system for using a sync key
US6861764B2 (en) * 2001-06-27 2005-03-01 Shinko Electric Industries Co., Ltd. Wiring substrate having position information
JP4792673B2 (ja) * 2001-07-27 2011-10-12 凸版印刷株式会社 高密度多層ビルドアップ配線板の製造方法
US7251880B2 (en) * 2001-09-28 2007-08-07 Intel Corporation Method and structure for identifying lead-free solder
EP1437683B1 (en) * 2002-12-27 2017-03-08 Semiconductor Energy Laboratory Co., Ltd. IC card and booking account system using the IC card
US20040214006A1 (en) * 2003-04-25 2004-10-28 Matsushita Electric Industrial Co., Ltd. Member for a circuit board, method of manufacturing the same, and methods of manufacturing circuit boards
US7178229B2 (en) * 2003-11-20 2007-02-20 E. I. Du Pont De Nemours And Company Method of making interlayer panels

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01236697A (ja) * 1988-03-16 1989-09-21 Fujitsu Ltd 多層セラミック基板の表記名の表示方法
JP2003051650A (ja) * 2001-08-06 2003-02-21 Ibiden Co Ltd プリント配線板、多層プリント配線板およびその製造方法

Also Published As

Publication number Publication date
JP2005311281A (ja) 2005-11-04
US7365272B2 (en) 2008-04-29
KR20050103143A (ko) 2005-10-27
JP4834885B2 (ja) 2011-12-14
TW200536448A (en) 2005-11-01
US20080166497A1 (en) 2008-07-10
US20050236176A1 (en) 2005-10-27
TWI233323B (en) 2005-05-21
US8070932B2 (en) 2011-12-06

Similar Documents

Publication Publication Date Title
KR100853736B1 (ko) 식별 정보를 갖는 회로기판 및 그 제조 방법
US20040194303A1 (en) Method of fabricating multi-layered printed circuit board
JP5727521B2 (ja) 印刷回路基板及びその製造方法
US20090250253A1 (en) Printed circuit board and manufacturing method thereof
US20100024212A1 (en) Method of fabricating multilayer printed circuit board
US20060102383A1 (en) Method of fabricating high density printed circuit board
US8334463B2 (en) Wiring board and method for manufacturing the same
US20060029726A1 (en) Method of fabricating PCB in parallel manner
KR20110003496A (ko) 플렉스 리지드 배선기판과 그 제조방법
KR101136396B1 (ko) 인쇄회로기판 및 그 제조방법
US20190104615A1 (en) Printed wiring board and method for manufacturing the same
KR101516078B1 (ko) 인쇄회로기판 및 인쇄회로기판 제조 방법
JP6674016B2 (ja) 印刷配線板およびその製造方法
KR100536315B1 (ko) 반도체 패키지 기판 및 그 제조 방법
US20120012378A1 (en) Printed circuit board and method of manufacturing the same
EP1622431B1 (en) Circuit board with identifiable information and method for fabricating the same
KR100645645B1 (ko) 마이크로 비아홀의 테스트 쿠폰이 구비된 인쇄회로기판 및그 제조 방법
KR20100088874A (ko) 인쇄회로기판의 노광방법 및 이를 포함하는 인쇄회로기판의제조방법
JP2010278261A (ja) 多層プリント配線板の製造方法
KR101158226B1 (ko) 다층 인쇄 회로 기판 및 이의 제조방법
KR100651422B1 (ko) 일괄 적층 방식을 이용한 다층 인쇄회로기판의 제조 방법
KR100674304B1 (ko) 경연성 인쇄회로기판의 제조방법
KR100688865B1 (ko) 도금에 의한 범프 형성 방법 및 이를 이용한 인쇄회로기판제조방법
KR100567096B1 (ko) 캐패시터가 내장된 인쇄회로기판 및 그 제조 방법
KR101480557B1 (ko) 인쇄회로기판 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120806

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130808

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140805

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150805

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160720

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170719

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180718

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190718

Year of fee payment: 12