JP4834885B2 - 識別可能なデータを有する配線板の製造方法 - Google Patents

識別可能なデータを有する配線板の製造方法 Download PDF

Info

Publication number
JP4834885B2
JP4834885B2 JP2004228135A JP2004228135A JP4834885B2 JP 4834885 B2 JP4834885 B2 JP 4834885B2 JP 2004228135 A JP2004228135 A JP 2004228135A JP 2004228135 A JP2004228135 A JP 2004228135A JP 4834885 B2 JP4834885 B2 JP 4834885B2
Authority
JP
Japan
Prior art keywords
wiring board
wiring
layer
identifiable data
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004228135A
Other languages
English (en)
Other versions
JP2005311281A (ja
Inventor
詩 濱 許
尚 ▲韋▼ 陳
紹 夏 湯
朝 文 史
Original Assignee
欣興電子股▲分▼有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 欣興電子股▲分▼有限公司 filed Critical 欣興電子股▲分▼有限公司
Publication of JP2005311281A publication Critical patent/JP2005311281A/ja
Application granted granted Critical
Publication of JP4834885B2 publication Critical patent/JP4834885B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0266Marks, test patterns or identification means
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0266Marks, test patterns or identification means
    • H05K1/0269Marks, test patterns or identification means for visual or optical inspection
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09927Machine readable code, e.g. bar code
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09936Marks, inscriptions, etc. for information
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、識別可能なデータを有する配線板及び識別可能なデータを有する配線板の製造方法に関し、特に配線板上にデータの認識やトレース機能を有する配線板構造及びその製造方法に関する。
電子産業の発達に伴い、電子製品の形態がますます軽薄短小となり、機能的には高性能、高機能、高速度化の方向へ研究開発が行われている。
半導体装置の高集積度(Integration)及び小型化(Miniaturization)の需要を満足させるために、複数の能受動素子や配線接続が備えられた配線板(Circuit Board)が二層板から多層板(Multi―layer board)に変更され、層間接続技術(Interlayer connection)によって、限られたスペースに配線板上の利用できる配線面積を広げ、高電子密度な集積回路(Integrated circuit)の需要に応じる。
従来より、配線板の製作プロセスは、配線板の生産業者が配線板において配線の製作を終了し、配線板の電気的機能や機械的強度のテストを一連的に行った後、製品のトレースのため、特定のシリアル番号または関連の製造情報を配線板に設置する。
しかしながら、上記のシリアル番号または関連の製造情報は、配線板の製造が完成された後、印刷やレーザー方式によって配線板のソルダーマスク層の表面にパターン表記されており、配線板の製造プロセスにおいて、その内部に形成することができない。
従って、手間がかかるだけではなく、製造コストが嵩むこととなり、さらに、該配線板の表面に形成されたパターン表記は半導体のパッケージが完成された後、封止注入によって該製品の製造情報を有効にトレースできないおそれがある。
本発明は、このような現状に鑑みて、配線板製品の製造プロセスの途中から最終工程までトレースや識別可能なデータを有する配線板及び識別可能なデータを有する配線板の製造方法を提供することを目的とする。
また、本発明は製品のトレースができ、製造コストを抑え、信頼性のある識別可能なデータを有する配線板及び識別可能なデータを有する配線板の製造方法を提供することを目的とする。
本発明は、前述したような従来技術における課題及び目的を達成するために発明されたものであって、
本発明の識別可能なデータを有する配線板の製造方法の主な実施工程は、
表面にパターンニングされた配線層が形成されたコア板を準備する工程と、
前記コア板の表面に絶縁層を形成する工程と、
前記絶縁層に複数の第1の開口及び第2の開口を開設し、前記第1の開口は前記コア板の一部の配線層に、前記第2の開口は前記絶縁層を貫通しないように配線レイアウトに用いられない空き領域に設置する工程と、
ビルドアップ工法(Build-up Process)によって前記絶縁層にビルドアップ配線層を形成し、それぞれの前記ビルドアップ配線層に電気的に接続するように前記第1の開口に導電バイアホール(via hole)を形成するとともに、それぞれの前記ビルドアップ配線層に電気的に接続しないように前記第2の開口に金属識別可能なデータを形成する工程と、
配線ビルドアップ製造プロセスが完成された後、配線板にパターンニング絶縁保護層を形成する工程と、
を備えることを特徴とする。
本発明の識別可能なデータを有する配線板及び識別可能なデータを有する配線板の製造方法は、配線板の製造プロセスにおいて、配線板の空き領域に複数の開口が開設され、開口の形式は、数字、文字、バーコード、パターン等であっても良く、配線板の配線が形成される場合、開口に金属層が形成されることで、その後、数字、文字、バーコード、パターン等によって配線板製品の製造プロセスの途中から最終使用端までの状況をトレースや認識し、信頼性のある製品トレースシステムを提供する。
また、配線板の文字またはパターンコードは、多層配線板の内部のいずれかの層に形成されても良く、外層配線のレイアウトスペースを占めることを回避し、配線板の製品が完成された後、目視または顕微鏡によって識別できなくても、レントゲン(X―ray)等によって識別することができる。
もちろん、外層配線レイアウトのスペースが許す限り、配線板の文字またはパターンコードは、外層配線と同一の層に形成されても良く、目視、顕微鏡、またはバーコード読取装置(Bar Code Reader)によって直接識別を行う。
本発明によれば、配線板製品の製造プロセスの途中から最終使用端までトレースや識別可能なデータを有する配線板及び識別可能なデータを有する配線板の製造方法を提供することができる。
さらに、製品のトレースや製造コストを抑え、信頼性のある識別可能なデータを有する配線板及び識別可能なデータを有する配線板の製造方法を提供することができる。
下記、本発明の実施の形態(実施例)を図面に基づいてより詳細に説明する。
図1―Aから図1―Fは、本発明の識別可能なデータを有する配線板の製造方法を示す断面図である。
これらの図面は簡略化されたイメージ図であって、本発明の配線板の構造を模式的に示す。ただし、実際に実施する際の素子数、形状及び大きさは選択性のデザインであり、且つ、素子のレイアウト形態が複雑なため、これらの図面は本発明の素子のみを示すこととする。
図1―Aに示すように、まずコア板11を準備し、コア板11は絶縁層110と、絶縁層110に形成されたパターンニングされた配線層111とを備える。
また、コア板11は、前工程において内部に多層配線層を有する配線板からなっても良く、その製造プロセスは公知のものであるため、ここでは詳しい説明を省略する。
図1―Bに示すように、コア板11の表面に絶縁層12が形成される。
絶縁層12の材質は、非繊維である樹脂材料を用いると良く、例えばABF(Ajinomoto Build―up Film)または繊維含浸樹脂材料、例えばビスマレイミド・トリアジン(BT、Bismaleimide triazine)にガラス繊維が添加され、またはエポキシ樹脂とガラス繊維(FR4)が混合されたものであってもよい。
図1―Cに示すように、絶縁層12においてバイアホールはレーザー等を用いた開穴技術によって開設され、複数の第1の開口13はコア板11の配線層111部分に設けられ、
配線層111を被覆する絶縁層12の一部を露出している。
一方、複数の第2の開口14は配線レイアウトに用いられない空き領域12aである配線板の外周に設けられるのが好ましいが、配線のレイアウトに影響することのない外周以外に設けられても良い。
図1―Dに示すように、絶縁層12にビルドアップ方式によってビルドアップ配線層15が形成され、絶縁層12における第1の開口13に導電バイアホール130が形成され
ることで、ビルドアップ配線層15がコア板11の配線層111に電気的に接続される。
さらに、絶縁層12の複数の第2の開口14に金属識別可能なデータ140が形成され
、第2の開口14の金属識別可能なデータ140は例えば数字141、文字142、バー
コード143または各種のパターン144等の配線板のシリアル番号または関連の製造情報であっても良い。
また、ビルドアップ配線層15の製造は公知のものであるため、ここでは詳しい説明を省略する。
配線板の外層配線レイアウトのスペースが許す限りにおいて、ビルドアップ配線層15が外層配線層である場合、配線板における金属識別可能なデータ140は外層配線と同一の層に形成され、目視、顕微鏡、バーコード、マイクロプロセッサー、コンピュータまたはプログラム可能な制御器の設置によって、同一の製造工程で、配線板に形成された金属識別可能なデータ140を読み取り、当初の製造プロセスの条件に合わせて製品状況を継続的にトレースすることができる。
また、図1―E及び図1―Fに示すように、本発明の配線板は多層配線層を有する配線板であっても良く、配線のビルドアップ製造プロセスによって、コア板11に多層ビルドアップ配線層15(図1―Eに示す)が形成され、最終的に回路ビルドアップ製造プロセスが完成された配線板に、パターンニング絶縁保護層16例えばソルダーマスク層(図1―Fに示す)が形成されることで、その被覆された配線構造を保護する。
このように、この前工程で形成された金属識別可能なデータ140は、この後工程で形成された配線またはパターンニング絶縁保護層16によって被覆されることとなる。ただし、金属識別可能なデータ140はレントゲン等によって識別されることができ、且つ、マイクロプロセッサー、コンピュータまたはプログラム可能な制御器の設置によって製品の状況を継続的にトレースすることができる。
即ち、金属識別可能なデータ140は多層配線板の内部のいずれかの層に形成することができ、外層配線レイアウトのスペースを占めることを回避し、配線板の製品が完成された後、目視または顕微鏡によって識別できなくても、レントゲンで識別することができる。
前記の製造プロセスによれば、本発明の識別可能なデータを有する配線板は、表面にパターンニングされた配線層が形成されたコア板11と、コア板11の表面に形成された少なくとも1つの絶縁層12と、絶縁層12の表面に電気メッキで形成された少なくとも1つのビルドアップ配線層15と、それぞれのビルドアップ配線層15に電気的に接続しないように、絶縁層12にビルドアップ配線が配置されていない空き領域12aに電気メッキで設置された金属識別可能なデータ140と配線ビルドアップ製造プロセスが完成された後、配線板に形成されるパターンニング絶縁保護層16とを備え、空き領域12aは金属識別可能なデータ140が形成されるための複数の開口14を有し、空き領域12aの開口14は絶縁層12を貫通しないようになっている。
空き領域12aは、金属識別可能なデータの形成のための複数の開口を有し、配線板の内部のいずれかの層に配線層を被覆した絶縁層に設置されているが、金属識別可能なデータ140は配線板内または配線板の表面配線と同一の層に形成されており、そのデータを適当な検知装置または検知方式によって、詳しく読み取ることができる。
本発明の他の実施例である図2に示すように、金属識別可能なデータ240は配線板のビルドアップ構造に形成することができ、または直接コア板21に形成されても良く、識別可能なデータを有する二層配線板が形成される。
配線板は、識別可能なデータを有する配線板構造であって、その絶縁層表面にパターンニングされた配線層211、及び配線が配置されていない複数の開口21bを有する空き領域21aが形成されたコア板21と、空き領域12aの複数の開口21bに設けられた
金属識別可能なデータ240と、を備える。
ただし、本実施例では、コア板11の表面に形成された少なくとも1つの絶縁層と、絶
縁層の上に形成された少なくとも1つのビルドアップ配線層15とを備えても良く、二層
配線層の配線板に限定されるものではない。
従って、本発明の識別可能なデータを有する配線板及び識別可能なデータを有する配線板の製造方法は、配線板の製造プロセスにおいて、配線板の配線レイアウトに用いられない空き領域12aに複数の開口14が開設され、開口14の形式は数字141、文字142、バーコード143、パターン144等であって良く、配線板の配線が形成される製造プロセスにおいて、開口14に金属層が形成されることで、その後、数字141、文字142、バーコード143、パターン144等によって配線板製品の製造プロセスの途中から最終工程までの状況をトレースや識別し、信頼性のある製品トレースシステムを提供する。
また、配線板の数字141、文字142、バーコード143、またはパターン144は、多層配線板の内部の配線層を被覆する絶縁層に形成されて良く、外層配線がレイアウトスペースを占めることを回避し、配線板の製品が完成された後、目視または顕微鏡によって識別できなくてもレントゲン(X―ray)等によって識別することができる。
さらに、外層配線レイアウトのスペースが許す限り、配線板の数字141、文字142、バーコード143、またはパターン144は外層配線と同一の層に形成されて良く、目視、顕微鏡、またはバーコード読取装置(Bar Code Reader)によって直接識別を行う。
明細書に記載の内容によって当業者は、容易に本発明のその他の利点や効果を理解でき
る。本発明の実質的な技術内容は、広く、特許請求の範囲内に定義される。
また、本発明は図示の実施の形態に限定されるものではなく、技術思想の範囲内で数々の変更態様が可能である。
図1―Aは、本発明の識別可能なデータを有する配線板の製造方法の模式図である。 図1―Bは、本発明の識別可能なデータを有する配線板の製造方法の模式図である。 図1―Cは、本発明の識別可能なデータを有する配線板の製造方法の模式図である。 図1―Dは、本発明の識別可能なデータを有する配線板の製造方法の模式図である。 図1―Eは、本発明の識別可能なデータを有する配線板の製造方法の模式図である。 図1―Fは、本発明の識別可能なデータを有する配線板の製造方法の模式図である。 図2は、本発明の識別可能なデータを有する配線板の他の実施例の模式図である。
符号の説明
11 コア板
12 絶縁層
12a 空き領域
13 第1の開口
14 第2の開口
15 ビルドアップ配線層
16 絶縁保護層
21 コア板
21a 空き領域
21b 開口
110 絶縁保護層
111 配線層
130 導電バイアホール
140 金属識別可能なデータ
141 数字
142 文字
143 バーコード
144 パターン
211 配線層
240 金属識別可能なデータ

Claims (6)

  1. 識別可能なデータを有する配線板の製造方法において、
    表面にパターンニングされた配線層が形成されたコア板を準備する工程と、
    前記コア板の表面に絶縁層を形成する工程と、
    前記絶縁層に複数の第1の開口及び第2の開口を開設し、前記第1の開口は前記コア板の一部の配線層に、前記第2の開口は前記絶縁層を貫通しないように配線レイアウトに用いられない空き領域に設置する工程と、
    ビルドアップ工法(Build-up Process)によって前記絶縁層にビルドアップ配線層を形成し、それぞれの前記ビルドアップ配線層に電気的に接続するように前記第1の開口に導電バイアホール(via hole)を形成するとともに、それぞれの前記ビルドアップ配線層に電気的に接続しないように前記第2の開口に金属識別可能なデータを形成する工程と、
    配線ビルドアップ製造プロセスが完成された後、配線板にパターンニング絶縁保護層を形成する工程と、
    を備えることを特徴とする識別可能なデータを有する配線板の製造方法。
  2. 前記第1の開口及び第2の開口が、レーザーによる開穴技術によって形成されることを特徴とする請求項1に記載の識別可能なデータを有する配線板の製造方法。
  3. 前記パターンニング絶縁保護層を形成する工程の前に、
    配線板に、多層ビルドアップ配線層が形成されるように配線ビルドアップを継続的に行う製造プロセスを備えることを特徴とする請求項1に記載の識別可能なデータを有する配線板の製造方法。
  4. 前記金属識別可能なデータが、数字、文字、バーコード及びパターンのいずれかであることを特徴とする請求項に記載の識別可能なデータを有する配線板の製造方法。
  5. 前記金属識別可能なデータは、レントゲン(X-ray)によって認識されることを特徴とする請求項に記載の識別可能なデータを有する配線板の製造方法。
  6. 前記金属識別可能なデータは、目視、顕微鏡及びバーコード読取装置のいずれかによって読み取りが可能であることを特徴とする請求項に記載の識別可能なデータを有する配線板の製造方法。
JP2004228135A 2004-04-22 2004-08-04 識別可能なデータを有する配線板の製造方法 Expired - Fee Related JP4834885B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW093111196 2004-04-22
TW093111196A TWI233323B (en) 2004-04-22 2004-04-22 Circuit board with identifiable information and method for fabricating the same

Publications (2)

Publication Number Publication Date
JP2005311281A JP2005311281A (ja) 2005-11-04
JP4834885B2 true JP4834885B2 (ja) 2011-12-14

Family

ID=35135297

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004228135A Expired - Fee Related JP4834885B2 (ja) 2004-04-22 2004-08-04 識別可能なデータを有する配線板の製造方法

Country Status (4)

Country Link
US (2) US7365272B2 (ja)
JP (1) JP4834885B2 (ja)
KR (1) KR100853736B1 (ja)
TW (1) TWI233323B (ja)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4564342B2 (ja) 2004-11-24 2010-10-20 大日本印刷株式会社 多層配線基板およびその製造方法
US7602062B1 (en) * 2005-08-10 2009-10-13 Altera Corporation Package substrate with dual material build-up layers
JP2007129124A (ja) * 2005-11-07 2007-05-24 Matsushita Electric Ind Co Ltd 多層プリント配線基板及びその製造方法
US20080121413A1 (en) * 2006-11-27 2008-05-29 Cardona Sergio E Method for manufacturing printed circuit boards
TWI343109B (en) * 2007-03-23 2011-06-01 Unimicron Technology Corp Flip-chip substrate using aluminum oxide as its core sunbstrate
TWI331488B (en) * 2007-10-09 2010-10-01 Unimicron Technology Corp Printed circuit board and fabrication method thereof
JP2009194321A (ja) * 2008-02-18 2009-08-27 Shinko Electric Ind Co Ltd 配線基板及びその製造方法、半導体パッケージ
JP5078725B2 (ja) * 2008-04-22 2012-11-21 ラピスセミコンダクタ株式会社 半導体装置
US20170118880A1 (en) * 2010-03-24 2017-04-27 Duetto Integrated Systems, Inc. Supplemental lighting for reading information on circuit boards for use with a bond head assembly system
US8969732B2 (en) * 2011-09-28 2015-03-03 Ibiden Co., Ltd. Printed wiring board
CN103517583B (zh) * 2012-06-27 2016-09-28 富葵精密组件(深圳)有限公司 多层电路板及其制作方法
DE102013203708B4 (de) * 2013-03-05 2015-12-24 Siemens Ag Österreich Verfahren zur eindeutigen Identifikation von mehrschichtigen Leiterplatten
JP2015005141A (ja) * 2013-06-20 2015-01-08 株式会社東芝 半導体記憶装置及び製造方法
TWI477216B (zh) * 2014-06-09 2015-03-11 Chipbond Technology Corp 可撓式基板
TWI563617B (en) * 2014-08-20 2016-12-21 Phoenix Pioneer Technology Co Ltd Substrate structure and method of manufacture
CN106206765B (zh) * 2014-10-31 2018-02-09 比亚迪股份有限公司 太阳能电池片阵列、太阳能电池组件及其制备方法
JP6503813B2 (ja) * 2015-03-19 2019-04-24 日本電気株式会社 識別装置、識別方法およびトレーサビリティシステム
DE102015118836B4 (de) * 2015-11-03 2019-02-14 Trw Automotive Electronics & Components Gmbh Optisch lesbarer Code und Verfahren zur Kennzeichnung von Leiterplatten mittels eines optisch lesbaren Codes
CN110321749B (zh) * 2018-03-28 2022-05-13 奥特斯(中国)有限公司 用于部件承载件的双重编码可追踪系统
EP3598853A1 (en) * 2018-07-20 2020-01-22 Sensiron Automotive Solutions AG Sensor device with trackable marking
TWI734945B (zh) * 2018-12-12 2021-08-01 欣興電子股份有限公司 複合基板結構及其製作方法
US11576263B2 (en) * 2019-01-02 2023-02-07 Novatek Microelectronics Corp. Chip on film package structure and method for reading a code-included pattern on a package structure
CN113225919B (zh) * 2021-04-22 2022-06-14 北京创源微致软件有限公司 Fpc制程追溯方法、装置及电子设备
CN114121898B (zh) * 2022-01-28 2022-07-08 甬矽电子(宁波)股份有限公司 晶圆级芯片封装结构、封装方法和电子设备
CN114466522A (zh) * 2022-02-14 2022-05-10 湖北龙腾电子科技股份有限公司 一种白油块电路板压合结构及制作方法
US12082342B2 (en) * 2022-06-15 2024-09-03 Macom Technology Solutions Holdings, Inc. Printed circuit board configuration blocks and edge projections

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3027410A1 (de) * 1980-07-19 1982-02-18 Schering Ag, 1000 Berlin Und 4619 Bergkamen Verfahren zur eingabe von informationen an galvanisieranlagen, sowie zugehoerige ware und vorrichtung
US4642160A (en) * 1985-08-12 1987-02-10 Interconnect Technology Inc. Multilayer circuit board manufacturing
JPH0810791B2 (ja) * 1988-03-16 1996-01-31 富士通株式会社 多層セラミック基板の表記名の表示方法
US5952241A (en) * 1997-09-03 1999-09-14 Vlsi Technology, Inc. Method and apparatus for improving alignment for metal masking in conjuction with oxide and tungsten CMP
JP3827497B2 (ja) * 1999-11-29 2006-09-27 株式会社ルネサステクノロジ 半導体装置の製造方法
KR100890534B1 (ko) * 2000-02-25 2009-03-27 이비덴 가부시키가이샤 다층프린트배선판 및 다층프린트배선판의 제조방법
JP4485667B2 (ja) * 2000-08-21 2010-06-23 パナソニック株式会社 部品実装装置のオフセット測定用基板及び部品実装装置のオフセット測定方法
JP2002237669A (ja) * 2001-02-09 2002-08-23 Yamaichi Electronics Co Ltd Kgd用サブストレートへの認識マークの形成方法
US6952708B2 (en) * 2001-06-27 2005-10-04 Microsoft Corporation Method and system for using a sync key
KR100944695B1 (ko) * 2001-06-27 2010-02-26 신꼬오덴기 고교 가부시키가이샤 위치 정보를 갖는 배선 기판
JP4792673B2 (ja) * 2001-07-27 2011-10-12 凸版印刷株式会社 高密度多層ビルドアップ配線板の製造方法
JP2003051650A (ja) * 2001-08-06 2003-02-21 Ibiden Co Ltd プリント配線板、多層プリント配線板およびその製造方法
US7251880B2 (en) * 2001-09-28 2007-08-07 Intel Corporation Method and structure for identifying lead-free solder
EP1437683B1 (en) * 2002-12-27 2017-03-08 Semiconductor Energy Laboratory Co., Ltd. IC card and booking account system using the IC card
US20040214006A1 (en) * 2003-04-25 2004-10-28 Matsushita Electric Industrial Co., Ltd. Member for a circuit board, method of manufacturing the same, and methods of manufacturing circuit boards
US7178229B2 (en) * 2003-11-20 2007-02-20 E. I. Du Pont De Nemours And Company Method of making interlayer panels

Also Published As

Publication number Publication date
US20050236176A1 (en) 2005-10-27
TWI233323B (en) 2005-05-21
TW200536448A (en) 2005-11-01
US7365272B2 (en) 2008-04-29
JP2005311281A (ja) 2005-11-04
KR20050103143A (ko) 2005-10-27
KR100853736B1 (ko) 2008-08-25
US20080166497A1 (en) 2008-07-10
US8070932B2 (en) 2011-12-06

Similar Documents

Publication Publication Date Title
JP4834885B2 (ja) 識別可能なデータを有する配線板の製造方法
KR101084252B1 (ko) 전자소자 내장형 인쇄회로기판 및 그 제조방법
US7639473B2 (en) Circuit board structure with embedded electronic components
JP5727521B2 (ja) 印刷回路基板及びその製造方法
US20110116246A1 (en) Printed circuit board having electro-component and manufacturing method thereof
CN104854966A (zh) 布线基板及其制造方法
CN103260356A (zh) 飞尾型刚性-柔性印刷电路板及其制造方法
JPH098466A (ja) 電気回路基板におけるアライメントマーク構造
KR20110104395A (ko) 인쇄회로기판 및 그 제조방법
CN112314061A (zh) 电路板、制备方法及背光板
JP2016082163A (ja) プリント配線板
CN100471367C (zh) 具有识别信息的电路板及其制法
EP1622431B1 (en) Circuit board with identifiable information and method for fabricating the same
JP4254183B2 (ja) プリント配線基板およびプリント配線基板管理システム
EP4138523A1 (en) Method for manufacturing flexible printed circuit board
JP2008258332A (ja) プリント配線基板、電子装置、プリント配線基板の製造方法
TWI299554B (en) Substrate structure and method for manufacturing the same
CN209299584U (zh) 一种可焊性pcb板
CN101969738B (zh) 附连板以及印制板制造方法
JP4254447B2 (ja) 両面配線付きテープキャリアおよび多層配線付きテープキャリア
CN110392480A (zh) 印刷电路板及该印刷电路板的制造方法
CN113923870B (zh) 线路板的制备方法
JP3991818B2 (ja) 多層配線付きテープキャリア
CN211959658U (zh) 软硬电路板
JP2008108883A (ja) プリント配線板とその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071002

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071220

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080701

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080926

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081001

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20081110

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20090130

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20090629

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110711

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20110909

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110909

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141007

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4834885

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees