CN111182746B - 电路板层偏判断方法 - Google Patents

电路板层偏判断方法 Download PDF

Info

Publication number
CN111182746B
CN111182746B CN202010056264.4A CN202010056264A CN111182746B CN 111182746 B CN111182746 B CN 111182746B CN 202010056264 A CN202010056264 A CN 202010056264A CN 111182746 B CN111182746 B CN 111182746B
Authority
CN
China
Prior art keywords
circuit board
layer
marking
deviation
rings
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010056264.4A
Other languages
English (en)
Other versions
CN111182746A (zh
Inventor
侯露璐
王振鹏
李秀娟
周俊杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Simmtech Electronics Xi'an Co ltd
Original Assignee
Simmtech Electronics Xi'an Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Simmtech Electronics Xi'an Co ltd filed Critical Simmtech Electronics Xi'an Co ltd
Priority to CN202010056264.4A priority Critical patent/CN111182746B/zh
Priority to CN202211182811.9A priority patent/CN115568115A/zh
Publication of CN111182746A publication Critical patent/CN111182746A/zh
Application granted granted Critical
Publication of CN111182746B publication Critical patent/CN111182746B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4638Aligning and fixing the circuit boards before lamination; Detecting or measuring the misalignment after lamination; Aligning external circuit patterns or via connections relative to internal circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0266Marks, test patterns or identification means
    • H05K1/0269Marks, test patterns or identification means for visual or optical inspection
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16Inspection; Monitoring; Aligning
    • H05K2203/166Alignment or registration; Control of registration

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

本发明公开了一种电路板层偏判断方法,涉及电路板生产的技术领域,旨在解决现有方法在检测层偏时,只能够判断出是否有层偏,却不能具体得出层偏量的问题。电路板层偏判断方法包括制作标记圆环‑压合‑层偏检测‑分类,该方法能够具体得出电路板的层偏量数据,便于根据该数据对电路板进行后续处理;电路板整版结构,包括多个均匀排列的单板区域和设于单板区域四周的裁切区域,标记圆环位于裁切区域内,该结构具有提高检测效率,并避免损伤电路板单板的有益效果;偏位电路板处理方法,包括全偏电路板处理和半偏电路板处理,该方法根据电路板整版的层偏量数据进行电路板的分类处理,减少了电路板的浪费,节约了成本。

Description

电路板层偏判断方法
技术领域
本发明涉及电路板生产的技术领域,尤其是涉及一种电路板层偏判断方法。
背景技术
PCB板是电子设备中用于电子元器件进行电气连接的非常重要的元件之一,对于通过层压工艺制作的多层结构的PCB板,检测相邻两层板件的对位一致性(是否产生层间偏移)是判断PCB板成品质量的关键要素指标,如果层与层之间的偏移量达到一定程度将会导致钻偏孔而出现短路,使电路板报废。
公告号为CN105072830B的发明公开了一种层偏检测方法。该发明通过在线路铜层的每一层偏检测区内设置两种环(补偿铜环和铜环),使形成的预叠结构及多层板上形成两组不同的环,无拉伸系数补偿的铜环用于熔/铆合后检测预叠结构中各板层是否偏位,有拉伸系数补偿的补偿铜环用于压合后检测多层板中各板层是否偏位,从而可适用于检测具有不同拉伸系数芯板的预叠结构的层偏情况,为后续生产提供质量保证,为解决层偏异常提供依据,从而提高生产效率和品质。
但上述装置在检测层偏时,只能够判断出是否有层偏,却不能具体得出层偏量,从而难以判断出哪些电路板的层偏量处于合格范围,哪些的层偏量处于不合格范围,需要进行报废处理。
发明内容
针对现有技术存在的不足,本发明的第一目的是提供一种电路板层偏判断方法,其能够具体得出电路板的层偏量数据,便于根据该数据对电路板进行后续处理。
本发明的上述发明第一目的是通过以下技术方案得以实现的:
一种电路板层偏判断方法,包括如下步骤:
S1:制作标记圆环:在各个主基板表面同一位置蚀刻标记圆环,标记圆环的直径相同;
S2:压合:主基板对齐,多层压合形成内层板;
S3:层偏检测:内层板放入x-ray检测仪检测层偏,若各层主基板上的标记圆环完全重叠,则无层偏;若各层主基板上的标记圆环错位,则有层偏;
x-ray检测仪扫描各层主基板上标记圆环中相距最远的三个标记圆环的位置,并做出对位圆环,对位圆环将三个相距最远的标记圆环包围在内并与之分别相切;
系统得出对位圆环的直径,并计算出对位圆环与标记圆环的直径的差值,此差值即为实时层偏量;
系统中事先设定好标准层偏量,将实时层偏量与标准测层偏量进行比较,若实时层偏量小于等于标准层偏量,则无偏位;若实时层偏量大于标准层偏量,则有偏位;
S4:分类:对无偏位与有偏位的电路板分开输出。
通过采用上述技术方案,由于x-ray检测仪能够检测出各个标记圆环的轮廓线的位置,但并不能反映每个标记圆环圆心的位置,因此,将各个标记圆环设为相同直径,并位于各层主基板上的相同位置,如果各层主基板之间完全对齐,则各个标记圆环的轮廓线完全对齐,如果主基板之间出现错位,则标记圆环的外轮廓出现错位,而当各层主基板之间出现错位时,相距最远的标记圆环最能够反映错位程度,通过相距最远的三个标记圆环的公切圆做出的对位圆环,通过扫描对位圆环的外轮廓得出对位圆环的直径,该对位圆环的直径与标记圆环的直径差值即代表各层主基板上的标记圆环的离散程度,从而表达了个层主基板之间的错位程度。上述方法将电路板的层偏程度具体量化,便于人员进行准确的判断和归类,从而便于针对不同的层偏量进行对应的后续处理。
本发明在一较佳示例中可以进一步配置为:标准层偏量数值小于标记圆环的直径。
通过采用上述技术方案,合格的电路板上的各层标记圆环之间处于同心或者相交状态,当标记圆环之间处于完全相离状态时,便可以直接判断层偏不合格,进一步提高了检测效率,并便于对检测结果进行验证。
本发明在一较佳示例中可以进一步配置为:一块电路板上的标记圆环设有多个,多个标记圆环分别靠近电路板不同侧的边缘。
通过采用上述技术方案,当电路板发生偏移时,电路板偏移量最大的位置一定是靠近电路板边缘处的,设置多个标记圆环,并使之均位于电路板边缘处,能够最大程度的反映出电路板的层偏程度,并通过不同位置的标记圆环的偏移量变化得出电路板的偏移趋势,便于对压合设备做出相应的调整,同时,能够根据不同的偏移量对电路板进行精确地分类,便于后续对电路板的处理。
本发明在一较佳示例中可以进一步配置为:S3中对有偏位的电路板进行标记,标记出不同位置的标记圆环处的实时层偏数值。
通过采用上述技术方案,标记处的实时层偏数值用于人员进行分析和对有偏位的电路板进行分类处理,有利于控制电路板的层偏量。
本发明的第二目的是提供一种电路板整版结构,其具有提高检测效率,并避免损伤电路板单板的有益效果。
本发明的上述发明第二目的是通过以下技术方案得以实现的:
一种电路板整版结构,包括多个均匀排列的单板区域和设于单板区域四周的裁切区域,电路板整版为矩形板,权利要求1-4中任意一条所述的标记圆环位于裁切区域内。
通过采用上述技术方案,在电路板各层之间对齐、压合及其他加工步骤中,电路板整版的边缘容易出现最大程度的错位、磨损等,导致此处的电路板难以直接利用,将此处设为裁切区域,并作为整版的余量,在最终电路板整版加工完整之后进行去除,保证了加工出的电路板的质量;而由于标记圆环的轮廓为蚀刻而成,会影响主基板表面的铜层厚度,将标记圆环设置于裁切区域内,在加工完成之后将其与裁切区域一同去除,进一步保证了最终分开后的电路板单板的质量。
本发明在一较佳示例中可以进一步配置为:所述标记圆环设有四处,四处所述标记圆环分别位于电路板的四角处。
通过采用上述技术方案,电路板整版的四角处的裁切区域面积是最大的,能够最大程度的避开单板区域对标记圆环进行蚀刻和加工,避免对单板区域造成损伤,同时,当各层主基板之间发生错位时,电路板整版的四角处的错位程度最大,偏移量也最大,检测出的层偏数据更加精确。
本发明的第三目的是提供一种偏位电路板处理方法,其能够根据电路板整版的层偏量数据进行电路板的分类处理,减少了电路板的浪费,节约了成本。
本发明的上述发明第三目的是通过以下技术方案得以实现的:
一种偏位电路板处理方法,包括全偏电路板处理和半偏电路板处理,
全偏电路板为各个标记圆环均偏位的电路板,全偏电路板处理为整版报废;
半偏电路板为各个标记圆环中至少有一个无偏位的电路板,半偏电路板处理方法包括:
(1)做连线:从实时层偏量最小的标记圆环到实时层偏量最大的标记圆环画直线;
(2)做垂线:做连线的垂线;
(3)检测及切除:取垂线经过的电路板单板进行电性检测,如果电路接通良好,则垂线经过的及垂线靠近实时层偏量最小的标记圆环一侧的所有电路板单板均合格,其余的电路板单板报废;
如果电路短路,则取连线靠近实时层偏量最小的标记圆环一侧的1/4点,过该点做连线的垂线,取垂线经过的电路板单板进行电性检测,如果电路接通良好,则垂线经过的及垂线靠近层偏量最小的实时标记圆环一侧的所有电路板单板均合格,其余的电路板单板报废;
重复上述步骤,直到垂线与实时层偏量最小的标记圆环之间无完整的电路板单板,则整块电路板整版报废。
通过采用上述技术方案,电路板的错位情况一般包括平移偏位和旋转偏位,平移偏位后的各个标记圆环处检测到的实时层偏量一致,当电路板整版上的不同标记圆环出现部分偏位、部分无偏位时,说明电路板的偏位不仅由于各层主基板之间在主基板平面内的平移造成,还存在错位旋转。将半偏电路板整版中的合格部分进行裁切利用,使得电路板的报废数量大幅下降,避免了整块电路板的报废,减少了原材料和工序上的浪费,节约了成本。
本发明在一较佳示例中可以进一步配置为:选择连线两侧中,实时层偏量较大一侧的电路板单板进行电性检测。
通过采用上述技术方案,实时层偏量较大一侧的电路板单板的偏移量大于连线另一侧的电路板单板偏移量,如果该侧的电路板单板未出现短路,则垂线及垂线靠近实时层偏量最小的标记圆环一侧的电路板单板一定不会出现短路,进一步防止不合格产品流入。
综上所述,本发明包括以下至少一种有益技术效果:
1.通过对位圆环的直径与标记圆环的直径差值表示各层主基板上的标记圆环的离散程度,从而将电路板的层偏程度具体量化,便于人员进行准确的判断和归类,从而便于针对不同的层偏量进行对应的后续处理;
2.将标记圆环设置于裁切区域内,在加工完成之后将其与裁切区域一同去除,进一步保证了最终分开后的电路板单板的质量;
3.将半偏电路板整版中的合格部分区分出来并裁切利用,使得电路板的报废数量大幅下降,避免了整块电路板的报废,减少了原材料和工序上的浪费,节约了成本。
附图说明
图1是本发明实施例一中电路板整版的结构示意图。
图2是本发明实施例一中层偏检测过程的示意图。
图3是本发明实施例一中电路板层偏判断方法的流程图。
图4是本发明实施例二中电路板半偏处理方法的流程图。
图中,1、单板区域;2、裁切区域;3、标记圆环;4、对位圆环。
具体实施方式
以下结合附图对本发明作进一步详细说明。
实施例一
参照图1,为本发明公开的一种电路板层偏判断方法,其包括如下步骤:
S1:制作标记圆环3:在各个主基板表面同一位置蚀刻标记圆环3,标记圆环3的直径相同。每层主基板包括两层相互粘合的覆铜箔板,覆铜箔板的下料面积按照大于多片电路板单板拼接后的尺寸计算,多层电路板单板拼接区域为单板区域1,单板区域1四周设置有宽度相等的裁切区域2,裁切区域2的宽度为5mm,覆铜箔板的整体形状为矩形,标记圆环3共有四个,分别蚀刻在主基板一侧的表面上,且位于主基板四角处的裁切区域2内,标记圆环3的深度小于主基板表面的铜箔的厚度,此实施例中的标记圆环3的直径为3.5mm。
S2:主基板压合:将主基板对齐,多层压合形成内层板。
S3:层偏检测:将内层板放入x-ray检测仪检测层偏。事先在x-ray检测仪中设定好检测位置、标记圆环3的直径数据及标准层偏量数值,标准层偏量的数值一般小于标记圆环3的直径,当标记圆环3之间处于完全相离状态时,便可以直接判断层偏不合格,进一步提高了检测效率,并便于对检测结果进行验证,本实施例中的标准层偏量数值为0.85μm,x-ray检测仪检测各个位置的标记圆环3的偏移程度,并对其进行分析,分析和数据处理过程如下:
若检测到各层主基板上的标记圆环3完全重叠,则无偏位;
若各层主基板上的标记圆环3错位,则继续分析:x-ray检测仪扫描各层主基板上标记圆环3中相距最远的三个标记圆环3的位置,并做出对位圆环4,对位圆环4将所有的标记圆环3包围在内并与相距最远的三个标记圆环3分别相切;系统得出对位圆环4的直径,并计算出对位圆环4与标记圆环3的直径的差值,此差值即为实时层偏量;
将实时层偏量与标准测层偏量进行比较,若实时层偏量小于等于标准层偏量,则无偏位;若实时层偏量大于标准层偏量,则有偏位,无偏位的电路板即为合格电路板,有偏位的电路板又需要进一步进行分类处理,因此在此步骤中对有偏位的电路板进行标记,标记出不同位置的标记圆环3处的实时层偏数值;
S4:分类:对无偏位与有偏位的电路板分开输出。
本实施例的实施原理为:由于x-ray检测仪能够检测出各个标记圆环3的轮廓线的位置,但并不能反映每个标记圆环3圆心的位置,因此,将各个标记圆环3设为相同直径,并位于各层主基板上的相同位置,如果各层主基板之间完全对齐,则各个标记圆环3的轮廓线完全对齐,如果主基板之间出现错位,则标记圆环3的外轮廓出现错位,而当各层主基板之间出现错位时,相距最远的标记圆环3最能够反映错位程度,通过相距最远的标记圆环3的公切圆做出的对位圆环4;通过扫描对位圆环4的外轮廓得出对位圆环4的直径,该对位圆环4的直径与标记圆环3的直径差值即代表各层主基板上的标记圆环3的离散程度,从而表达了个层主基板之间的错位程度。
上述方法将电路板的层偏程度具体量化,便于人员进行准确的判断和归类,从而便于针对不同的层偏量进行对应的后续处理。
实施例二
本发明此实施例公开了一种偏位电路板处理方法,其包括全偏电路板处理和半偏电路板处理,全偏电路板为各个标记圆环3均偏位的电路板,全偏电路板处理为整版报废;
半偏电路板为各个标记圆环3中至少有一个无偏位的电路板,半偏电路板处理方法包括:
(1)做连线:从实时层偏量最小的标记圆环3到实时层偏量最大的标记圆环3画直线;
(2)做垂线:做连线的垂线;
(3)检测及切除:取垂线经过的、连线两侧中实时层偏量较大一侧的电路板单板进行电性检测,如果电路接通良好,则垂线经过的及垂线靠近实时层偏量最小的标记圆环3一侧的所有电路板单板均合格,其余的电路板单板报废;
如果电路短路,则取连线靠近实时层偏量最小的标记圆环3一侧的1/4点,过该点做连线的垂线,取垂线经过的连线两侧中实时层偏量较大一侧的电路板单板进行电性检测,如果电路接通良好,则垂线经过的及垂线靠近层偏量最小的实时标记圆环3一侧的所有电路板单板均合格,其余的电路板单板报废;
重复上述步骤,直到垂线与实时层偏量最小的标记圆环3之间无完整的电路板单板,则整块电路板整版报废 。
本实施例的实施原理为:电路板的错位情况一般包括平移偏位和旋转偏位,平移偏位后的各个标记圆环3处检测到的实时层偏量一致,当电路板整版上的不同标记圆环3出现部分偏位、部分无偏位时,说明电路板的偏位不仅由于各层主基板之间在主基板平面内的平移造成,还存在错位旋转;实时层偏量较大一侧的电路板单板的偏移量大于连线另一侧的电路板单板偏移量,如果该侧的电路板单板未出现短路,则垂线及垂线靠近实时层偏量最小的标记圆环3一侧的电路板单板一定不会出现短路,进一步防止不合格产品流入。将半偏电路板整版中的合格部分进行裁切利用,使得电路板的报废数量大幅下降,避免了整块电路板的报废,减少了原材料和工序上的浪费,节约了成本。
本具体实施方式的实施例均为本发明的较佳实施例,并非依此限制本发明的保护范围,故:凡依本发明的结构、形状、原理所做的等效变化,均应涵盖于本发明的保护范围之内。

Claims (4)

1.一种电路板层偏判断方法,其特征在于:包括如下步骤:
S1:制作标记圆环(3):在各个主基板表面同一位置蚀刻标记圆环(3),标记圆环(3)的直径相同;
S2:压合:主基板对齐,多层压合形成内层板;
S3:层偏检测:内层板放入x-ray检测仪检测层偏,若各层主基板上的标记圆环(3)完全重叠,则无层偏;若各层主基板上的标记圆环(3)错位,则有层偏;
x-ray检测仪扫描各层主基板上标记圆环(3)中相距最远的三个标记圆环(3)的位置,并做出对位圆环(4),对位圆环(4)将三个相距最远的标记圆环(3)包围在内并与之分别相切;
系统得出对位圆环(4)的直径,并计算出对位圆环(4)与标记圆环(3)的直径的差值,此差值即为实时层偏量;
系统中事先设定好标准层偏量,将实时层偏量与标准测层偏量进行比较,若实时层偏量小于等于标准层偏量,则无偏位;若实时层偏量大于标准层偏量,则有偏位;
S4:分类:对无偏位与有偏位的电路板分开输出。
2.根据权利要求1所述的电路板层偏判断方法,其特征在于:标准层偏量数值小于标记圆环(3)的直径。
3.根据权利要求1所述的电路板层偏判断方法,其特征在于:一块电路板上的标记圆环(3)设有多个,多个标记圆环(3)分别靠近电路板不同侧的边缘。
4.根据权利要求3所述的电路板层偏判断方法,其特征在于:S3中对有偏位的电路板进行标记,标记出不同位置的标记圆环(3)处的实时层偏数值。
CN202010056264.4A 2020-01-18 2020-01-18 电路板层偏判断方法 Active CN111182746B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202010056264.4A CN111182746B (zh) 2020-01-18 2020-01-18 电路板层偏判断方法
CN202211182811.9A CN115568115A (zh) 2020-01-18 2020-01-18 偏位电路板处理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010056264.4A CN111182746B (zh) 2020-01-18 2020-01-18 电路板层偏判断方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202211182811.9A Division CN115568115A (zh) 2020-01-18 2020-01-18 偏位电路板处理方法

Publications (2)

Publication Number Publication Date
CN111182746A CN111182746A (zh) 2020-05-19
CN111182746B true CN111182746B (zh) 2022-11-22

Family

ID=70652781

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202010056264.4A Active CN111182746B (zh) 2020-01-18 2020-01-18 电路板层偏判断方法
CN202211182811.9A Pending CN115568115A (zh) 2020-01-18 2020-01-18 偏位电路板处理方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202211182811.9A Pending CN115568115A (zh) 2020-01-18 2020-01-18 偏位电路板处理方法

Country Status (1)

Country Link
CN (2) CN111182746B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114889151A (zh) * 2022-04-08 2022-08-12 赣州市同兴达电子科技有限公司 适用于夹心oca边角裁切拍照对位的方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005072227A (ja) * 2003-08-25 2005-03-17 Matsushita Electric Ind Co Ltd 多層回路板および多層回路板の層間位置ずれ検査方法
TW200808147A (en) * 2006-07-24 2008-02-01 Siliconware Precision Industries Co Ltd Method for inspecting the process of cutting semiconductor package and printed circuit board for the semiconductor package
JP2011082378A (ja) * 2009-10-08 2011-04-21 Panasonic Corp 多層プリント配線板の位置認識マーク
CN102032885A (zh) * 2010-08-31 2011-04-27 北大方正集团有限公司 印制线路板、其两面线路图形层间对准度检测方法及装置
CN109561605A (zh) * 2018-12-14 2019-04-02 深圳市景旺电子股份有限公司 一种多层板压合涨缩数据的抓取方法及多层板的制作方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005072227A (ja) * 2003-08-25 2005-03-17 Matsushita Electric Ind Co Ltd 多層回路板および多層回路板の層間位置ずれ検査方法
TW200808147A (en) * 2006-07-24 2008-02-01 Siliconware Precision Industries Co Ltd Method for inspecting the process of cutting semiconductor package and printed circuit board for the semiconductor package
JP2011082378A (ja) * 2009-10-08 2011-04-21 Panasonic Corp 多層プリント配線板の位置認識マーク
CN102032885A (zh) * 2010-08-31 2011-04-27 北大方正集团有限公司 印制线路板、其两面线路图形层间对准度检测方法及装置
CN109561605A (zh) * 2018-12-14 2019-04-02 深圳市景旺电子股份有限公司 一种多层板压合涨缩数据的抓取方法及多层板的制作方法

Also Published As

Publication number Publication date
CN111182746A (zh) 2020-05-19
CN115568115A (zh) 2023-01-03

Similar Documents

Publication Publication Date Title
CN105072830A (zh) 一种层偏检测方法
CN101662895A (zh) 多层电路板、该电路板的制作方法及其对准度的检测方法
JP2008211190A (ja) 検査マーク構造、基板シート積層体、多層回路基板、多層回路基板の積層合致精度の検査方法、及び基板シート積層体の設計方法
CN103747639A (zh) 一种高层板制造方法
CN110545616A (zh) 一种便于监测层偏的pcb板及其制作方法
CN102469703A (zh) 电路板盲孔的制作方法
CN111182746B (zh) 电路板层偏判断方法
CN111405781A (zh) 一种多层电路板定位压合方法
US6091026A (en) Multi-layer printed circuit board with human detectable layer misregistration, and manufacturing method therefor
CN110876240B (zh) 一种检测多层线路板钻孔偏移的方法
US9018531B2 (en) Multilayer circuit board and manufacturing method thereof
CN105376963A (zh) 一种抓取内层补偿系数的方法
CN111315156A (zh) 一种高多层板层别检测防呆方法
CN111113549B (zh) 超厚芯板冲孔系统及超厚芯板冲孔方法
US20080186045A1 (en) Test mark structure, substrate sheet laminate, multilayered circuit substrate, method for inspecting lamination matching precision of multilayered circuit substrate, and method for designing substrate sheet laminate
CN108650795B (zh) 封装基板的打码方法、加工方法及封装基板
CN114302579B (zh) 一种多层fpc层间偏位的检测方法及其应用
CN112601388A (zh) 一种内层芯板防叠错的pcb板及监控方法
CN111615265A (zh) 一种lcp多层板的盲孔加工方法
CN110996502A (zh) 电路板及其冲切方法、冲切偏位的判断方法、显示模组
JP2007317873A (ja) プリント配線基板の製造方法およびプリント配線基板の検査用パターンユニット
CN219437274U (zh) 一种压合顺序边缘标记结构
CN212413708U (zh) Pcb制程能力综合检测的治工具
KR102296548B1 (ko) 인쇄회로기판의 코어 오적용 검사 방법
CN117156692B (zh) 一种有效改善pcb整板平整度的压合方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant