CN117156692B - 一种有效改善pcb整板平整度的压合方法 - Google Patents
一种有效改善pcb整板平整度的压合方法 Download PDFInfo
- Publication number
- CN117156692B CN117156692B CN202311420855.5A CN202311420855A CN117156692B CN 117156692 B CN117156692 B CN 117156692B CN 202311420855 A CN202311420855 A CN 202311420855A CN 117156692 B CN117156692 B CN 117156692B
- Authority
- CN
- China
- Prior art keywords
- thickness
- layer
- copper
- pcb
- prepreg
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 18
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 85
- 238000003475 lamination Methods 0.000 claims abstract description 34
- 239000011889 copper foil Substances 0.000 claims abstract description 16
- 238000004458 analytical method Methods 0.000 claims abstract description 9
- 238000012544 monitoring process Methods 0.000 claims abstract description 8
- 238000003825 pressing Methods 0.000 claims abstract description 6
- 238000010030 laminating Methods 0.000 claims abstract description 5
- 229910052802 copper Inorganic materials 0.000 claims description 55
- 239000010949 copper Substances 0.000 claims description 55
- 238000005259 measurement Methods 0.000 claims description 7
- 238000000691 measurement method Methods 0.000 claims description 6
- 238000000608 laser ablation Methods 0.000 claims description 4
- 238000004364 calculation method Methods 0.000 claims description 3
- 238000000227 grinding Methods 0.000 claims description 3
- 229920002120 photoresistant polymer Polymers 0.000 claims 1
- 230000007547 defect Effects 0.000 abstract description 2
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 239000003292 glue Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 238000003466 welding Methods 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000000084 colloidal system Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000012797 qualification Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0005—Apparatus or processes for manufacturing printed circuits for designing circuits by computer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
本发明提供了一种有效改善PCB整板平整度的压合方法，包括在厚度偏薄的介电层层数处预先把小型半固化片贴在所述介电层层数处的空旷区域内，进行一次压合；若PCB整板板厚一次压合后实际厚度值超出所述PCB整板整体板厚理论值误差范围，则撕除最表面的铜箔，使用镭射激光烧蚀最表层半固化片，再重新在最外层放置半固化片和铜箔进行二次压合。本发明通过PCB整板二次压合的方法，避免了一次压合后平整度差的缺点，二次压合前根据数字化板厚监控系统，预先在介电层偏薄位置处贴半固化片，实时调整各介电层的厚度，并利用显微镜的切片分析，更精准地补偿数字化板厚监控系统未捕捉到的介电层偏薄位置，达到有效改善PCB整板平整度的目的。
Description
技术领域
本申请涉及一种PCB整板的压合领域，尤其涉及一种有效改善PCB整板平整度的压合方法。
背景技术
印刷电路板又称PCB，是在一片由金属片（一般是铜）和绝缘体压合而成的板子上，按照事先设计的电路布线图，利用特定的工艺将金属片刻蚀成所需要的电路布线，是电子工业的重要部件之一。几乎每种电子设备，小到电子手表、计算器，大到计算机、通信电子设备、军用武器系统，只要有集成电路等电子元件，为了使各个元件之间的电气互连，都要使用印制板。印制线路板由绝缘底板、连接导线和装配焊接电子元件的焊盘组成，具有导电线路和绝缘底板的双重作用。它可以代替复杂的布线，实现电路中各元件之间的电气连接，不仅简化了电子产品的装配、焊接工作，减少传统方式下的接线工作量，大大减轻工人的劳动强度；而且缩小了整机体积，降低产品成本，提高电子设备的质量和可靠性。印制线路板具有良好的产品一致性，它可以采用标准化设计，有利于在生产过程中实现机械化和自动化。同时，整块经过装配调试的印制线路板可以作为一个独立的备件，便于整机产品的互换与维修。目前，印制线路板已经极其广泛地应用在电子产品的生产制造中。一般地，印刷电路板分为单面板、双面板和多层板。
随着科技的飞速发展，各种电子产品应用广泛，要求体积小型化、纤薄化，因此对印制电路板PCB的工艺要求越来越高，且各种元器件及接口密度越来越高，PCB在生产过程中，要求高层数、高对位精度压合板已成为市场主流趋势。多层电路印刷板具有高电路密度和高信号传输速度，因此要求电路材料及胶结剂具有高度的尺寸稳定性。
针对这种高层数PCB每个叠层半固化片较多，故压合存在一定难度，既要确保无层偏、对位精度要求高，还要保证线路间填胶充分，压合平整度高。现有的PCB多层板压合多为一次压合，对PCB整板平整度的改善甚微，合格率较低，影响生产进度及周期，如图1，现有技术中的PCB多层板包括最表层的铜箔、半固化层、内层芯板等结构，其中内层芯板由两侧的内层芯板铜层和中间的介电层组成。因此如何提高PCB整板压合过程中的填胶问题，从而改善PCB板的压合平整度，提高多层PCB板的尺寸稳定性，是当下急需解决的热点问题。
发明内容
1.一种有效改善PCB整板平整度的压合方法，其特征在于，包括以下步骤：
1）依据数字化板厚监控系统，根据PCB整板中各内层芯板铜层的残铜率计算出与之相邻的半固化片形成的各介电层厚度值，并进一步计算得出PCB整板整体板厚理论值，根据所述各介电层厚度值获知PCB整板压合后厚度偏薄的介电层层数；
2）根据步骤1）计算得出的各介电层厚度值，在叠合半固化片之前，在所述厚度偏薄的介电层层数处预先把不同形状的小型半固化片贴在所述介电层层数处的空旷区域内，进行一次压合；
3）PCB整板一次压合完成后，使用板厚测量仪且采用多点测量法测量PCB整板板厚一次压合后实际厚度值，若PCB整板板厚一次压合后实际厚度值超出所述PCB整板整体板厚理论值误差范围，则撕除最表面的铜箔，使用镭射激光烧蚀最表层半固化片，激光烧蚀均匀后再重新在最外层放置半固化片和铜箔进行二次压合；
4）使用板厚测量仪且采用多点测量法测量PCB整板二次压合后板厚实际厚度值，并与所述PCB整板整体板厚理论值进行误差分析，判断是否符合平整度理论值，若符合则提示产品合格；若不符合，则重复步骤3）直至平整度符合要求。
进一步地，步骤1）中，各内层芯板铜层的残铜率=该内层芯板铜层图形面积/整板面积，其中铜层图形面积=铜面的多边形面积-孔的底面积+孔的内壁面积+铜面的多边形周长×铜厚，整板面积=整板长×整板宽。
进一步地，步骤1）中，最上层半固化片形成的介电层厚度=最上层半固化片形成的介电层100%残铜率压合厚度-与最上层半固化片相邻的最上层内层芯板铜层的厚度×（1-该处内层芯板铜层的残铜率），最下层半固化片形成的介电层厚度=最下层半固化片形成的介电层100%残铜率压合厚度-与最下层半固化片相邻的最下层内层芯板铜层的厚度×（1-该处内层芯板铜层的残铜率）；中间层半固化片形成的介电层厚度=中间层半固化片形成的介电层100%残铜率压合厚度-与该中间层半固化片上表面相邻的内层芯板铜层铜厚×（1-该处内层芯板残铜率）-与该中间层半固化片下表面相邻的内层芯板铜层铜厚×（1-该处内层芯板残铜率），通过以上计算公式推算中间层各半固化片形成的各介电层厚度。
进一步地，步骤1）中，PCB整板整体板厚理论值=内层芯板总厚度+各半固化片形成的介电层厚度总和+外层铜箔厚度×2，内层芯板由上下两层内层芯板铜层和中间的芯板层介电层组成，各半固化片形成的介电层厚度总和是PCB整板中所有半固化片压平后厚度总和。
进一步地，步骤2）中，所述厚度偏薄的介电层层数中某一位置介电层的厚度相比其它位置介电层的厚度减少50%以上定义为所述空旷区域，在所述空旷区域预先贴上半固化片。
进一步地，步骤3）中，PCB整板一次压合完成后，还对PCB整板进行切片分析，获取各半固化片形成的各介电层的实际厚度，针对步骤2）未评估到的介电层厚度偏薄位置，后续重新下料时对所述未评估到的介电层厚度偏薄位置预先贴半固化片。
进一步地，步骤3）中板厚测量仪采用激光测量。
进一步地，使用显微镜量取切片获得各介电层厚度数据。
进一步地，步骤3）中还使用机械研磨或等离子除胶PLASMA的方式。
进一步地，步骤4）中，PCB整板平整度理论值为≤50μm。
有益效果
本发明通过PCB整板二次压合的压合方法，避免了一次压合后平整度差的缺点，二次压合前根据数字化板厚监控系统，预先在介电层偏薄位置处贴半固化片，实时调整各介电层的厚度，并利用显微镜的切片分析，更精准地补偿数字化板厚监控系统未捕捉到的介电层偏薄位置，达到有效改善PCB整板平整度的目的。
附图说明
为了更清楚地说明本发明的实施例的技术方案，下面将对实施例的附图作简单地介绍。
下面描述中的附图仅仅涉及本发明的一些实施例，而非对本发明的限制。
在附图中：
图1：现有技术中PCB整板一次压合示意图。
图2：本发明PCB整板撕除上下两层铜箔后示意图。
图3：激光烧蚀PCB整板顶层和底层的半固化片示意图。
图4：PCB整板顶层和底层放置新的半固化片和铜箔压合的示意图。
图5：多点测量法选点示意图。
图6：PCB整板压合后切片示意图。
具体实施方式
为了使得本发明的技术方案的目的、方案和优点更加清楚，下文中将结合本发明的具体实施例的附图，对本发明实施例的技术方案进行清楚、完整的描述。除非另有说明，否则本文所使用的术语具有本领域通常的含义。附图中相同的附图标记代表相同的部件。
实施例一
参见图2-6，一种有效改善PCB整板平整度的压合方法，其特征在于，包括以下步骤：
1）依据数字化板厚监控系统，根据PCB整板中各内层芯板铜层的残铜率计算出与之相邻的半固化片形成的各介电层厚度值，并进一步计算得出PCB整板整体板厚理论值，根据所述各介电层厚度值获知PCB整板压合后厚度偏薄的介电层层数；
2）根据步骤1）计算得出的各介电层厚度值，在叠合半固化片之前，在所述厚度偏薄的介电层层数处预先把不同形状的小型半固化片贴在所述介电层层数处的空旷区域内，进行一次压合；
3）PCB整板一次压合完成后，使用板厚测量仪且采用多点测量法测量PCB整板板厚一次压合后实际厚度值，若PCB整板板厚一次压合后实际厚度值超出所述PCB整板整体板厚理论值误差范围，则撕除最表面的铜箔，使用镭射激光烧蚀最表层半固化片，激光烧蚀均匀后再重新在最外层放置半固化片和铜箔进行二次压合；
4）使用板厚测量仪且采用多点测量法测量PCB整板二次压合后板厚实际厚度值，并与所述PCB整板整体板厚理论值进行误差分析，判断是否符合平整度理论值，若符合则提示产品合格；若不符合，则重复步骤3）直至平整度符合要求。
本实施例中，步骤1）中，各介电层的厚度偏差范围控制在5%之内，如果介电层的厚度减薄5%以上，则确认该介电层为厚度偏薄的介电层位置。
本发明还包括另一实施例，若某一介电层的厚度增加5%以上，则确认该层介电层为厚度偏厚的介电层位置，则后续重新下料时将该层的半固化片替换为更薄尺寸的半固化片。
本实施例中，步骤1）中，各内层芯板铜层的残铜率=该内层芯板铜层图形面积/整板面积，其中铜层图形面积=铜面的多边形面积-孔的底面积+孔的内壁面积+铜面的多边形周长×铜厚，整板面积=整板长×整板宽。基于各内层芯板铜层的残铜率参数进行后续地各介电层厚度值、PCB整板整体板厚理论值。
本实施例中，步骤1）中，最上层半固化片形成的介电层厚度=最上层半固化片形成的介电层100%残铜率压合厚度-与最上层半固化片相邻的最上层内层芯板铜层的厚度×（1-该处内层芯板铜层的残铜率），最下层半固化片形成的介电层厚度=最下层半固化片形成的介电层100%残铜率压合厚度-与最下层半固化片相邻的最下层内层芯板铜层的厚度×（1-该处内层芯板铜层的残铜率）；中间层半固化片形成的介电层厚度=中间层半固化片形成的介电层100%残铜率压合厚度-与该中间层半固化片上表面相邻的内层芯板铜层铜厚×（1-该处内层芯板残铜率）-与该中间层半固化片下表面相邻的内层芯板铜层铜厚×（1-该处内层芯板残铜率），通过以上计算公式推算中间层各半固化片形成的各介电层厚度。
本实施例中，步骤1）中，PCB整板整体板厚理论值=内层芯板总厚度+各半固化片形成的介电层厚度总和+外层铜箔厚度×2，内层芯板由上下两层内层芯板铜厚层和中间的芯板层介电层组成，各半固化片形成的介电层厚度总和是PCB整板中所有半固化片压平后厚度总和。
本实施例中，步骤2）中，所述厚度偏薄的介电层层数中某一位置介电层的厚度相比其它位置介电层的厚度减少50%以上定义为所述空旷区域，在所述空旷区域预先贴上半固化片。
本实施中，参见图2、图3、图4，PCB整板一次压合完成后，使用板厚测量仪且采用多点测量法测量PCB整板板厚一次压合后实际厚度值，若PCB整板板厚一次压合后实际厚度值超出所述PCB整板整体板厚理论值误差范围，则撕除最表面的铜箔，使用镭射激光烧蚀最表层半固化片，激光烧蚀均匀后再重新在最外层放置半固化片和铜箔进行二次压合。
关于多点测量法，参见图5，针对长*宽（610*460mm）的PCB板，在一次压合后，有效图形区域为590*440mm，进行如下选点：等间隔选取162个点（长边18，短边9），根据所选择的162个点，在上述162点处分别测量PCB整板的实际板厚。上述长边、短边方向的选点个数并不是要基于长边、短边等比例选取，该种选点方式是基于多组对比例选择得出的，满足了测量精度且显著提高测量效率。
本实施实施例中，步骤3）中，PCB整板一次压合完成后，还对PCB整板进行切片分析，获取各半固化片形成的各介电层的实际厚度，参见图6。针对步骤2）未评估到的介电层厚度偏薄位置，后续重新下料时对所述未评估到的介电层厚度偏薄位置预先贴半固化片。利用显微镜的切片分析，更精准地补偿数字化板厚监控系统未捕捉到的介电层偏薄位置，达到有效改善PCB整板平整度的目的。
本实施实施例中，步骤3）中板厚测量仪采用激光测量。激光测量具有非接触、测量精确的有益优点。
本实施实施例中，使用显微镜量取切片获得各介电层厚度数据。
本实施实施例中，步骤3）中还使用机械研磨或等离子除胶PLASMA的方式。
本实施实施例中，步骤4）中，PCB整板平整度理论值为≤50μm。经测试平整度第一次压合后基本在75-100μm，平整度较差，而二次压合后平整度降到25-50μm，完全满足客户需求。
Claims (6)
1.一种有效改善PCB整板平整度的压合方法，其特征在于，包括以下步骤：
1）依据数字化板厚监控系统，根据PCB整板中各内层芯板铜层的残铜率计算出与之相邻的半固化片形成的各介电层厚度值，并进一步计算得出PCB整板整体板厚理论值，根据所述各介电层厚度值获知PCB整板压合后厚度偏薄的介电层层数；所述各内层芯板铜层的残铜率=该内层芯板铜层图形面积/整板面积，其中铜层图形面积=铜面的多边形面积-孔的底面积+孔的内壁面积+铜面的多边形周长×铜厚，整板面积=整板长×整板宽；
2）根据步骤1）计算得出的各介电层厚度值，在叠合半固化片之前，在所述厚度偏薄的介电层层数处预先把不同形状的小型半固化片贴在所述介电层层数处的空旷区域内，进行一次压合；
3）PCB整板一次压合完成后，使用板厚测量仪且采用多点测量法测量PCB整板板厚一次压合后的实际厚度值，若PCB整板板厚一次压合后实际厚度值超出所述PCB整板整体板厚理论值误差范围，则撕除最表面的铜箔，使用镭射激光烧蚀最表层半固化片，激光烧蚀均匀后再重新在最外层放置半固化片和铜箔进行二次压合；
4）使用板厚测量仪且采用多点测量法测量PCB整板二次压合后板厚实际厚度值，并与所述PCB整板整体板厚理论值进行误差分析，判断是否符合平整度理论值，若符合则提示产品合格；若不符合，则重复步骤3）直至平整度符合要求；
其中步骤3）中，PCB整板一次压合完成后，还对PCB整板进行切片分析，获取各半固化片形成的各介电层的实际厚度，针对步骤2）未评估到的介电层厚度偏薄位置，后续重新下料时对所述未评估到的介电层厚度偏薄位置预先贴半固化片；使用显微镜量取切片获得各介电层厚度数据。
2.根据权利要求1所述的一种有效改善PCB整板平整度的压合方法，其特征在于，步骤1）中，最上层半固化片形成的介电层厚度=最上层半固化片形成的介电层100%残铜率压合厚度-与最上层半固化片相邻的最上层内层芯板铜层的厚度×（1-该处内层芯板铜层的残铜率），最下层半固化片形成的介电层厚度=最下层半固化片形成的介电层100%残铜率压合厚度-与最下层半固化片相邻的最下层内层芯板铜层的厚度×（1-该处内层芯板铜层的残铜率）；中间层半固化片形成的介电层厚度=中间层半固化片形成的介电层100%残铜率压合厚度-与该中间层半固化片上表面相邻的内层芯板铜层铜厚×（1-该处内层芯板残铜率）-与该中间层半固化片下表面相邻的内层芯板铜层铜厚×（1-该处内层芯板残铜率），通过以上计算公式推算中间层各半固化片形成的各介电层厚度。
3.根据权利要求2所述的一种有效改善PCB整板平整度的压合方法，其特征在于，步骤1）中，PCB整板整体板厚理论值=内层芯板总厚度+各半固化片形成的介电层厚度总和+外层铜箔厚度×2，内层芯板由上下两层内层芯板铜层和中间的芯板层介电层组成，各半固化片形成的介电层厚度总和是PCB整板中所有半固化片压平后厚度总和。
4.根据权利要求1所述的一种有效改善PCB整板平整度的压合方法，其特征在于，步骤2）中，所述厚度偏薄的介电层层数中某一位置介电层的厚度相比其它位置介电层的厚度减少50%以上定义为所述空旷区域，在所述空旷区域预先贴上半固化片。
5.根据权利要求1所述的一种有效改善PCB整板平整度的压合方法，其特征在于，步骤3）中板厚测量仪采用激光测量。
6.根据权利要求1所述的一种有效改善PCB整板平整度的压合方法，其特征在于，步骤3）中还使用机械研磨或等离子除胶PLASMA的方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311420855.5A CN117156692B (zh) | 2023-10-30 | 2023-10-30 | 一种有效改善pcb整板平整度的压合方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311420855.5A CN117156692B (zh) | 2023-10-30 | 2023-10-30 | 一种有效改善pcb整板平整度的压合方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN117156692A CN117156692A (zh) | 2023-12-01 |
| CN117156692B true CN117156692B (zh) | 2023-12-26 |
Family
ID=88903015
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311420855.5A Active CN117156692B (zh) | 2023-10-30 | 2023-10-30 | 一种有效改善pcb整板平整度的压合方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117156692B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106455293A (zh) * | 2016-09-27 | 2017-02-22 | 惠州市金百泽电路科技有限公司 | 一种多层大尺寸高速背板的制作方法 |
| CN114025484A (zh) * | 2021-09-24 | 2022-02-08 | 安捷利美维电子(厦门)有限责任公司 | 具有跨芯板层凹槽的基板的制作方法 |
| CN114501823A (zh) * | 2022-04-15 | 2022-05-13 | 成都万创科技股份有限公司 | 一种pcb板叠层优化方法及pcb板 |
| CN116562201A (zh) * | 2023-07-11 | 2023-08-08 | 广州添利电子科技有限公司 | 一种多层pcb压合后整板厚度的计算方法 |
-
2023
- 2023-10-30 CN CN202311420855.5A patent/CN117156692B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106455293A (zh) * | 2016-09-27 | 2017-02-22 | 惠州市金百泽电路科技有限公司 | 一种多层大尺寸高速背板的制作方法 |
| CN114025484A (zh) * | 2021-09-24 | 2022-02-08 | 安捷利美维电子(厦门)有限责任公司 | 具有跨芯板层凹槽的基板的制作方法 |
| CN114501823A (zh) * | 2022-04-15 | 2022-05-13 | 成都万创科技股份有限公司 | 一种pcb板叠层优化方法及pcb板 |
| CN116562201A (zh) * | 2023-07-11 | 2023-08-08 | 广州添利电子科技有限公司 | 一种多层pcb压合后整板厚度的计算方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN117156692A (zh) | 2023-12-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN112888193B (zh) | 一种阶梯孔的制作方法 | |
| CN110708859A (zh) | 一种埋铜块及增强埋入式铜块结合力的制作方法 | |
| CN111405781A (zh) | 一种多层电路板定位压合方法 | |
| CN104394665A (zh) | 超薄印刷线路板的制作方法及超薄印刷线路板 | |
| CN113613415A (zh) | 一种印制电路板非金属化台阶槽加工工艺和印制电路板 | |
| CN109714907A (zh) | 一种用于5g通信的多层pcb的制作方法 | |
| JP2007214402A (ja) | 半導体素子及び半導体素子内蔵型プリント配線板 | |
| TW201438536A (zh) | 用於電路板絕緣保護層之開口方法 | |
| CN114615834A (zh) | 一种不对称叠构pcb板的设计方法及pcb板 | |
| CN110708873A (zh) | 一种实现埋入式铜块定位的制作方法 | |
| KR100440605B1 (ko) | 양면구조의 연성 인쇄회로기판의 제조 방법 | |
| CN117156692B (zh) | 一种有效改善pcb整板平整度的压合方法 | |
| CN114615830B (zh) | 一种改善埋铜块电路板压合溢胶的方法 | |
| CN111315141A (zh) | 一种厚板、厚铜板的防爆板制作方法及厚板、厚铜板 | |
| JP2014049509A (ja) | 配線基板の製造方法 | |
| JP5067048B2 (ja) | プリント配線板 | |
| CN105555040A (zh) | 一种可提高外层图形及钻孔位置精度的pcb的制作方法 | |
| CN116075054A (zh) | 一种任意层间介质厚度的检测线路设计方法 | |
| CN111542178B (zh) | 一种多层电路板的制作工艺和多层电路板 | |
| KR20010005137A (ko) | 다층 인쇄회로기판의 제조방법 | |
| CN110505750B (zh) | 一种pcb检测方法及pcb | |
| CN112689405A (zh) | 一种hdi电路板的生产工艺 | |
| JP2007207880A (ja) | 部品内蔵型プリント配線板の部品接続ビア形成システム及び部品内蔵型プリント配線板の製造方法 | |
| CN110740591A (zh) | 一种多层印制板的盲孔加工方法 | |
| JP5200575B2 (ja) | 回路基板、回路基板の検査方法および回路基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| PE01 | Entry into force of the registration of the contract for pledge of patent right | ||
| PE01 | Entry into force of the registration of the contract for pledge of patent right |
Denomination of invention: An Effective Pressing Method for Improving the Flatness of PCB Whole Board Granted publication date: 20231226 Pledgee: Nantong Branch of Bank of Nanjing Co.,Ltd. Pledgor: PI semiconductor (Nantong) Co.,Ltd. Registration number: Y2024980008357 |