CN111542178B - 一种多层电路板的制作工艺和多层电路板 - Google Patents
一种多层电路板的制作工艺和多层电路板 Download PDFInfo
- Publication number
- CN111542178B CN111542178B CN202010402841.0A CN202010402841A CN111542178B CN 111542178 B CN111542178 B CN 111542178B CN 202010402841 A CN202010402841 A CN 202010402841A CN 111542178 B CN111542178 B CN 111542178B
- Authority
- CN
- China
- Prior art keywords
- circuit board
- layer
- alignment target
- multilayer
- multilayer circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
本发明提供了一种多层电路板的制作工艺和多层电路板,其制作工艺包括:在至少两个电路板中两两之间叠加浸润层后,向所述浸润层的通孔处填充导电物质;所述电路板的对位靶点位置与所述通孔位置相对应;按照所述电路板和浸润层的叠加顺序,将所述对位靶点和所述通孔依次对齐后压合。本发明降低大量封装基板的生产难度,大大提升产品良率。
Description
技术领域
本发明涉及半导体技术领域,尤指一种多层电路板的制作工艺和多层电路板。
背景技术
封装基板是芯片封装的必备材质,通常将晶圆颗粒通过打金针或焊接的形式安装在封装基板上;封装基板也会应用在探针卡测试上,这里封装基板的主要作用是将探针卡的针与负载板连接起来。
常规多层电路板叠加制作的方法表面基层法,即选取一个芯板(俗称core层),然后依次增加build-up层(积层),如图6所示为常规封装多层电路板的制作流程,简介如下:
S1.芯板:钻孔和蚀刻。首先,将需要的芯板进行钻孔和蚀刻。如需要多个芯板,需要加工多个芯板,处理方式一样,均是钻孔和蚀刻。但执行下一步前需要将这几个处理好的芯板压合在一起,相邻的芯板之间材质为浸润层。
S2.超薄铜箔+半固化片:在处理完成的芯板上下各加一层浸润层和超薄铜箔,铜箔位于外层,铜箔和芯板之间是浸润层。
S3.压合:即层压,将铜箔和芯板压合在一起。
S4.镭射钻孔:即使用激光钻孔。
S5.除胶和沉铜:钻孔以后,孔周边存在残胶,所以需要先除胶;然后沉铜,主要目的是在超薄铜箔上形成一定厚度的铜,在孔壁上附着一层铜。
S6.图形干膜:在外表面贴上干膜。
S7.曝光和显影。
S8.电镀填孔,电镀将孔填满,等效塞孔。
S9.去膜。
S10.闪蚀:铜比较薄,快速蚀刻。
S11.重复以上制作过程,增加build-up层数量。
按照上述制作流程添加build-up层,但是由于一次只能增加一层(上下表面各增加一层),导致加工时间比较长。例如芯板制作时间为5天,一层build-up层制作时间为4天,则添加8层build-up层的生产时间则为37天(5+8*4),则添加14层build-up层的生产时间为59天(5+14*4)。另外,受限于设备的限制,常规基板的制作厚度是受限制的,除非升级改造设备,但这种做法成本也非常高。
发明内容
本发明的目的是提供一种多层电路板的制作工艺和多层电路板,实现降低大量封装基板的生产难度,大大提升产品良率。
本发明提供的技术方案如下:
本发明提供一种多层电路板的制作工艺,包括步骤:
在至少两个电路板中两两之间叠加浸润层后,向所述浸润层的通孔处填充导电物质;所述电路板的对位靶点位置与所述通孔位置相对应;
按照所述电路板和浸润层的叠加顺序,将所述对位靶点和所述通孔依次对齐后压合。
进一步的,所述按照所述电路板和浸润层的叠加顺序,将所述对位靶点和所述通孔依次对齐后压合之后包括步骤:
将对齐后压合得到的多层电路板进行开短路检测。
进一步的,所述在至少两个电路板中两两之间叠加浸润层之前包括步骤:
在各电路板连接面处开设若干个对位靶点。
进一步的,还包括步骤:
在各电路板的连接面处的预设位置处,去除部分导电层得到若干个对位靶点。
进一步的,其特征在于,还包括步骤:
在至少两个多层电路板中两两之间叠加浸润层后,向所述浸润层的通孔处填充导电物质。
本发明还提供一种多层电路板,其特征在于,包括:底层电路板、顶层电路板和浸润层;
所述底层电路板和顶层电路板分别包括设有对位靶点的连接面;
所述浸润层开设有通孔,所述通孔处填充有导电物质;
所述底层电路板、浸润层和顶层电路板分别通过所述连接面处的对位靶点与通孔处的导电物质依次从下至上叠加连接。
进一步的,所述底层电路板包括相对设置的第一面和第二面,所述第一面为连接面;
所述顶层电路板包括相对设置的第一面和第二面,所述第二面为连接面。
进一步的,还包括:若干个中间电路板;
所述中间电路板包括相对设置的第一面和第二面,所述第一面和第二面均为连接面;
所述底层电路板、中间电路板和顶层电路板两两之间叠加一浸润层,且分别通过所述连接面处的对位靶点与通孔处的导电物质依次从下至上叠加连接。
进一步的,所述底层电路板、顶层电路板和中间电路板的电路板类型均包括封装基板和/或印刷电路板。
进一步的,所述连接面处设有若干个对位靶点。
通过本发明提供的一种多层电路板的制作工艺和多层电路板,能够降低大量封装基板的生产难度,大大提升产品良率。
附图说明
下面将以明确易懂的方式,结合附图说明优选实施方式,对一种多层电路板的制作工艺和多层电路板的上述特性、技术特征、优点及其实现方式予以进一步说明。
图1是本发明一种多层电路板的制作工艺的一个实施例的流程图;
图2是本发明一种多层电路板的一个实施例的结构示意图;
图3是本发明一种多层电路板的另一个实施例的结构示意图;
图4是本发明一种多层电路板的另一个实施例的结构示意图;
图5是使用本发明多层电路板的制作工艺加工的切面示意图;
图6是现有技术中常规封装多层电路板的制作流程示意图。
具体实施方式
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对照附图说明本发明的具体实施方式。显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图,并获得其他的实施方式。
为使图面简洁,各图中只示意性地表示出了与本发明相关的部分,它们并不代表其作为产品的实际结构。另外,以使图面简洁便于理解,在有些图中具有相同结构或功能的部件,仅示意性地绘示了其中的一个,或仅标出了其中的一个。在本文中,“一个”不仅表示“仅此一个”,也可以表示“多于一个”的情形。
本发明的一个实施例,如图1所示,一种多层电路板的制作工艺,包括步骤:
S100在至少两个电路板中两两之间叠加浸润层后,向所述浸润层的通孔处填充导电物质;所述电路板的对位靶点位置与所述通孔位置相对应;
S200按照所述电路板和浸润层的叠加顺序,将所述对位靶点和所述通孔依次对齐后压合。
具体的,电路板包括底层电路板、顶层电路板和中间电路板,底层电路板、顶层电路板和中间电路板的电路板类型均包括封装基板和/或印刷电路板。下文为了便于描述,均将封装基板简称为基板。
底层电路板包括相对设置的第一面(顶面)和第二面(底面),若干个对位靶点贯穿第一面。顶层电路板包括相对设置的第一面和第二面,对位靶点贯穿第二面,中间电路板,底层电路板和顶层电路板相互之间的对位靶点的位置相对应,且对至少两个电路板中两两之间叠加的浸润层进行打孔得到若干个通孔,使得浸润层的通孔位置和与之连接的电路板连接面上对位靶点的位置对应。
第一种实施方式包括:在底层电路板的第一面处叠加第一浸润层,对第一浸润层进行打孔得到若干个通孔,使得第一浸润层的通孔与底层电路板第一面上对位靶点的位置对应。向第一浸润层的通孔处填充导电物质,将底层电路板的对位靶点、通孔和顶层电路板的对位靶点依次对齐后压合得到双层电路板。示例性的,如图2(a)所示,PCB1和PCB2之间叠加有第一浸润层,且PCB1连接面处的对位靶点与PCB2连接面处的对位靶点位置一致,PCB1连接面处的对位靶点与浸润层的通孔位置一致。其他类型的底板压合连接的方式参见图2(b)和图2(c),在此不再一一赘述。
第二种实施方式包括,在底层电路板的第一面处叠加第一浸润层,对第一浸润层进行打孔得到若干个通孔,使得第一浸润层的通孔与底层电路板第一面和第一中间电路板第二面的对位靶点的位置对应。向第一浸润层的通孔处填充导电物质,将底层电路板的对位靶点、第一浸润层的通孔、第一中间电路板的对位靶点依次对齐后压合。在第一中间电路板的第一面处叠加第二浸润层,对第二浸润层进行打孔得到若干个通孔,使得第二浸润层的通孔与第一中间电路板第一面和顶层电路板第二面的对位靶点的位置对应。向第二浸润层的通孔处填充导电物质,将第一中间电路板的对位靶点、第二浸润层的通孔和顶层电路板的对位靶点依次对齐后压合得到三层电路板。示例性的,如图3(a)所示,PCB1和PCB2之间叠加有第一浸润层,PCB1和电路板1之间叠加有第二浸润层,且PCB2连接面、PCB1连接面和电路板1处的对位靶点位置一致,第一浸润层和第二浸润层的通孔位置与PCB1的对位靶点位置一致。其他底板压合连接的方式参见图3(b)、图3(c)、图3(d)所示,在此不再一一赘述。上述半固化片构成所谓的浸润层,起到粘合电路板的作用,虽然也有一定的初始厚度,但是在压制过程中其厚度会发生一些变化,浸润层可包括一个或多个半固化片。
第三种实施方式包括:参照上述第一种实施方式和第二种实施方式分别得到不同层数的多层电路板后,将多个多层电路板参照上述方式叠加浸润层并打开对位压合,得到新的层数的多层电路板。示例性的,如图4所示,分别参照上述第一种实施方式得到第一双层电路板(例如由基板01+PCB1压合得到)和第二双层电路板(例如由基板02+PCB3压合得到),分别参照上述第二种实施方式分别进行得到第一三层电路板(例如由基板03+基板04+基板05压合得到)、第二三层电路板(例如由基板06+PCB3+基板07压合得到)和第三三层电路板(例如由基板08+PCB4+PCB5压合得到)。然后,再次利用上述方案将分布式获取的第一双层电路板、第二双层电路板、第一三层电路板、第二三层电路板和第三三层电路板之间两两之间叠加浸润层后,向浸润层的通孔处填充导电物质,然后按照第一双层电路板、第二双层电路板、第一三层电路板、第二三层电路板和第三三层电路板和浸润层的叠加顺序,将多层电路板的对位靶点和浸润层的通孔依次对齐后压合得到一个13层的多层电路板。特别的,假设第三三层电路板检测不合格,可以再生产新的第三三层电路板,现有技术则需要重新从第一层build-up层开始,重复1-10的步骤直至增加build-up层数量到13层为止。
本实施例中,由于分布式进行叠加,一旦任意一个多层电路板出现问题,可以丢弃,而不像现有技术那样,任意一个叠加环境出现问题或者质量不过关就需要整体丢弃重新生产,因此降低生产难度,提升产品良率的同时,更节约多层电路板的制作时间和制作成本,提升设计生产效率。
本发明的一个实施例,一种多层电路板的制作工艺,包括步骤:
S100在至少两个电路板中两两之间叠加浸润层后,向所述浸润层的通孔处填充导电物质;所述电路板的对位靶点位置与所述通孔位置相对应;
S200按照所述电路板和浸润层的叠加顺序,将所述对位靶点和所述通孔依次对齐后压合;
S300将对齐后压合得到的多层电路板进行开短路检测。
具体的,多层电路板设置有若干个测试点。电路板开短路测试装置包括机架、设置在机架上的检测组,检测组包括上治具和下治具,下治具包括下针盘与底座,上治具上设有可扣装在底座外的定位框以及设置在定位框内的上针盘,上针盘可配合下针盘进行检测PCB板开短路,下针盘和上针盘均设有若干探针,探针为金属导体,并且这些探针的位置与待检测电路板上测试点位置相对应,探针可插入电路板的测试点内。通过探针插入多层电路板的测试点内实现对PCB板的线路开路、短路、线宽/线距违规等自动检测。
优选的,电路板开短路测试装置还可包括设置在检测组两侧的输送组以及对应设置在输送组和检测组之间的送料组,输送组可升降地设置在机架上,送料组包括可往复滑动设置在机架上的搬运座、用于吸附PCB板的吸盘以及升降臂,升降臂安装在搬运座上,吸盘安装在升降臂的伸出端上,升降臂可带动吸盘在输送组和检测组之间进行搬运PCB板,可实现收自动化放料检测,工作效率高,其检测操作非常方便,而且检测效率快,检测准确度高。
本发明的一个实施例,一种多层电路板的制作工艺,包括步骤:
S010在各电路板连接面处开设若干个对位靶点;
S100在至少两个电路板中两两之间叠加浸润层后,向所述浸润层的通孔处填充导电物质;所述电路板的对位靶点位置与所述通孔位置相对应;
S200按照所述电路板和浸润层的叠加顺序,将所述对位靶点和所述通孔依次对齐后压合;
S300将对齐后压合得到的多层电路板进行开短路检测。
具体的,在各电路板连接面处开设若干个对位靶点,对位靶点可以是盲孔也可以是通孔,或者通孔和盲孔皆有。本发明通过对位靶点进行定位,能够有效的提高定位精度,在压合后能够有效保障多层电路板层与层之间电路的连接,保障电路的畅通,有效的防止了多层电路板层与层之间出现短路现象,保障了多层电路板的生产质量,有效的解决了定位不准确,容易导致多层电路板层与层之间的线路连接不畅从而导致断路现象的出现的问题。不仅能够减少工艺流程,节省空间,还能确保高的可靠性和优良的电气互连性能。在保证良好的电气互连效果和稳定性的同时,节约导电材料。
本发明的一个实施例,一种多层电路板的制作工艺,包括步骤:
S011在各电路板的连接面处的预设位置处,去除部分导电层得到若干个对位靶点;
S100在至少两个电路板中两两之间叠加浸润层后,向所述浸润层的通孔处填充导电物质;所述电路板的对位靶点位置与所述通孔位置相对应;
S200按照所述电路板和浸润层的叠加顺序,将所述对位靶点和所述通孔依次对齐后压合;
S300将对齐后压合得到的多层电路板进行开短路检测。
具体的,在各电路板的连接面处的预设位置(例如)确定对位靶点的位置及对位靶点的尺寸,并标记处对应的对位靶点区域,便于精确定位对位靶点的位置,可根据激光将对位靶点区域的部分导电层烧蚀掉得到对位靶点,或者根据酸性蚀刻液采用化学酸蚀法将对位靶点区域的部分导电层蚀刻掉得到对位靶点,或者采用机械钻孔去除对位靶点区域的部分导电层得到对位靶点。通过上述方式可以快速,准确地钻出对位靶点,可以保证后续对位良好,提高了多层电路板的生产良率。
本发明的一个实施例,一种多层电路板,包括:底层电路板、顶层电路板和浸润层;
所述底层电路板和顶层电路板分别包括设有对位靶点的连接面;
所述浸润层开设有通孔,所述通孔处填充有导电物质;
所述底层电路板、浸润层和顶层电路板分别通过所述连接面处的对位靶点与通孔处的导电物质依次从下至上叠加连接。
基于前述实施例,所述底层电路板包括相对设置的第一面和第二面,所述第一面为连接面;
所述顶层电路板包括相对设置的第一面和第二面,所述第二面为连接面。
基于前述实施例,还包括:若干个中间电路板;
所述中间电路板包括相对设置的第一面和第二面,所述第一面和第二面均为连接面;
所述底层电路板、中间电路板和顶层电路板两两之间叠加一浸润层,且分别通过所述连接面处的对位靶点与通孔处的导电物质依次从下至上叠加连接。
基于前述实施例,所述底层电路板、顶层电路板和中间电路板的电路板类型均包括电路板和/或印刷电路板。
基于前述实施例,所述连接面处设有若干个对位靶点。
具体的,电路板包括底层电路板、顶层电路板和中间电路板,底层电路板、顶层电路板和中间电路板的电路板类型均包括电路板和/或印刷电路板。
底层电路板包括相对设置的第一面(顶面)和第二面(底面),若干个对位靶点贯穿第一面。顶层电路板包括相对设置的第一面和第二面,对位靶点贯穿第二面,中间电路板,底层电路板和顶层电路板相互之间的对位靶点的位置相对应,且对至少两个电路板中两两之间叠加的浸润层进行打孔得到若干个通孔,使得浸润层的通孔位置和与之连接的电路板连接面上对位靶点的位置对应。
第一种实施方式包括:在底层电路板的第一面处叠加第一浸润层,对第一浸润层进行打孔得到若干个通孔,使得第一浸润层的通孔与底层电路板第一面上对位靶点的位置对应。向第一浸润层的通孔处填充导电物质,将底层电路板的对位靶点、通孔和顶层电路板的对位靶点依次对齐后压合得到多层电路板。示例性的,如图2(a)所示,PCB1和PCB2之间叠加有第一浸润层,且PCB1连接面处的对位靶点与PCB2连接面处的对位靶点位置一致,PCB1连接面处的对位靶点与浸润层的通孔位置一致。其他类型的底板压合连接的方式参见图2(b)和图2(c),在此不再一一赘述。
第二种实施方式包括,在底层电路板的第一面处叠加第一浸润层,对第一浸润层进行打孔得到若干个通孔,使得第一浸润层的通孔与底层电路板第一面和第一中间电路板第二面的对位靶点的位置对应。向第一浸润层的通孔处填充导电物质,将底层电路板的对位靶点、第一浸润层的通孔、第一中间电路板的对位靶点依次对齐后压合。在第一中间电路板的第一面处叠加第二浸润层,对第二浸润层进行打孔得到若干个通孔,使得第二浸润层的通孔与第一中间电路板第一面和顶层电路板第二面的对位靶点的位置对应。向第二浸润层的通孔处填充导电物质,将第一中间电路板的对位靶点、第二浸润层的通孔和顶层电路板的对位靶点依次对齐后压合得到多层电路板。示例性的,如图3(a)所示,PCB1和PCB2之间叠加有第一浸润层,PCB1和电路板1之间叠加有第二浸润层,且PCB2连接面、PCB1连接面和电路板1处的对位靶点位置一致,第一浸润层和第二浸润层的通孔位置与PCB1的对位靶点位置一致。其他底板压合连接的方式参见图3(b)、图3(c)、图3(d)所示,在此不再一一赘述。上述半固化片构成所谓的浸润层,起到粘合电路板的作用,虽然也有一定的初始厚度,但是在压制过程中其厚度会发生一些变化,浸润层可包括一个或多个半固化片。
第三种实施方式包括:
参照上述第一种实施方式和第二种实施方式分别得到不同层数的多层电路板后,将多个多层电路板参照上述方式叠加浸润层并打开对位压合,得到新的层数的多层电路板。示例性的,如图4所示,分别参照上述第一种实施方式得到第一双层电路板(例如由基板01+PCB1压合得到)和第二双层电路板(例如由基板02+PCB3压合得到),分别参照上述第二种实施方式分别进行得到第一三层电路板(例如由基板03+基板04+基板05压合得到)、第二三层电路板(例如由基板06+PCB3+基板07压合得到)和第三三层电路板(例如由基板08+PCB4+PCB5压合得到)。然后,再次利用上述方案将分布式获取的第一双层电路板、第二双层电路板、第一三层电路板、第二三层电路板和第三三层电路板之间两两之间叠加浸润层后,向浸润层的通孔处填充导电物质,然后按照第一双层电路板、第二双层电路板、第一三层电路板、第二三层电路板和第三三层电路板和浸润层的叠加顺序,将多层电路板的对位靶点和浸润层的通孔依次对齐后压合得到一个13层的多层电路板。特别的,假设第三三层电路板检测不合格,可以再生产新的第三三层电路板,现有技术则需要重新从第一层build-up层开始,重复1-10的步骤直至增加build-up层数量到13层为止。
,切面效果图参见图5所示。
本实施例中,由于分布式进行叠加,一旦任意一个多层电路板出现问题,可以丢弃,而不像现有技术那样,任意一个叠加环境出现问题或者质量不过关就需要整体丢弃重新生产,因此降低生产难度,提升产品良率的同时,更节约多层电路板的制作时间和制作成本,提升设计生产效率。
具体的,在各电路板连接面处开设若干个对位靶点,对位靶点可以是盲孔也可以是通孔,或者通孔和盲孔皆有。本发明通过对位靶点进行定位,能够有效的提高定位精度,在压合后能够有效保障多层电路板层与层之间电路的连接,保障电路的畅通,有效的防止了多层电路板层与层之间出现短路现象,保障了多层电路板的生产质量,有效的解决了定位不准确,容易导致多层电路板层与层之间的线路连接不畅从而导致断路现象的出现的问题。不仅能够减少工艺流程,节省空间,还能确保高的可靠性和优良的电气互连性能。在保证良好的电气互连效果和稳定性的同时,节约导电材料。
具体的,在各电路板的连接面处的预设位置(例如)确定对位靶点的位置及对位靶点的尺寸,并标记处对应的对位靶点区域,便于精确定位对位靶点的位置,可根据激光将对位靶点区域的部分导电层烧蚀掉得到对位靶点,或者根据酸性蚀刻液采用化学酸蚀法将对位靶点区域的部分导电层蚀刻掉得到对位靶点,或者采用机械钻孔去除对位靶点区域的部分导电层得到对位靶点。通过上述方式可以快速,准确地钻出对位靶点,可以保证后续对位良好,提高了多层电路板的生产良率。
通过孔桥接技术即主要是将两个孔或者焊盘连接在一起,用于实现多块印刷电路板或者基板互连,或印刷电路板和多块基板互连。将该技术应用在电路板互连以后,可以实现多层电路板的快速生产和增加多层电路板厚度,但不明显增加成本。按照正常生产工艺制作两块电路板(包括基板或者PCB),使用孔桥接技术,将两块电路板压合,完成电气连接孔桥接技术的简介如下,示例性的,如图2(a)所示,
1.需要连接的两块印刷电路板(即PCB)的连接面的孔位必须一致,或需要连接的对位靶点位置必须一致。
2.在其中一块需要连接的印刷电路板(例如PCB1)的连接面上叠一张半固化片,然后根据PCB1在需要连接的位置打孔将半固化片打穿得到通孔,使得PCB1上需要连接的孔盘露出。
3.在打的通孔内填上导电树脂。
4.将另一块印刷电路板(例如PCB2)进行对位,将其需要连接的孔对齐,即将PCB1和PCB2的对位靶点与半固化片的通孔对齐。
5.压合,对位完成后压合,使得需要对齐的孔经过导电树脂连接。
6.压合完成以后,完成开短路性能量测,确保连接可靠性。
应当说明的是,上述实施例均可根据需要自由组合。以上所述仅是本发明的优选实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也应视为本发明的保护范围。
Claims (9)
1.一种多层电路板的制作工艺,其特征在于,包括步骤:
在至少两个电路板中两两之间叠加浸润层后,向所述浸润层的通孔处填充导电物质;所述电路板的对位靶点位置与所述通孔位置相对应;
按照所述电路板和浸润层的叠加顺序,将所述对位靶点和所述通孔依次对齐后压合;
通过电路板开短路测试装置将对齐后压合得到的多层电路板进行开短路检测;所述多层电路板设置有若干个测试点;
所述电路板开短路测试装置包括机架、设置在机架上的检测组,检测组包括上治具和下治具,下治具包括下针盘与底座,上治具上设有可扣装在底座外的定位框以及设置在定位框内的上针盘,上针盘可配合下针盘进行检测开短路;
其中,下针盘和上针盘均设有若干探针,探针为金属导体,并且这些探针的位置与待检测的电路板上测试点位置相对应,通过所述探针插入多层电路板的测试点内,实现对PCB板的线路开路、短路的自动检测。
2.根据权利要求1所述的多层电路板的制作工艺,其特征在于,所述在至少两个电路板中两两之间叠加浸润层之前包括步骤:
在各电路板连接面处开设若干个对位靶点。
3.根据权利要求1所述的多层电路板的制作工艺,其特征在于,还包括步骤:
在各电路板的连接面处的预设位置处,去除部分导电层得到若干个对位靶点。
4.根据权利要求1-3任一项所述的多层电路板的制作工艺,其特征在于,还包括步骤:
在至少两个多层电路板中两两之间叠加浸润层后,向所述浸润层的通孔处填充导电物质。
5.一种多层电路板,其特征在于,包括:底层电路板、顶层电路板和浸润层;
所述底层电路板和顶层电路板分别包括设有对位靶点的连接面;
所述浸润层开设有通孔,所述通孔处填充有导电物质;
所述底层电路板、浸润层和顶层电路板,分别通过所述连接面处的对位靶点与通孔处的导电物质对齐后依次从下至上叠加连接;
所述多层电路板设置有若干个用于进行开短路检测的测试点;所述测试点位置与用于对所述多层电路板进行开短路检测的电路板开短路测试装置的探针的位置相对应;
其中,所述电路板开短路测试装置包括机架、设置在机架上的检测组,检测组包括上治具和下治具,下治具包括下针盘与底座,上治具上设有可扣装在底座外的定位框以及设置在定位框内的上针盘,上针盘可配合下针盘进行检测开短路;
其中,下针盘和上针盘均设有若干探针,探针为金属导体,通过所述探针插入多层电路板的测试点内,实现对PCB板的线路开路、短路的自动检测。
6.根据权利要求5所述的多层电路板,其特征在于:
所述底层电路板包括相对设置的第一面和第二面,所述第一面为连接面;
所述顶层电路板包括相对设置的第一面和第二面,所述第二面为连接面。
7.根据权利要求5所述的多层电路板,其特征在于,还包括:若干个中间电路板;
所述中间电路板包括相对设置的第一面和第二面,所述第一面和第二面均为连接面;
所述底层电路板、中间电路板和顶层电路板两两之间叠加一浸润层,且分别通过所述连接面处的对位靶点与通孔处的导电物质对齐后依次从下至上叠加连接。
8.根据权利要求7所述的多层电路板,其特征在于,所述底层电路板、顶层电路板和中间电路板的电路板类型均包括封装基板和/或印刷电路板。
9.根据权利要求5-8任一项所述的多层电路板,其特征在于:
所述连接面处设有若干个对位靶点。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010402841.0A CN111542178B (zh) | 2020-05-13 | 2020-05-13 | 一种多层电路板的制作工艺和多层电路板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010402841.0A CN111542178B (zh) | 2020-05-13 | 2020-05-13 | 一种多层电路板的制作工艺和多层电路板 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111542178A CN111542178A (zh) | 2020-08-14 |
CN111542178B true CN111542178B (zh) | 2021-07-16 |
Family
ID=71977801
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010402841.0A Active CN111542178B (zh) | 2020-05-13 | 2020-05-13 | 一种多层电路板的制作工艺和多层电路板 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111542178B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112312683A (zh) * | 2020-09-22 | 2021-02-02 | 胜宏科技(惠州)股份有限公司 | 一种高阶hdi板层对位方法及电路板 |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1535106A (zh) * | 2003-04-02 | 2004-10-06 | ���ǵ�����ʽ���� | 多层印刷电路板的制造方法 |
CN1722939A (zh) * | 2004-07-14 | 2006-01-18 | 燿华电子股份有限公司 | 模块化电路板制造方法 |
CN101848606A (zh) * | 2010-04-21 | 2010-09-29 | 华为技术有限公司 | 印制电路板制作方法及印制电路板 |
CN102281703A (zh) * | 2010-06-09 | 2011-12-14 | 富士通株式会社 | 层叠电路基板以及基板制造方法 |
CN103037636A (zh) * | 2011-09-30 | 2013-04-10 | 富葵精密组件(深圳)有限公司 | 多层电路板及多层电路板的制作方法 |
CN103037637A (zh) * | 2011-09-30 | 2013-04-10 | 富葵精密组件(深圳)有限公司 | 多层电路板及多层电路板的制作方法 |
CN103379751A (zh) * | 2012-04-27 | 2013-10-30 | 北大方正集团有限公司 | 组合印制电路板的制造方法、印制电路板及其制造方法 |
CN103517584A (zh) * | 2012-06-27 | 2014-01-15 | 富葵精密组件(深圳)有限公司 | 多层电路板的制作方法 |
CN109922612A (zh) * | 2019-03-22 | 2019-06-21 | 深圳明阳电路科技股份有限公司 | 一种hdi板制作方法和hdi板 |
CN110418500A (zh) * | 2018-04-26 | 2019-11-05 | 大德电子株式会社 | 印刷电路板制造方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6187652B1 (en) * | 1998-09-14 | 2001-02-13 | Fujitsu Limited | Method of fabrication of multiple-layer high density substrate |
JP4792673B2 (ja) * | 2001-07-27 | 2011-10-12 | 凸版印刷株式会社 | 高密度多層ビルドアップ配線板の製造方法 |
JP4274855B2 (ja) * | 2003-06-10 | 2009-06-10 | パナソニック株式会社 | プリント基板の製造方法 |
CN101472404B (zh) * | 2007-12-25 | 2011-12-07 | 富葵精密组件(深圳)有限公司 | 多层电路板及其制作方法 |
JP5407470B2 (ja) * | 2009-03-25 | 2014-02-05 | 凸版印刷株式会社 | 多層回路基板の製造方法 |
CN103250474A (zh) * | 2010-12-06 | 2013-08-14 | 松下电器产业株式会社 | 多层布线基板以及多层布线基板的制造方法 |
CN106604577A (zh) * | 2017-01-03 | 2017-04-26 | 江苏博敏电子有限公司 | 一种能够实现精确对位的hdi电路板制作工艺 |
-
2020
- 2020-05-13 CN CN202010402841.0A patent/CN111542178B/zh active Active
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1535106A (zh) * | 2003-04-02 | 2004-10-06 | ���ǵ�����ʽ���� | 多层印刷电路板的制造方法 |
CN1722939A (zh) * | 2004-07-14 | 2006-01-18 | 燿华电子股份有限公司 | 模块化电路板制造方法 |
CN101848606A (zh) * | 2010-04-21 | 2010-09-29 | 华为技术有限公司 | 印制电路板制作方法及印制电路板 |
CN102281703A (zh) * | 2010-06-09 | 2011-12-14 | 富士通株式会社 | 层叠电路基板以及基板制造方法 |
CN103037636A (zh) * | 2011-09-30 | 2013-04-10 | 富葵精密组件(深圳)有限公司 | 多层电路板及多层电路板的制作方法 |
CN103037637A (zh) * | 2011-09-30 | 2013-04-10 | 富葵精密组件(深圳)有限公司 | 多层电路板及多层电路板的制作方法 |
CN103379751A (zh) * | 2012-04-27 | 2013-10-30 | 北大方正集团有限公司 | 组合印制电路板的制造方法、印制电路板及其制造方法 |
CN103517584A (zh) * | 2012-06-27 | 2014-01-15 | 富葵精密组件(深圳)有限公司 | 多层电路板的制作方法 |
CN110418500A (zh) * | 2018-04-26 | 2019-11-05 | 大德电子株式会社 | 印刷电路板制造方法 |
CN109922612A (zh) * | 2019-03-22 | 2019-06-21 | 深圳明阳电路科技股份有限公司 | 一种hdi板制作方法和hdi板 |
Also Published As
Publication number | Publication date |
---|---|
CN111542178A (zh) | 2020-08-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI466607B (zh) | 具有內埋元件的電路板及其製作方法 | |
EP0460822B1 (en) | Integrated circuit packaging using flexible substrate | |
CN109618509B (zh) | 一种pcb的制造方法 | |
CN101662895A (zh) | 多层电路板、该电路板的制作方法及其对准度的检测方法 | |
TW201410097A (zh) | 柔性多層電路板及其製作方法 | |
CN110708859A (zh) | 一种埋铜块及增强埋入式铜块结合力的制作方法 | |
CN102892257A (zh) | 印制电路板局部埋入pcb子板的方法 | |
US9793218B2 (en) | Method for manufacturing device embedded substrate, and device embedded substrate | |
CN110602900A (zh) | 一种多层多阶hdi板制作方法及装置 | |
JP2000101248A (ja) | 多数個取り多層プリント配線板 | |
CN111542178B (zh) | 一种多层电路板的制作工艺和多层电路板 | |
TWI777958B (zh) | 多層線路板的製造方法 | |
JP6099902B2 (ja) | 配線基板の製造方法 | |
CN105555040B (zh) | 一种可提高外层图形及钻孔位置精度的pcb的制作方法 | |
US5528826A (en) | Method of constructing high yield, fine line, multilayer printed wiring board panel | |
TWI618462B (zh) | 以介電質直接貼件之內埋電子元件電路板製造方法 | |
CN116075054A (zh) | 一种任意层间介质厚度的检测线路设计方法 | |
US20180156841A1 (en) | Structure and Method of Making Circuitized Substrate Assembly | |
KR100734244B1 (ko) | 다층 인쇄회로기판 및 그 제조방법 | |
CN113325295B (zh) | 平面埋容基板微短路的可靠性测试方法 | |
KR20120137300A (ko) | 다층 배선기판의 제조방법과 다층 배선기판 | |
TWI851002B (zh) | 用於半導體測試之電路板及其製造方法 | |
US20220361329A1 (en) | Method for Forming Flipped-Conductor-Patch | |
KR100601472B1 (ko) | 병렬적 다층 인쇄회로기판 및 그 제조방법 | |
JP2002198661A (ja) | 多層プリント配線板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
PE01 | Entry into force of the registration of the contract for pledge of patent right | ||
PE01 | Entry into force of the registration of the contract for pledge of patent right |
Denomination of invention: A Manufacturing Process and Multilayer Circuit Board Effective date of registration: 20230512 Granted publication date: 20210716 Pledgee: New Area Branch of Shanghai pilot free trade zone of Bank of Communications Co.,Ltd. Pledgor: SHANGHAI ZENFOCUS SEMI-TECH Co.,Ltd. Registration number: Y2023980040489 |