CN106604577A - 一种能够实现精确对位的hdi电路板制作工艺 - Google Patents

一种能够实现精确对位的hdi电路板制作工艺 Download PDF

Info

Publication number
CN106604577A
CN106604577A CN201710001971.1A CN201710001971A CN106604577A CN 106604577 A CN106604577 A CN 106604577A CN 201710001971 A CN201710001971 A CN 201710001971A CN 106604577 A CN106604577 A CN 106604577A
Authority
CN
China
Prior art keywords
circuit board
making
holes
layer circuit
copper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710001971.1A
Other languages
English (en)
Inventor
黄继茂
周先文
王庆军
傅廷昌
张艳梅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JIANGSU BOMIN ELECTRONICS Co Ltd
Original Assignee
JIANGSU BOMIN ELECTRONICS Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by JIANGSU BOMIN ELECTRONICS Co Ltd filed Critical JIANGSU BOMIN ELECTRONICS Co Ltd
Priority to CN201710001971.1A priority Critical patent/CN106604577A/zh
Publication of CN106604577A publication Critical patent/CN106604577A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4679—Aligning added circuit layers or via connections relative to previous circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09918—Optically detected marks used for aligning tool relative to the PCB, e.g. for mounting of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16—Inspection; Monitoring; Aligning
    • H05K2203/166—Alignment or registration; Control of registration

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Laser Beam Processing (AREA)

Abstract

本发明公开了一种能够实现精确对位的HDI电路板制作工艺，其包括如下步骤：开料：选择基板进行开料；内层线路制作：对基板进行线路制作，得到内层线路板；压合：内层线路板上下两面叠合半固化片和铜箔，得到多层线路板；打靶：在多层线路板上镭射若干CCD对位靶孔；制作板内孔：在多层线路板上镭射若干板内孔；电镀填铜：对多层线路板进行电镀以完成板内孔填铜；表面图形制作：基于CCD对位靶孔，在多层线路板的表面完成图形制作，其中：CCD对位靶孔及板内孔均为盲孔，CCD对位靶孔的孔径及深度均大于板内孔的孔径及深度。本发明能够有效保证在电镀填铜过程中，CCD对位靶孔不会被填平，进而保持了其对位标识功能，最终提升了后续的表面图形制作工艺的图形制作精度。

Description

一种能够实现精确对位的HDI电路板制作工艺
技术领域
本发明涉及线路板制作领域，具体涉及一种能够实现精确对位的HDI电路板制作工艺。
背景技术
HDI线路板的工艺流程包括：开料--->内层线路制作--->压合--->制作CCD对位靶孔--->制作板内孔--->电镀填铜--->表面图形制作。
现有技术中，镭射打靶及镭射板内孔步骤中所采用的镭射参数相同，因此形成的镭射打靶形成的CCD对位盲孔的规格(孔径及深度)与镭射板内孔形成的板内孔的规格(孔径及深度)也基本一致。后续电镀填铜过程中，如果控制不当，板内孔被填平的同时，CCD对位盲孔也被容易被填平，从而最终失去了其对位标识功能，影响了后续的表面图形制作的工艺精度。因此，有必要对现有的HDI线路板的工艺流程进行改进，以保持CCD对位盲孔的对位功能。
发明内容
本发明针对上述问题，提供了一种能够实现精确对位的HDI电路板制作工艺，其具体技术方案如下：
一种能够实现精确对位的HDI电路板制作工艺，其包括如下步骤：
开料：选择上下表面覆有铜层的基板进行开料；
内层线路制作：对开料后的基板进行内层线路制作，得到内层线路板，并对内层线路板进行品质检验；
压合：内层线路板上下两面交替叠合若干层半固化片和铜箔，然后进行层压，得到多层线路板；
制作CCD对位靶孔：使用激光镭射打靶机在多层线路板的至少一个表面的第一预定区域处钻出若干相同规格的CCD对位靶孔；
制作板内孔：使用激光镭射打靶机在多层线路板的所述至少一个表面的第二预定区域钻出若干相同规格板内孔；
电镀填铜：对所述多层线路板的所述至少一个表面进行电镀以完成板内孔填铜；
表面图形制作：基于所述CCD对位靶孔，使用带有CCD对位系统的曝光机在所述多层线路板的所述至少一个表面上完成表面图形制作；其中：
所述CCD对位靶孔为具有第一预定孔径及第一预定深度的盲孔，所述板内孔为具有第二预定孔径及第二预定深度的盲孔，所述第一预定孔径大于所述第二预定孔径，所述第一预定深度大于所述第二预定深度。
进一步的，所述第一预定深度是所述第二预定深度的两倍。
进一步的，所述第一预定区域为所述多层线路板的外围区域，所述第二预定区域为所述多层线路板的中央区域。
进一步的，所述制作CCD对位靶孔步骤与所述制作板内孔步骤之间还包括如下步骤：捞边：使用捞边机将多层线路板的外框捞整齐；棕化：对多层线路板的表面进行棕化处理，使得铜箔表面形成棕化膜。
与现有技术相比，本发明通过调整镭射参数，使得CCD对位靶孔的孔径、深度大于板内孔的孔径及深度，从而能够保证在电镀填铜过程中，CCD对位靶孔不会被填平，进而保持了其对位标识功能，最终提升了后续的表面图形制作工艺的图形制作精度。
附图说明
图1为一具体实施例中本发明的工艺流程图；
图2为一具体实施例中完成电镀填铜后的效果图。
具体实施方式
为使本发明的上述目的、特征和优点、能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。
如图1所示，在一个具体实施例中，本发明的提供的能够实现精确对位的HDI电路板制作工艺包括如下步骤：
(1)、开料：选择上下表面覆有铜层的基板进行开料。
(2)、内层线路制作：对开料后的基板进行内层线路制作，得到内层线路板，并对线路板进行品质检验(AOI)。
(3)、压合：线路板上下两面分别交替叠合半固化片和铜箔，然后进行层压，得到多层线路板。
(4)、制作CCD对位靶孔：调整激光镭射打靶机的镭射参数，在多层线路板的其中一个表面上(记为第一表面)的外围区域镭射出若干相同规格的CCD对位靶孔，所述CCD对位靶孔为孔径为100μm，深度为800μm。
(5)、捞边：使用捞边机将多层线路板的外框捞整齐。
(6)、棕化：对多层线路板表面进行棕化处理，使得铜箔表面形成棕化膜。
(7)、制作板内孔：调整激光镭射打靶机的镭射参数，在多层线路板的第一表面的中央区域镭射出若干相同规格的板内孔，所述板内孔的孔径为75微米，深度为400μm。
(8)、电镀填铜：对多层线路板的第一表面进行电镀，使得所述板内孔的内腔内填满导电铜。
由于，CCD对位靶孔的孔径及深度均大于板内孔的孔径及深度，即CCD对位靶孔的内腔的容积大于板内孔的内腔容积。因此，如图2所示，当所述板内孔2被导电铜完全填充(填平)后，所述CCD对位靶孔2只被导电铜部分填充。
(9)、表面图形制作：基于所述CCD对位靶孔，使用带有CCD对位系统的曝光机在多层线路板的第一表面上完成表面图形制作，获得HDI线路板成品。
在其他的一些实施例中，也可以根据实施需要在多层线路板的两个表面上均制作CCD对位靶孔和板内孔，则后续的电镀填铜及表面图形制作也相应地在多层线路板的两个表面上进行。
可见，与现有技术相比，本发明通过设置不同的镭射参数，使得CCD对位靶孔的孔径及深度大于板内孔的孔径及深度，从而能够保证在电镀填铜过程中，CCD对位靶孔不会被完全填平，进而保持了其对位标识功能，最终保证了后续的表面图形制作工艺的图形制作精度。
上文对本发明进行了足够详细的具有一定特殊性的描述。所属领域内的普通技术人员应该理解，实施例中的描述仅仅是示例性的，在不偏离本发明的真实精神和范围的前提下做出所有改变都应该属于本发明的保护范围。本发明所要求保护的范围是由所述的权利要求书进行限定的，而不是由实施例中的上述描述来限定的。

Claims (4)

1.一种能够实现精确对位的HDI电路板制作工艺，其包括如下步骤：
开料：选择上下表面覆有铜层的基板进行开料；
内层线路制作：对开料后的基板进行内层线路制作，得到内层线路板，并对内层线路板进行品质检验；
压合：内层线路板上下两面交替叠合若干层半固化片和铜箔，然后进行层压，得到多层线路板；
制作CCD对位靶孔：使用激光镭射打靶机在多层线路板的至少一个表面的第一预定区域处钻出若干相同规格的CCD对位靶孔；
制作板内孔：使用激光镭射打靶机在多层线路板的所述至少一个表面的第二预定区域钻出若干相同规格板内孔；
电镀填铜：对所述多层线路板的所述至少一个表面进行电镀以完成板内孔填铜；
表面图形制作：基于所述CCD对位靶孔，使用带有CCD对位系统的曝光机在所述多层线路板的所述至少一个表面上完成表面图形制作；
其特征在于：
所述CCD对位靶孔为具有第一预定孔径及第一预定深度的盲孔，所述板内孔为具有第二预定孔径及第二预定深度的盲孔，所述第一预定孔径大于所述第二预定孔径，所述第一预定深度大于所述第二预定深度。
2.如权利要求1所述的HDI电路板制作工艺，其特征在于：所述第一预定深度是所述第二预定深度的两倍。
3.如权利要求1所述的HDI电路板制作工艺，其特征在于：所述第一预定区域为所述多层线路板的外围区域，所述第二预定区域为所述多层线路板的中央区域。
4.如权利要求1所述的HDI电路板制作工艺，其特征在于：所述制作CCD对位靶孔步骤与所述制作板内孔步骤之间还包括如下步骤：
捞边：使用捞边机将多层线路板的外框捞整齐；
棕化：对多层线路板的表面进行棕化处理，使得铜箔表面形成棕化膜。
CN201710001971.1A 2017-01-03 2017-01-03 一种能够实现精确对位的hdi电路板制作工艺 Pending CN106604577A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710001971.1A CN106604577A (zh) 2017-01-03 2017-01-03 一种能够实现精确对位的hdi电路板制作工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710001971.1A CN106604577A (zh) 2017-01-03 2017-01-03 一种能够实现精确对位的hdi电路板制作工艺

Publications (1)

Publication Number Publication Date
CN106604577A true CN106604577A (zh) 2017-04-26

Family

ID=58582507

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710001971.1A Pending CN106604577A (zh) 2017-01-03 2017-01-03 一种能够实现精确对位的hdi电路板制作工艺

Country Status (1)

Country Link
CN (1) CN106604577A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111542178A (zh) * 2020-05-13 2020-08-14 上海泽丰半导体科技有限公司 一种多层电路板的制作工艺和多层电路板
CN113985252A (zh) * 2021-10-28 2022-01-28 江苏博敏电子有限公司 一种灯板治具分区域测试方法
CN114340225A (zh) * 2021-12-23 2022-04-12 江苏普诺威电子股份有限公司 适用于镭射盲孔的多层封装基板对准方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101917821A (zh) * 2010-08-06 2010-12-15 深圳崇达多层线路板有限公司 高密度线路板对位孔及制作方法
CN105530767A (zh) * 2016-01-26 2016-04-27 江苏博敏电子有限公司 一种hdi板精简制作流程
CN105578734A (zh) * 2016-03-10 2016-05-11 广州美维电子有限公司 一种电路板外层对位结构和生成方法
CN106211637A (zh) * 2016-07-21 2016-12-07 江苏博敏电子有限公司 一种hdi电路板的制作方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101917821A (zh) * 2010-08-06 2010-12-15 深圳崇达多层线路板有限公司 高密度线路板对位孔及制作方法
CN105530767A (zh) * 2016-01-26 2016-04-27 江苏博敏电子有限公司 一种hdi板精简制作流程
CN105578734A (zh) * 2016-03-10 2016-05-11 广州美维电子有限公司 一种电路板外层对位结构和生成方法
CN106211637A (zh) * 2016-07-21 2016-12-07 江苏博敏电子有限公司 一种hdi电路板的制作方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111542178A (zh) * 2020-05-13 2020-08-14 上海泽丰半导体科技有限公司 一种多层电路板的制作工艺和多层电路板
CN113985252A (zh) * 2021-10-28 2022-01-28 江苏博敏电子有限公司 一种灯板治具分区域测试方法
CN113985252B (zh) * 2021-10-28 2022-07-15 江苏博敏电子有限公司 一种灯板治具分区域测试方法
CN114340225A (zh) * 2021-12-23 2022-04-12 江苏普诺威电子股份有限公司 适用于镭射盲孔的多层封装基板对准方法
CN114340225B (zh) * 2021-12-23 2024-02-23 江苏普诺威电子股份有限公司 适用于镭射盲孔的多层封装基板对准方法

Similar Documents

Publication Publication Date Title
CN104244616B (zh) 一种无芯板薄型基板的制作方法
KR100990546B1 (ko) 비아 단부에 매립된 도금패턴을 갖는 인쇄회로기판 및 이의제조방법
CN106211638B (zh) 一种超薄多层印制电路板的加工方法
CN105263274A (zh) 一种高密度互连板的制作方法
CN106604577A (zh) 一种能够实现精确对位的hdi电路板制作工艺
CN104349587A (zh) 一种印制电路板及其盘中孔的制作方法、以及印制电路板
CN104427762B (zh) 埋阻印制板及其制作方法
CN106211640A (zh) 高密度互连板的制作方法
CN109068491B (zh) 一种铝基板加工工艺
CN106304696B (zh) 具多层交叉盲槽的印制线路板及其制备方法
KR102488164B1 (ko) 프로파일된 도전성 층을 갖는 인쇄 회로 기판 및 그 제조 방법
CN105744718A (zh) 散热pcb及其加工方法
CN105848428A (zh) 一种在pcb上制作金属化盲孔的方法
CN104378931A (zh) 一种pcb中金属化沉孔的制作方法
CN105530767A (zh) 一种hdi板精简制作流程
CN107172800B (zh) 一种用于天线射频传输的pcb板及其制作方法
CN105682363A (zh) 一种板边金属化的pcb的制作方法
CN114885524B (zh) 一种密集铜浆孔线路板的制作方法及线路板
CN106793588A (zh) 线路板及其制作方法
CN105916315A (zh) 一种hdi印刷电路板的制作方法
CN106604572A (zh) 空腔印刷电路板的制作方法
CN111132475B (zh) 一种埋孔制作方法
CN104902698A (zh) 电路板金手指的加工方法和具有金手指的电路板
CN111712049A (zh) 一种pcb的制作方法
CN110740591A (zh) 一种多层印制板的盲孔加工方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 224100 No. 9, Yong Sheng Road, Dafeng Development Zone, Yancheng City, Jiangsu.

Applicant after: JIANGSU BOMIN ELECTRONICS CO., LTD.

Address before: 224100 Electronic Information Industry Park, Yancheng City, Jiangsu.

Applicant before: JIANGSU BOMIN ELECTRONICS CO., LTD.

CB02 Change of applicant information
RJ01 Rejection of invention patent application after publication

Application publication date: 20170426

RJ01 Rejection of invention patent application after publication