CN106604572A - 空腔印刷电路板的制作方法 - Google Patents

空腔印刷电路板的制作方法 Download PDF

Info

Publication number
CN106604572A
CN106604572A CN201610439988.0A CN201610439988A CN106604572A CN 106604572 A CN106604572 A CN 106604572A CN 201610439988 A CN201610439988 A CN 201610439988A CN 106604572 A CN106604572 A CN 106604572A
Authority
CN
China
Prior art keywords
copper
resin
cavity
coated film
printed circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610439988.0A
Other languages
English (en)
Inventor
安俊泰
赵诚受
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
DAI-DUK ELECTRONICS Co Ltd
Original Assignee
DAI-DUK ELECTRONICS Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by DAI-DUK ELECTRONICS Co Ltd filed Critical DAI-DUK ELECTRONICS Co Ltd
Publication of CN106604572A publication Critical patent/CN106604572A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H05K3/4655—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern by using a laminate characterized by the insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0358—Resin coated copper [RCC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/042—Stacked spaced PCBs; Planar parts of folded flexible circuits having mounted components in between or spaced from each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/002—Etching of the substrate by chemical or physical means by liquid chemical etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0047—Drilling of holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)

Abstract

本发明提供一种空腔印刷电路板的制作方法，利用叫做树脂涂布膜(resin coated film)的阻焊剂(solder resist)类型的绝缘层材料，在内层电路上层叠绝缘层，通过适用浮石粉处理(pumice)工序或者湿式喷砂(wet blast)工序，对层叠在内层电路上的绝缘层进行蚀刻，从而制作空腔。

Description

空腔印刷电路板的制作方法
技术领域
本发明涉及空腔印刷电路板(Cavity Printed Circuit Board；Cavity PCB)，尤其涉及使用了树脂涂布膜(Resin Coated Film)材料的空腔印刷电路板的制作方法。
背景技术
为了克服芯片(chip)以从印刷电路板上突出的方式安装在表面的现有技术，需要如下技术，即，在印刷电路板的表面制作空腔，来将芯片安装在空腔内表面，从而对印刷电路板的总厚度进行薄膜化。
在制作空腔时，通常适用激光钻孔(Laser Drill)方法，但是，激光钻孔方法存在以下缺点：根据要制作的空腔空间的大小，镭射烧孔(laser ablation)的加工时间变长，能够利用激光烧的空腔的深度有限制，生产率低。此外，存在如下缺点，即，底面需要不会因激光束而受损的金属，并且要由铜箔电路或者其他物质形成才能制作成所希望的深度，在这种情况下，不能在底面形成电路。
此外，作为其它现有技术，还使用填挖(fill-cut)法，该填挖法是指如下工序，即，在覆盖脱模薄膜(release film)之后，利用激光切割(cutting)，然后剥离来制作空腔。但是该工序要求脱模薄膜的准确的位置匹配，需要多次反复进行半自动或者手动操作，脱模薄膜的厚度存在限制，在层叠时可能产生推移，在进行激光加工时，空腔底面的两末端可能产生损坏。
现有技术文献
专利文献
1.韩国专利公开第10-2015-0107348号；
2.韩国专利公开第10-2013-0032529号；
3.PCT国际专利公开WO 2011/099820A2；
4.美国专利公开US 2008/0117608A1。
发明内容
本发明的第一目的在于，提供在印刷电路板上制作空腔的方法。
本发明的第二目的在于，提供一种印刷电路板的制作方法，在所述第一目的的基础上，能够在不使内层电路损坏的情况下，精密地制作空腔。
为了达到所述目的，本发明的特征在于，利用叫做树脂涂布膜(resin coatedfilm)的阻焊剂(solder resist)类型的绝缘层材料，在内层电路上层叠绝缘层，通过适用浮石粉处理(pumice)工序或者湿式喷砂(wet blast)工序，对层叠在内层电路上的绝缘层进行蚀刻，从而制作空腔。
本发明的特征在于，利用真空贴合机，将辊式(roll type)的树脂涂布膜(resincoated film)材料层叠并紧贴于内层电路上。此时，在辊式的树脂涂布膜上紧贴片式(sheet type)的铜箔，来确保外层铜箔。在本发明中，利用烘烤(bake)设备，对紧贴于内层芯上的树脂涂布膜和铜箔进行固化(cure)，从而形成阻焊剂类型(Solder Resist type)的绝缘层。
然后，在规定位置上加工导通孔(via hole)，并进行镀铜，然后选择性地进行蚀刻，从而形成外层电路。在外层电路上涂敷干膜，以仅使要形成空腔的部位露出的方式，选择性地对干膜进行蚀刻，从而形成掩模。
通过进行浮石粉处理工序或者湿式喷砂(wet blast)处理，对因掩模开口部而露出表面的树脂涂布膜进行蚀刻，从而制作空腔。然后，剥离并除去干膜掩模，对树脂涂布膜进行第二次固化(cure)。最终，通过印刷阻焊剂来保护外层的表面电路，根据需要，对铜箔表面进行OSP处理或者镀金处理等加工处理。
本发明通过浮石粉处理法制作空腔，因此具有缩短加工时间、降低工序费用的效果。此外，本发明具有如下优点，即，不仅不损坏下部内层电路面，而且能够在下部面形成电路。本发明的空腔的制作方法能够在底面形成电路，因此设计自由度(design freedom)高，空腔高度的自由度也提高。
附图说明
图1A至图1H是示出本发明的印刷电路板的制作方法的图。
具体实施方式
本发明提供一种印刷电路板的制作方法，包括：步骤a，在绝缘层上形成有铜箔电路的内层芯上，利用真空贴合机紧贴树脂涂布膜和铜箔，利用烘烤设备进行第一次固化；步骤b，加工导通孔且进行镀铜来将铜填充于导通孔，利用铜覆盖所述铜箔的表面；步骤c，在由所述铜覆盖的铜箔上，以仅使与要制作空腔的部位相对应的树脂涂布膜的表面露出的方式，形成掩模；步骤d，通过进行浮石粉处理工序或者湿式喷砂工序，对露出表面的树脂涂布膜进行蚀刻，从而形成空腔；以及，步骤e，剥离并除去掩模，进行第二次固化。
以下，参照图1A至图1H，详细说明本发明的印刷电路板的制作方法。
图1A至图1H是示出本发明的印刷电路板的制作方法的图。
首先，在内层芯(core)形成电路。参照图1A，根据本发明的优选的实施例，在绝缘层10的一面形成有转印了选定的电路图案的铜箔20。参照图1B，本发明的特征在于，在形成有电路的内层芯上紧贴树脂涂布膜(resin coated film)材料。本发明的特征在于，使用辊式(roll type)的树脂涂布膜，来代替原来在现有技术中通常使用的片式的树脂涂布铜皮(resin coated copper)或者预浸材料(prepreg)、树脂(resin)等。
作为本发明的优选的实施例，可利用真空贴合机将辊式的树脂涂布膜30紧贴在内层电路上，在该树脂涂布膜30上紧贴片式的铜箔40。本发明的特征在于，树脂涂布膜是阻焊剂(solder resist)类型的绝缘体。在紧贴之后，利用烘烤设备(Baking Device)进行预固化(pre-cure)。为了便于说明，将预固化称为第一次固化。
参照图1C，按照规定的电路图案，利用激光对外层的铜箔40进行蚀刻，来加工导通孔(via hole)，通过进行镀铜来将铜(Cu)填充于导通孔。应当注意的是，在图1C中，并没有对在图1B的步骤中紧贴的铜箔和因镀铜而覆盖的铜(Cu)进行区别，而利用了相同的附图标记40。
参照图1D，按照规定的电路图案，对覆盖在外层的铜箔40进行蚀刻，从而在外层形成电路。然后，在基板的外层电路上覆盖干膜(dry film)50，以仅使要制作空腔的部位开口的方式，选择性地对干膜50进行蚀刻，来制作掩模。
参照图1E，仅露出要制作空腔的部位的树脂涂布膜30的表面的干膜50，以蚀刻掩模的方式进行覆盖。参照图1F，将干膜50作为蚀刻掩模进行浮石粉处理(pumice)工序(石粉处理工序)或者湿式喷砂(wet blast)工序，来对露出表面的树脂涂布膜30进行蚀刻，从而形成空腔。
参照图1G，剥离并除去曾经用作掩模的干膜50，并且进行第二次固化(PostCure)。参照图1H，通过印刷阻焊剂60来保护表面，根据需要，对露出的铜箔进行OSP或者镀金等表面加工(surface finish)处理。最终，在空腔安装芯片，进行引线键合(wirebonding)或者倒装芯片键和(flip chip bonding)。
为了能够更好地理解本发明的权利要求书的范围，上述内容对本发明的特征和技术优点进行了一些改进。对于用于构成本发明的权利要求的范围的附加技术特征和优点，会在下面进行表述。本领域技术人员应当清楚，所公开的本发明的概念和特定实施例，可以在用于执行与本发明相似的目的的其他结构的设计或修改中立即使用。
为了执行与本发明相同的目的，本领域技术人员可以将本发明所公开的发明的概念和实施例，用在变更或设计为其他结构的过程中。此外，本领域技术人员可以在不脱离本发明的权利要求书的思想或范围的情况下，进行多种改进、置换及变更。
本发明通过浮石粉处理法制作空腔，因此具有缩短加工时间、降低工序费用的效果。此外，本发明具有如下优点，即，不仅不损坏下部内层电路面，而且能够在下部面形成电路。本发明的空腔的制作方法能够在底面形成电路，因此设计自由度高，空腔高度的自由度也提高。

Claims (1)

1.一种印刷电路板的制作方法，其特征在于，包括：
步骤a，在绝缘层上形成有铜箔电路的内层芯上，利用真空贴合机紧贴树脂涂布膜和铜箔，利用烘烤设备进行第一次固化；
步骤b，加工导通孔且进行镀铜来将铜填充于导通孔，利用铜覆盖所述铜箔的表面；
步骤c，在由所述铜覆盖的铜箔上，以仅使与要制作空腔的部位相对应的树脂涂布膜的表面露出的方式，形成掩模；
步骤d，通过进行浮石粉处理工序或者湿式喷砂工序，对露出表面的树脂涂布膜进行蚀刻，从而形成空腔；以及
步骤e，剥离并除去掩模，进行第二次固化。
CN201610439988.0A 2015-10-14 2016-06-17 空腔印刷电路板的制作方法 Pending CN106604572A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2015-0143174 2015-10-14
KR1020150143174A KR101750836B1 (ko) 2015-10-14 2015-10-14 캐비티 회로기판 제조방법

Publications (1)

Publication Number Publication Date
CN106604572A true CN106604572A (zh) 2017-04-26

Family

ID=58524580

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610439988.0A Pending CN106604572A (zh) 2015-10-14 2016-06-17 空腔印刷电路板的制作方法

Country Status (3)

Country Link
US (1) US20170111999A1 (zh)
KR (1) KR101750836B1 (zh)
CN (1) CN106604572A (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017111950A1 (en) * 2015-12-22 2017-06-29 Intel Corporation Electronic assembly that includes a bridge
US11345790B2 (en) 2019-08-13 2022-05-31 International Business Machines Corporation Reducing resin squeeze-out
KR102401424B1 (ko) 2020-10-12 2022-05-25 주식회사 티엘비 샌드 블라스트를 이용한 캐비티 인쇄회로기판 제조방법

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1311722C (zh) * 2001-05-21 2007-04-18 范蒂科股份公司 制备电子仪器用元件的方法
CN101019476A (zh) * 2004-08-11 2007-08-15 三井金属矿业株式会社 介电层构成材料的制造方法及由该制造方法获得的介电层构成材料、用介电层构成材料制造电容器电路形成部件的方法及由该制造方法获得的电容器电路形成部件、以及用该介电层构成材料或 /及电容器电路形成部件获得的多层印刷电路板
CN102017821A (zh) * 2008-02-04 2011-04-13 索尼化学&信息部件株式会社 抗蚀油墨及多层印刷配线板的制造方法
CN102106197A (zh) * 2008-07-30 2011-06-22 揖斐电株式会社 刚挠性电路板以及其制造方法
JP2011146648A (ja) * 2010-01-18 2011-07-28 Cmk Corp プリント配線板の製造方法
US20120319254A1 (en) * 2010-03-04 2012-12-20 Nec Corporation Wiring board with built-in semiconductor element
CN103187311A (zh) * 2011-12-27 2013-07-03 深南电路有限公司 封装基板制作方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3226533B2 (ja) * 1990-10-01 2001-11-05 ソニー株式会社 多層配線基板及びその製造方法
JP4551468B2 (ja) * 2007-09-05 2010-09-29 太陽誘電株式会社 電子部品内蔵型多層基板

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1311722C (zh) * 2001-05-21 2007-04-18 范蒂科股份公司 制备电子仪器用元件的方法
CN101019476A (zh) * 2004-08-11 2007-08-15 三井金属矿业株式会社 介电层构成材料的制造方法及由该制造方法获得的介电层构成材料、用介电层构成材料制造电容器电路形成部件的方法及由该制造方法获得的电容器电路形成部件、以及用该介电层构成材料或 /及电容器电路形成部件获得的多层印刷电路板
CN102017821A (zh) * 2008-02-04 2011-04-13 索尼化学&信息部件株式会社 抗蚀油墨及多层印刷配线板的制造方法
CN102106197A (zh) * 2008-07-30 2011-06-22 揖斐电株式会社 刚挠性电路板以及其制造方法
JP2011146648A (ja) * 2010-01-18 2011-07-28 Cmk Corp プリント配線板の製造方法
US20120319254A1 (en) * 2010-03-04 2012-12-20 Nec Corporation Wiring board with built-in semiconductor element
CN103187311A (zh) * 2011-12-27 2013-07-03 深南电路有限公司 封装基板制作方法

Also Published As

Publication number Publication date
US20170111999A1 (en) 2017-04-20
KR20170044219A (ko) 2017-04-25
KR101750836B1 (ko) 2017-06-27

Similar Documents

Publication Publication Date Title
US10356901B2 (en) Manufacturing method of circuit board structure
TWI307142B (en) Semiconductor package substrate having different thicknesses between wire bonding pad and ball pad and method for fabricating the same
US9085826B2 (en) Method of fabricating printed circuit board (PCB) substrate having a cavity
JP2007123902A (ja) リジッドフレキシブルプリント基板の製造方法
CN106604572A (zh) 空腔印刷电路板的制作方法
US8497434B2 (en) Printed circuit board and manufacturing method thereof
KR101516078B1 (ko) 인쇄회로기판 및 인쇄회로기판 제조 방법
KR101304359B1 (ko) 캐비티 인쇄회로기판 제조방법
CN108401385B (zh) 一种侧壁非金属化的阶梯槽的制作方法
KR20180013017A (ko) 인쇄회로기판
KR101151472B1 (ko) 인쇄회로기판 및 그 제조방법
US8197702B2 (en) Manufacturing method of printed circuit board
CN114364144A (zh) 一种pcb的制备方法
US9288902B2 (en) Printed circuit board and method of manufacturing the same
KR20170081774A (ko) 회로기판 제조방법
JP5528261B2 (ja) プリント配線板およびその製造方法
JP2011061010A (ja) 部品内蔵モジュールの製造方法
TW201225758A (en) Multi-layer PCB modules with lateral conductive pads and fabrication methods thereof
KR101171100B1 (ko) 회로기판 제조방법
KR20170032946A (ko) 회로기판 제조방법
JP7087236B2 (ja) プリント回路基板
KR101218308B1 (ko) 인쇄회로기판 제조방법
CN107087341A (zh) 电路板及其制作方法
KR101043470B1 (ko) 인쇄회로기판 및 그 제조방법
KR100916647B1 (ko) 인쇄회로기판의 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20170426