KR101043470B1 - 인쇄회로기판 및 그 제조방법 - Google Patents

인쇄회로기판 및 그 제조방법 Download PDF

Info

Publication number
KR101043470B1
KR101043470B1 KR1020080059508A KR20080059508A KR101043470B1 KR 101043470 B1 KR101043470 B1 KR 101043470B1 KR 1020080059508 A KR1020080059508 A KR 1020080059508A KR 20080059508 A KR20080059508 A KR 20080059508A KR 101043470 B1 KR101043470 B1 KR 101043470B1
Authority
KR
South Korea
Prior art keywords
insulating layer
copper foil
layer
land
foil layer
Prior art date
Application number
KR1020080059508A
Other languages
English (en)
Other versions
KR20100000130A (ko
Inventor
김흥규
김민성
김철규
강호식
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020080059508A priority Critical patent/KR101043470B1/ko
Publication of KR20100000130A publication Critical patent/KR20100000130A/ko
Application granted granted Critical
Publication of KR101043470B1 publication Critical patent/KR101043470B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0271Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • H05K1/116Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/243Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/429Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은 휨(warpage) 발생을 감소시킬 수 있는 인쇄회로기판 및 그 제조방법에 관한 것이다.
이를 위한 본 발명의 인쇄회로기판은 상부면과 바닥면에 각각 랜드가 메몰된 절연층과, 상기 절연층 바닥면 랜드에 관통되는 비아와, 상기 비아 및 절연층 상부면 랜드에 접속된 휨방지 패턴을 포함할 수 있다. 또한, 본 발명의 인쇄회로기판 제조방법은 제 1 동박층과 제 2 동박층에 랜드를 형성하는 단계와, 상기 제 1 동박층과 제 2 동박층 사이에 절연층을 적층하여 랜드를 절연층에 메몰시키는 단계와, 상기 제 1 동박층과 제 2 동박층을 제거하는 단계와, 상기 절연층의 바닥면 랜드에 노출시키는 비아홀을 형성하는 단계와, 상기 절연층의 양면에 드라이 필름을 형성하는 단계와, 상기 드라이 필름을 패터닝하여 비아홀을 오픈시키는 단계와, 상기 오픈된 비아홀에 화학동도금층을 형성하는 단계, 및 상기 절연층 상부면의 드라이 필름을 제거한 후 전기동도금 공정을 진행하여 비아 및 비아의 상부면과 절연층 상부면 랜드에 접속되는 휨방지 패턴을 형성하는 단계를 포함할 수 있다.
인쇄회로기판, 휨, 열팽창, 전기동도금

Description

인쇄회로기판 및 그 제조방법{Printed circuit board and manufacturing method thereof}
본 발명은 인쇄회로기판(Printed Circuit Board; PCB) 및 그 제조방법에 관한 것으로, 보다 상세하게는 인쇄회로기판의 상부면과 바닥면에서 동박(Cu)과 같은 도전체가 차지하는 면적을 상호 균일하게 한 인쇄회로기판 및 그 제조방법에 관한 것이다.
일반적으로 다층구조를 갖는 인쇄회로기판은, 절연수지에 동박층이 입혀진 CCL(Copper Clad Laminate) 또는 RCC(Resin Coated Copper) 등을 프리프레그(pregreg) 등의 절연접착수지로 적층함으로써 형성된다.
상기 CCL 또는 RCC에 형성된 동박층에는 회로 패턴이 형성될 수 있으며, 그 동박층을 접지면으로 사용할 수도 있다. 다층 구조의 인쇄회로기판을 얻기 위해서는, 이러한 적층 공정과 회로 패턴 형성 공정 등을 거치게 되는데, 이 때 습식 에칭 및 전해 도금 등과 같은 습식 공정(wet process)과, 건조 및 열처리 등의 건식 공정(dry process)을 반복적으로 수행하게 된다.
이러한 습식 및 건식 공정을 거치는 과정에서, 기판은 팽창과 수축을 반복하면서 물질간의 열팽창 계수의 차에 의한 열적 스트레스(thermalstress)를 받게 된다.
이러한 기판의 휨 현상은, 동박(구리)과 절연층(절연수지) 간의 열팽창 계수 차이에 기인한다.
이러한 인쇄회로기판의 휨 현상을 방지하기 위한 기술이 대한민국공개특허 제 2002-0054476호에 "반도체 칩 패키지용 인쇄회로기판" 이라는 제목으로 개시된 바 있다.
이 기술은, 칩 실장 영역과 접속 단자 및 회로패턴이 형성된 단위 반도체 칩 패키지 영역들이 매트릭스 배열되어 있는 반도체 칩 패키지용 인쇄회로기판의, 각각의 단위 반도체 칩 패키지 영역 사이의 코어 판에 슬릿(slit) 형태 또는 홀(hole) 형태의 다수의 관통홀을 형성하여 휨 현상을 방지하고자 하는 것이다.
그런데, 이 기술의 경우 인쇄회로기판의 상부면과 바닥면 사이의 도전체가 차지하고 있는 면적의 불균형에 의한 휨 현상을 효과적으로 방지할 수 없는 단점이 있다.
본 발명의 목적은, 인쇄회로기판의 상부와 바닥면 사이의 동박과 같은 도전체가 차지하는 면적 불균형에 의한 휨 현상 발생을 발지할 수 있는 인쇄회로기판 및 그 제조방법을 제공하기 위한 것이다.
상기 목적을 달성하기 위한 본 발명의 실시예에 따른 인쇄회로기판은 상부면과 바닥면에 각각 랜드가 메몰된 절연층과, 상기 절연층 바닥면 랜드에 관통되는 비아와, 상기 비아 및 절연층 상부면 랜드에 접속된 휨방지 패턴을 포함할 수 있다.
또한, 상기 목적을 달성하기 위한 본 발명의 실시예에 따른 인쇄회로기판 제조방법은 제 1 동박층과 제 2 동박층에 랜드를 형성하는 단계와, 상기 제 1 동박층과 제 2 동박층 사이에 절연층을 적층하여 랜드를 절연층에 메몰시키는 단계와, 상기 제 1 동박층과 제 2 동박층을 제거하는 단계와, 상기 절연층의 바닥면 랜드에 노출시키는 비아홀을 형성하는 단계와, 상기 절연층의 양면에 드라이 필름을 형성하는 단계와, 상기 드라이 필름을 패터닝하여 비아홀을 오픈시키는 단계와, 상기 오픈된 비아홀에 화학동도금층을 형성하는 단계, 및 상기 절연층 상부면의 드라이 필름을 제거한 후 전기동도금 공정을 진행하여 비아 및 비아의 상부면과 절연층 상부면 랜드에 접속되는 휨방지 패턴을 형성하는 단계를 포함할 수 있다.
또한, 본 발명의 다른 실시예에 따른 인쇄회로기판은 상부면과 바닥면에 각각 랜드가 메몰된 절연층과, 상기 절연층 상부면과 바닥면 랜드를 전기적으로 접속하는 비아와, 상기 절연층의 상부면 랜드에 접속된 휨방지 패턴을 포함할 수 있다.
또한, 본 발명의 다른 실시예에 따른 인쇄회로기판 제조방법은 제 1 동박층과 제 2 동박층에 랜드를 형성하고 절연층에 비아를 형성하는 단계와, 상기 제 1 동박층과 제 2 동박층 사이에 절연층을 적층하여 랜드를 절연층에 메몰시키는 단계와, 상기 제 1 동박층과 제 2 동박층을 제거하는 단계와, 상기 절연층의 바닥면에 드라이 필름을 형성하는 단계, 및 상기 절연층 상부면의 각 랜드 상에 전기동도금 공정을 진행하여 휨방지 패턴을 형성하는 단계를 포함할 수 있다.
본 발명의 인쇄회로기판 및 그 제조 방법에 따르면, 인쇄회로기판의 상부면과 바닥면에서 동박(Cu)과 같은 도전체가 차지하는 면적을 상호 균일하게 함으로써, 동작 면적 불균형에 의해 발생되는 열팽창에 의한 휨 현상을 방지하여 인쇄회로기판의 신뢰성을 향상시킬 수 있다.
본 발명에 따른 인쇄회로기판 및 그 제조 방법의 상기 목적에 대한 기술적 구성을 비롯한 작용효과에 관한 사항은 본 발명의 바람직한 실시예가 도시된 도면을 참조한 아래의 상세한 설명에 의해서 명확하게 이해될 것이다.
도 1은 본 발명의 제 1 실시예에 따른 인쇄회로기판을 나타낸 단면도이다.
도 1을 참조하면, 본 발명의 제1 실시예에 따른 인쇄회로기판은 상부면과 바닥면 각각의 내부에 랜드(6,8)가 메몰된 절연층(10)과, 상기 절연층(10) 바닥면 랜드(8)에 관통되는 비아(18a)와, 상기 비아(18a) 및 상기 절연층 상부면 랜드(6)에 접속된 휨방지 패턴(18b)을 포함한다.
이때, 상기 휨방지 패턴(18b)은 절연층(10)의 상부면과 바닥면의 랜드가 차지하는 면적은 균일하게 함으로써, 동박(Cu) 면적 불균형에 의한 휨 현상을 방지하기 위한 것으로서, 전기동도금에 의한 것일 수 있다.
이에 따라, 인쇄회로기판의 절연층의 상부면과 바닥면에 형성된 랜드, 즉 동박(Cu)와 같은 도전체의 면적이 균일해지므로, 이후의 인쇄회로기판 상에 습식 공정(wet process)과, 건조 및 열처리 등의 건식 공정(dry process)을 반복적으로 수행하는 경우 열적 스트레스(thermal stress)에 의한 휨 발생이 방지되는 것이다.
도 2a 내지 도 2i는 본 발명의 제 1 실시예에 따른 인쇄회로기판 제조방법을 순차로 나타낸 공정단면도이다.
먼저 도 2a를 참조하면, 제 1 동박층(2) 및 제 2 동박층(4)을 각각 준비한다.
다음으로, 도 2b를 참조하면, 상기 제 1 동박층(2)과 제 2 동박층(4)에 각각 도금 공정을 진행하여 랜드(6,8)를 형성한다.
이때, 도면에는 구체적으로 나타나지 않았으나 제 1 및 제 2 동박층(2,4) 각각에 드라이필름 또는 포토레지스터 등의 감광성 물질을 도포한 후에 노광 및 현상 공정을 통해 랜드 영역을 정의한 후 도금 공정을 진행하여 랜드(6,8)를 형성한 후 드라이 필름을 제거한다.
상기 랜드(6,8)는 전도성 금속이라면 특별히 한정되지 않으나, 경제성을 고려하여 구리를 사용하는 것이 전형적이다.
그런 다음, 도 2c를 참조하면, 상기 제 1 동박층(2)과 제 2 동박층(4) 사이에 프리프레그와 같은 절연층(10)을 적층한다.
이때, 상기 절연층(10)은 적층시 성형성 확보 및 기판의 휨성을 보정하기 위해 사용되며, 당업계에 공지된 것이라면 특별히 한정되지 않는 바, 예를 들어, 열가소성 수지, 열경화성 수지, 기재 보강된 열가소성 수지, 기재 보강된 열경화성 수지 및 이들의 조합으로부터 적절히 선택, 사용될 수 있다.
도 2d를 참조하면, 상기 절연층(10) 양면의 제 1 동박층(2)과 제 2 동박층(4)에 대한 압착 공정을 진행하여, 상기 랜드(6,8)가 상기 절연층(10)에 메몰(buried)된 구조를 형성한다.
도 2e를 참조하면, 상기 제 1 동박층(2)과 제 2 동박층(4)에 대한 식각 공정을 진행하여 이들을 제거한다.
도 2f를 참조하면, 상기 절연층(10)의 바닥면 랜드(8)를 노출시키는 비아홀(12)을 형성한다. 이때, 비아홀(12) 형성은 CNC(Computer Numerical Control) 드릴 공정이나 YAG 레이저(yttrium aluminium garnet laser) 또는 이산화탄소 레이저 공정 등을 통해 형성할 수 있다.
또한, 레이저 가공으로 비아홀(12)을 형성하는 경우 레이저 가공으로 비아홀(12)을 형성한 후, 비아홀(12) 형성 시 발생하는 열로 인하여 절연층(10)이 녹아서 비아홀(12)의 내벽에 발생하는 스미어(smear)를 제거하는 디스미어(desmear) 공정을 더 수행할 수 있다,
도 2g를 참조하면, 상기 비아홀(12)을 형성한 절연층(10)의 양면에 드라이 필름(14)을 라미네이션하고, 드라이 필름에 대한 노광 및 현상 공정을 통한 패터닝으로 비아홀(12)을 오픈시킨다.
도 2h를 참조하면, 화학동도금 공정을 진행하여 오픈된 비아홀(12)의 내측벽 및 절연층(10) 하부의 랜드(8) 상에 화학동도금층(16)을 형성한다.
화학동도금층(16)은 Cu, Au, Ni, Sn 및 그 물질들의 합금으로 구성된 군으로부터 선택되는 물질을 주성분으로 할 수 있다.
여기서, 화학동도금층(16)은 비어홀(12)의 측벽에 형성되는 기초 도금층으로서, 후술하는 전해 도금 공정시 동박(Cu)의 전착이 용이해지도록 하여 전기동도금층 형성이 용이해지도록 하는 것이다.
그런 후에, 도 2i를 참조하면, 상기 절연층(10) 상부면의 드라이 필름(14)을 제거한 후, Ni/Au를 이용한 전기동도금 공정을 진행하여 전기동도금층으로 이루어지는 비아(18a) 및 상기 비아(18a)의 상부면과 절연층(10) 상부면 랜드(6)에 접속되는 휨방지 패턴(18b)을 형성한다.
전기동도금은 Cu, Au, Ni, Sn 및 그 물질들의 합금으로 구성된 군으로부터 선택되는 물질을 주성분으로 할 수 있다.
또한, 상기 드라이 필름(14)은 수산화나트륨(NaOH) 또는 수산화칼륨(KOH) 등이 포함된 박리액을 사용하여 제거할 수 있다.
이때, 상기 휨방지 패턴(18b)은, 절연층(10)의 상부면과 바닥면의 랜드(6,8)가 차지하는 면적을 균일하게 함으로써, 인쇄회로기판의 휨 현상을 방지할 수 있다.
도 3은 본 발명의 제 2 실시예에 따른 인쇄회로기판을 나타낸 단면도이다.
도 3을 참조하면, 본 발명의 제2 실시예에 따른 인쇄회로기판은 상부면과 바닥면 각각의 내부에 랜드(24,26)가 메몰되며 상하부 랜드(24,26)을 전기적으로 접속하는 비아(30)가 형성된 절연층(28)과, 절연층(28)의 상부면 랜드(24)에 접속된 휨방지 패턴(34)을 포함한다.
여기서, 휨방지 패턴(34)은 상술한 제 1 실시예와 마찬가지로 절연층(28)의 상부면과 바닥면의 랜드(24,34)가 차지하는 면적은 균일하게 함으로써, 동박(Cu) 면적 불균형에 의한 휨 현상을 방지하기 위한 것으로서, 전기동도금에 의한 것이다.
도 4a 내지 도 4h는 본 발명의 제 2 실시예에 따른 인쇄회로기판 제조방법을 순차로 나타낸 공정단면도이다.
먼저, 도 4a를 참조하면, 제 1 동박층(20) 및 제 2 동박층(22)을 각각 준비 한다.
도 4b를 참조하면, 상기 제 1 동박층(20)과 제 2 동박층(22)에 각각 도금 공정을 진행하여 랜드(24,26)를 형성한다.
랜드(6,8)는 전도성 금속이라면 특별히 한정되지 않으나, 경제성을 고려하여 구리를 사용하는 것이 전형적이다.
도 4c를 참조하면, 절연층(28)을 준비한 다음, 상기 절연층(28)의 상하부를 관통하는 비아(30)를 형성한다.
여기서, 절연층(28)은 적층시 성형성 확보 및 기판의 휨성을 보정하기 위해 사용되며, 당업계에 공지된 것이라면 특별히 한정되지 않는 바, 예를 들어, 열가소성 수지, 열경화성 수지, 기재 보강된 열가소성 수지, 기재 보강된 열경화성 수지 및 이들의 조합으로부터 적절히 선택, 사용될 수 있다.
이때, 비아(30)는 절연층(28)을 관통하는 비아홀(미도시함) 형성 공정 및 비아홀(미도시함) 필링(filling) 공정을 통해 이루질 수 있으며, 비아홀 형성은 CNC(Computer Numerical Control) 드릴 공정이나 YAG 레이저(yttrium aluminium garnet laser) 또는 이산화탄소 레이저 공정을 통해 절연층(28)을 관통하도록 형성한다.
또한, 레이저 가공으로 비아홀을 형성하는 경우 레이저 가공으로 비아홀을 형성한 후, 비아홀 형성 시 발생하는 열로 인하여 절연층(28)이 녹아서 비아홀의 내벽에 발생하는 스미어(smear)를 제거하는 디스미어(desmear) 공정을 더 수행할 수 있다,
도 4d를 참조하면, 제 1 동박층(20)과 제 2 동박층(22) 사이에 상기 비아(30)가 형성된 절연층(28)을 적층한다.
도 4e를 참조하면, 절연층(28) 양면의 제 1 동박층(20)과 제 2 동박층(22)에 대한 압착 공정을 진행하여, 랜드(24,26)가 절연층(28)에 메몰(buried)된 구조를 형성한다.
도 4f를 참조하면, 제 1 동박층(20)과 제 2 동박층(22)에 대한 식각 공정을 진행하여 제거한다.
도 4g를 참조하면, 상기 절연층(28)의 바닥면에 드라이 필름(32)을 라미네이션한다.
도 4h를 참조하면, Ni/Au를 이용한 전기동도금 공정을 진행하여, 드라이 필름(32)이 없는 절연층(28) 상부면의 랜드(24) 접속되는 휨방지 패턴(34)을 형성하고, 드라이 필름(32)을 제거한다.
여기서, 전기동도금은 Cu, Au, Ni, Sn 및 그 물질들의 합금으로 구성된 군으로부터 선택되는 물질을 주성분으로 할 수 있다.
또한, 드라이 필름(14)은 수산화나트륨(NaOH) 또는 수산화칼륨(KOH) 등이 포함된 박리액을 사용하여 제거한다.
이때, 휨방지 패턴(34)은 상술한 도 3과 같이 절연층(28)의 상부면과 바닥면의 랜드가 차지하는 면적을 균일하게 함으로써, 휨 현상을 방지할 수 있다.
이상에서 설명한 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 있어 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러가지 치환, 변형 및 변경이 가능할 것이나, 이러한 치환, 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다
도 1은 본 발명의 제 1 실시예에 따른 인쇄회로기판을 나타낸 단면도.
도 2a 내지 도 2i는 본 발명의 제 1 실시예에 따른 인쇄회로기판 제조방법을 순차로 나타낸 공정단면도.
도 3은 본 발명의 제 2 실시예에 따른 인쇄회로기판을 나타낸 단면도.
도 4a 내지 도 4h는 본 발명의 제 2 실시예에 따른 인쇄회로기판 제조방법을 순차로 나타낸 공정단면도.
<도면의 주요 부분에 대한 부호 설명>
2,20 : 제 1 동박층 4,22 : 제 2 동박층
6,8,24,26 : 랜드 10,28 : 절연층
12 : 비아홀 14,32: 드라이 필름
16 : 화학동도금층 18a,30 : 비아
18b,34 : 휨방지 패턴

Claims (6)

  1. 삭제
  2. 제 1 동박층과 제 2 동박층에 랜드를 형성하는 단계;
    상기 제 1 동박층과 상기 제 2 동박층 사이에 절연층을 적층하여 상기 랜드를 압착 공정에 의해 상기 절연층에 매몰시키는 단계;
    상기 제 1 동박층과 상기 제 2 동박층을 제거하는 단계;
    상기 절연층의 바닥면 랜드에 노출시키는 비아홀을 형성하는 단계;
    상기 절연층의 양면에 드라이 필름을 형성하는 단계;
    상기 드라이 필름을 패터닝하여 상기 비아홀을 오픈시키는 단계;
    상기 오픈된 비아홀에 화학동도금층을 형성하는 단계; 및
    상기 절연층 상부면의 드라이 필름을 제거한 후 전기동도금 공정을 진행하여 비아 및 상기 비아의 상부면과 상기 절연층 상부면 랜드에 상기 랜드와 동일한 면적으로 형성되어 접속되는 휨방지 패턴을 형성하는 단계;
    를 포함하는 인쇄회로기판의 제조방법.
  3. 삭제
  4. 제 1 동박층과 제 2 동박층에 랜드를 형성하고 절연층에 비아를 형성하는 단계;
    상기 제 1 동박층과 상기 제 2 동박층 사이에 상기 절연층을 적층하여 상기 랜드를 압착 공정에 의해 상기 절연층에 매몰시키는 단계;
    상기 제 1 동박층과 상기 제 2 동박층을 제거하는 단계;
    상기 절연층의 바닥면에 드라이 필름을 형성하는 단계; 및
    상기 절연층 상부면의 각 랜드 상에 전기동도금 공정을 진행하여 상기 랜드와 동일한 면적으로 형성된 휨방지 패턴을 형성하는 단계;
    를 포함하는 인쇄회로기판의 제조방법.
  5. 제2항에 있어서,
    상기 비아홀을 형성하는 단계 이후에는, 상기 비아홀 형성시 발생되는 열에 의해 상기 절연층이 녹아서 상기 비아홀의 내벽에 발생되는 스미어(smear)를 제거하는 디스미어(desmear) 공정을 수행되는 단계를 더 포함하는 인쇄회로기판의 제조방법.
  6. 제4항에 있어서,
    상기 비아를 형성하는 단계 이후에는, 상기 비아 형성시 발생되는 열에 의해 상기 절연층이 녹아서 상기 비아의 내벽에 발생되는 스미어(smear)를 제거하는 디스미어(desmear) 공정을 수행되는 단계를 더 포함하는 인쇄회로기판의 제조방법.
KR1020080059508A 2008-06-24 2008-06-24 인쇄회로기판 및 그 제조방법 KR101043470B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080059508A KR101043470B1 (ko) 2008-06-24 2008-06-24 인쇄회로기판 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080059508A KR101043470B1 (ko) 2008-06-24 2008-06-24 인쇄회로기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20100000130A KR20100000130A (ko) 2010-01-06
KR101043470B1 true KR101043470B1 (ko) 2011-06-23

Family

ID=41810571

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080059508A KR101043470B1 (ko) 2008-06-24 2008-06-24 인쇄회로기판 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR101043470B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040014287A (ko) * 2002-08-06 2004-02-14 마츠시타 덴끼 산교 가부시키가이샤 회로 기판 제조 방법 및 통신 기기
JP2006279086A (ja) 2006-07-14 2006-10-12 Sharp Corp プリント配線基板
KR100832651B1 (ko) * 2007-06-20 2008-05-27 삼성전기주식회사 인쇄회로기판
KR20080048914A (ko) * 2006-11-29 2008-06-03 후지쯔 가부시끼가이샤 프린트 기판, 프린트 기판 조립체, 전자 장치, 프린트기판의 제조 방법, 프린트 기판 조립체의 제조 방법, 및프린트 기판의 휨 교정 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040014287A (ko) * 2002-08-06 2004-02-14 마츠시타 덴끼 산교 가부시키가이샤 회로 기판 제조 방법 및 통신 기기
JP2006279086A (ja) 2006-07-14 2006-10-12 Sharp Corp プリント配線基板
KR20080048914A (ko) * 2006-11-29 2008-06-03 후지쯔 가부시끼가이샤 프린트 기판, 프린트 기판 조립체, 전자 장치, 프린트기판의 제조 방법, 프린트 기판 조립체의 제조 방법, 및프린트 기판의 휨 교정 방법
KR100832651B1 (ko) * 2007-06-20 2008-05-27 삼성전기주식회사 인쇄회로기판

Also Published As

Publication number Publication date
KR20100000130A (ko) 2010-01-06

Similar Documents

Publication Publication Date Title
KR101375998B1 (ko) 다층 배선기판의 제조방법 및 다층 배선기판
JP4126052B2 (ja) プリント基板の製造方法および薄型プリント基板
KR101015704B1 (ko) 칩 내장 인쇄회로기판 및 그 제조방법
US7768116B2 (en) Semiconductor package substrate having different thicknesses between wire bonding pad and ball pad and method for fabricating the same
KR100843368B1 (ko) 다층 인쇄회로기판의 제조방법
JP6189592B2 (ja) 部品組込み型印刷回路基板及びその製造方法
KR20090096809A (ko) 반도체 부품 내장형 인쇄회로기판 제조 방법
KR101896555B1 (ko) 인쇄회로기판 및 인쇄회로기판 제조 방법
KR100674295B1 (ko) 다층 인쇄회로기판의 제조방법
KR101044105B1 (ko) 휨 발생 방지를 위한 기판의 제조방법
KR101044787B1 (ko) 인쇄회로기판 제조방법
KR100965341B1 (ko) 인쇄회로기판의 제조방법
KR100861620B1 (ko) 인쇄회로기판의 제조방법
US9699916B2 (en) Method of manufacturing wiring substrate, and wiring substrate
KR101136396B1 (ko) 인쇄회로기판 및 그 제조방법
JP5865769B2 (ja) 多層配線基板の製造方法
KR100905642B1 (ko) 칩 내장형 인쇄회로기판 및 그 제조방법
KR20090123032A (ko) 반도체 칩 내장형 인쇄회로기판 제조 방법
KR101167422B1 (ko) 캐리어 부재 및 이를 이용한 인쇄회로기판의 제조방법
KR101043470B1 (ko) 인쇄회로기판 및 그 제조방법
JP5317491B2 (ja) プリント配線板の製造方法
KR100704911B1 (ko) 전자소자 내장형 인쇄회로기판 및 그 제조방법
KR20100109699A (ko) 인쇄회로기판의 제조방법
KR101109277B1 (ko) 인쇄회로기판의 제조방법
KR100754071B1 (ko) 전층 ivh 공법의 인쇄회로기판의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee