CN101019476A - 介电层构成材料的制造方法及由该制造方法获得的介电层构成材料、用介电层构成材料制造电容器电路形成部件的方法及由该制造方法获得的电容器电路形成部件、以及用该介电层构成材料或 /及电容器电路形成部件获得的多层印刷电路板 - Google Patents

介电层构成材料的制造方法及由该制造方法获得的介电层构成材料、用介电层构成材料制造电容器电路形成部件的方法及由该制造方法获得的电容器电路形成部件、以及用该介电层构成材料或 /及电容器电路形成部件获得的多层印刷电路板 Download PDF

Info

Publication number
CN101019476A
CN101019476A CNA2005800271407A CN200580027140A CN101019476A CN 101019476 A CN101019476 A CN 101019476A CN A2005800271407 A CNA2005800271407 A CN A2005800271407A CN 200580027140 A CN200580027140 A CN 200580027140A CN 101019476 A CN101019476 A CN 101019476A
Authority
CN
China
Prior art keywords
layer
dielectric layer
dielectric
constituent material
conductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2005800271407A
Other languages
English (en)
Inventor
中村健介
山崎一浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui Mining and Smelting Co Ltd
Original Assignee
Mitsui Mining and Smelting Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui Mining and Smelting Co Ltd filed Critical Mitsui Mining and Smelting Co Ltd
Publication of CN101019476A publication Critical patent/CN101019476A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0366—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement reinforced, e.g. by fibres, fabrics
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0209—Inorganic, non-metallic particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/025—Abrading, e.g. grinding or sand blasting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0548—Masks
    • H05K2203/0554—Metal used as mask for etching vias, e.g. by laser ablation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/002—Etching of the substrate by chemical or physical means by liquid chemical etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/43—Electric condenser making
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/43—Electric condenser making
    • Y10T29/435—Solid dielectric type
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

其目的在于提供一种提高多层印刷电路板的内置电容器电路的位置精度、且除去了除电容器电路部以外的不必要的电介质层的介电层构成材料及电容器电路形成部件等。为了达成该目的，而采用介电层构成材料的制造方法，其特征在于，作为制造该介电层构成材料的工艺，在实施工序a后实施工序b，其中：工序a为第一电极电路形成工序，对在介电层的两表面上具有导体层的覆金属箔电介体的单面上的导体层进行蚀刻加工而形成第一电极电路；工序b为介电层除去工序，除去从第一电极电路之间露出的介电层而形成介电层构成材料。然后，作为制造电容器电路形成部件的工艺，采用在上述得到的介电层构成材料，并实施在与第一电极对峙的位置形成第二电极的工序。

Description

介电层构成材料的制造方法及由该制造方法获得的介电层构成材料、用 介电层构成材料制造电容器电路形成部件的方法及由该制造方法获得的电 容器电路形成部件、以及用该介电层构成材料或/及电容器电路形成部件获得 的多层印刷电路板
技术领域
本申请的发明提供一种介电层构成材料的制造方法及由该制造方法获得的介电层构成材料、用该介电层构成材料制造电容器电路形成部件的方法及由该制造方法获得的电容器电路形成部件、以及用该介电层构成材料或/及电容器电路形成部件制造的内置有电容器电路的多层印刷电路板。
背景技术
从以往开始，在内置有电容器电路的多层印刷电路板中，将位于其内层的绝缘层中的1个以上的层用作介电层，并在位于该介电层的两表面的内层电路上，作为电容器而以对峙的形式使用第一电极电路及第二电极电路。因此，这种电容器电路有时也称作内置电容器电路。
具有这种内置电容器电路的多层印刷电路板一直采用如图22～图24所示的制造方法。采用如图22(a)所示的在介电层3的两表面上具有导体层4的介电层形成材料(覆金属箔电介体2)，蚀刻加工该单面上的导电层4而形成第一电极电路5，以使其处于图22(b)的状态。此时，在形成有第一电极电路5的区域以外的部位上，介电层处于露出的状态。而且，此时实质上没被实施蚀刻加工的面成为第二电极电路6。
此后，如图23(c)所示，在形成有第一电极电路5的介电层构成材料1d的两表面上粘合半固化片(prepreg)7以及金属箔4，以使其处于图23(d)的状态。然后，对位于外层的金属层4进行蚀刻等而加工外层电路22，如图24(e)所示，得到具有内置电容器电路的4层的多层印刷电路板20’。
若采用图22～24所示的具有内置电容器电路的多层印刷电路板的制造方法，则介电层遍布多层印刷电路板的整个表面上，所以在电容器电路以外的电源线、信号传递线的第二及周边也存在介电层。因为该介电层具有高介电常数，所以存在传送信号等时介电损耗增大的问题。另外，即使要将电感器等其它的电路元件埋入到该介电层中，页在很多时候都变得不太可能，因此在电路设计上通常会受到一定的制约。
因此，为了仅在必要的部位上形成介电层，本领域技术人员一直采用如下方法：如在专利文献1(JP特开平09-116247号公报)中所公开，对设置在内层基板表面上的绝缘层进行开口处理，并在该部位上埋入高介电常数材料；或者，如在专利文献2(JP特开2000-323845号公报)中所公开，将具有预先形成在树脂薄膜上的电容器电路的层，转印到内层芯材表面上的方法；以及，如在专利文献3(JP特开平08-125302号公报)中所公开，在丝网印刷法中印刷含有电介体填充料的浆料等的方法。
专利文献1：JP特开平09-116247号公报
专利文献2：JP特开2000-323845号公报
专利文献3：JP特开平08-125302号公报
发明的公开
发明要解决的课题
但是，在上述专利文献1(JP特开平09-116247号公报)、专利文献2(JP特开2000-323845号公报)及专利文献3(JP特开平08-125302号公报)中所公开的发明中，虽然能够消除在不需要部位上残留介电层的状态，但是介电层的膜厚缺乏均匀性，从而进行转印或丝网印刷时会发生位置精度的问题，因此连耐电压检查也只能多半在最终产品阶段进行。
作为电容器的基本的品质，而要求具有尽可能大的电容量。电容器的容量(C)，可由式C＝εε0(A/d)(ε0为真空时的介电常数)进行计算。尤其是，随着最近对电子、电气设备的轻薄短小化的趋势，对于印刷电路板也逐渐提出有同样的要求，但是，在一定的印刷电路板面积中取大面积的电容器电极几乎是不可能的，因此，可明显地知道对于表面积(A)的改善已到了极限。因此，为了增大电容器容量，而如果电容器电极的表面积(A)及电介质层的比介电常数(ε)为一定，则必须使电介质层的厚度(d)变薄，因此，若膜厚欠缺均匀性则电容器品质的偏差变大，因而变得不理想。
另外，若在进行转印或丝网印刷时发生位置精度上的问题，则在好不容易形成的第一电极与第二电极之间发生错位，从而决定电容器电容量的表面积(A)的有效面积减少，因此无法得到所设计的电容器特性，使得产品品质超出规格。
因此，寻求一种电容器电路的位置精度优异、且能够通过除去电容器电路部以外的不必要的电介质层而保证稳定的电气特性的多层印刷电路板的制造技术以及内置有电容器电路的多层印刷电路板。
用于解决课题的方法
本发明的发明人等进行悉心研究的结果，通过使用由以下的制造方法得到的介电层构成材料、以及用该介电层构成材料制造的电容器电路形成部件，而想出了内置有良好的电容器电路的多层印刷电路板的制造方法。
[本发明的介电层构成材料的制造方法]
在形成本发明的多层印刷电路板的内置电容器电路时使用的介电层构成材料的制造方法，其特征在于，包括如下所述的工序a及工序b。
工序a为第一电极电路形成工序，采用包括第一导体层/介电层/第二导体层的3层层结构的覆金属箔电介体，并对第一导体层进行蚀刻加工而形成第一电极电路。
工序b为介电层除去工序，除去从第一电极电路之间露出的介电层而形成电容器电路形成部件。
而且，作为在上述工序a中使用的覆金属箔电介体，也优选采用包括第一导体层/介电层/第二导体层的3层层结构、且在第二导电层上中间夹着绝缘层而具有第三导体层的5层结构的覆金属箔电介体而制造上述介电层构成材料。
进而，作为在上述工序a中使用的覆金属箔电介体，也优选采用包括第一导体层/介电层/第二导体层的3层层结构、且在第二导电层上具有支撑体的4层结构的覆金属箔电介体而制造上述介电层构成材料。
而且，在上述介电层除去工序中，为了除去从第一电极电路之间露出的介电层，而优选采用利用化学反应进行溶解除去的方法，并且，在其中，优选采用除胶渣(desmear)处理。
另外，在上述介电层除去工序中，为了除去从第一电极电路之间露出的介电层，而也优选采用通过机械加工的除去方法，并且，在其中，优选采用喷砂(blast)处理。
[本发明的电容器电路形成部件的制造方法]
本发明的电容器电路形成部件的制造方法包括如下所示的三种制造方法。
第一种电容器电路形成部件的制造方法为一种芯片状电容器电路形成部件的制造方法，其特征在于，采用第一导体层/介电层/第二导体层的3层结构的覆金属箔电介体，并通过上述方法制造介电层构成材料，进而，除去该介电层构成材料的第二导体层的不必要部分而形成第二电极电路。
第二种电容器电路形成部件的制造方法为一种电容器电路层/绝缘层/第三导体层的层结构的板状电容器电路形成部件的制造方法，其特征在于，采用具有第一导体层/介电层/第二导体层/绝缘层/第三导体层的5层结构的覆金属箔电介体，并通过上述方法制造介电层构成材料，然后，除去该介电层构成材料的第二导体层的不需要的部分形成第二电极电路。
第三种电容器电路形成部件的制造方法，其为一种电容器电路层/支撑体层的层结构的板状电容器电路形成部件的制造方法，其特征在于，使用具有第一导体层/介电层/第二导体层/支撑体层的4层结构的覆金属箔电介体通过上述的方法制造介电层构成材料，进而，除去该介电层构成材料的第二导体层的不必要的部分而形成第二电极电路。
[本发明的介电层构成材料]
本发明的介电层构成材料大致区分为三种。因此，区分为三种而进行记述。
第一种介电层构成材料是一种采用第一导体层/介电层/第二导体层的3层结构的覆金属箔电介体、并通过上述介电层构成材料的制造方法获得的介电层构成材料，其特征在于，具有第一电极电路、位于第一电极电路下的电介质层、以及第二导体层的层结构。
第二种介电层构成材料是一种采用具有第一导体层/介电层/第二导体层/绝缘层/第三导体层的5层结构的覆金属箔电介体、并通过上述介电层构成材料的制造方法获得的介电层构成材料，其特征在于，具有第一电极电路、位于第一电极电路下的电介质层、第二导体层、绝缘层以及第三导体层的层结构。
第三种介电层构成材料是一种采用具有第一导体层/介电层/第二导体层/支撑体层的4层结构的覆金属箔电介体、并通过上述介电层构成材料的制造方法获得的介电层构成材料，其特征在于，具有第一电极电路、位于第一电极电路下的电介质层、第二导体层以及支撑体层的层结构。
[本发明的电容器电路形成部件]
本发明的电容器电路形成部件是一种通过进而加工上述介电层构成材料而得到的电容器电路形成部件，因此，与介电层构成材料同样可大致区分为三种。
第一种电容器电路形成部件是一种通过如下方法获得的芯片状电容器电路形成部件：采用第一导体层/介电层/第二导体层的3层结构的覆金属箔电介体，并通过上述方法制造介电层构成材料，进而，除去该介电层构成材料的第二导体层的不必要部分而形成第二电极电路，从而以各自分离的状态获得。
第二种电容器电路形成部件是一种通过如下方法获得的电容器电路层/绝缘层/第三导体层的层结构的板状电容器电路形成部件：采用具有第一导体层/介电层/第二导体层/绝缘层/第三导体层的5层结构的覆金属箔电介体，并通过上述方法制造介电层构成材料，进而，除去该介电层构成材料的第二导体层的不必要部分而形成第二电极电路来获得。
第三种电容器电路形成部件是一种通过如下方法获得的电容器电路层/支撑体层的层结构的板状的电容器电路形成部件：采用具有第一导体层/介电层/第二导体层/支撑体层的4层结构的覆金属箔电介体，并通过上述方法制造介电层构成材料，进而，除去该介电层构成材料的第二导体层的不必要部分而形成第二电极电路来获得。
[本发明的具有内置电容器电路的多层印刷电路板]
采用本发明的介电层构成材料及/或电容器电路形成部件，并按照通常的方法能够制造具有内置电容器电路的多层印刷电路板，并且，该多层印刷电路板为一种具有高品质的内置电容器电路的制品。
由上述的介电层构成材料的制造方法得到的介电层构成材料不具有多余的介电层部分，因此能够使作为采用了本发明的介电层构成材料的最终制品的、具有内置电容器电路的多层印刷电路板的品质大幅度提高。
发明效果
本发明的介电层构成材料及采用该介电层构成材料制造的电容器电路形成部件的制造方法是一种用于得到在不必要部位上不存在介电层的介电层构成材料及电容器电路形成部件的方法，而且，在用该方法制造出多层印刷电路板时，与电容器电路相邻的信号电路在传送信号时的介电损耗变小，因此也能够埋入电感器等其他电路元件，从而能够大幅度缓和电路设计的制约条件。因此，具有内置电容器电路的多层印刷电路板具有极高的品质，该内置电容器电路是采用通过该制造方法得到的介电层构成材料及电容器电路形成部件而获得的。
用于实施发明的最佳方式
下面，通过本申请的发明的实施方式以及实施例，更加详细地说明本发明。
[制造介电层构成材料的实施方式]
用于形成本发明的多层印刷电路板的内置电容器电路的介电层构成材料的制造方法的特征在于，其包括以下所述的工序a及工序b。下面参照附图说明具有代表性的介电层构成材料的制造方法及多层印刷电路板的加工工序。另外，应事先明确：在本发明的说明中所使用的示意性剖面图的各层厚度是为了容易地进行说明的厚度，而并不是对应于现实制品的厚度。
工序a：该工序为一种采用用包括第一导体层/介电层/第二导体层的3层层结构的覆金属箔电介体，并对第一导体层进行蚀刻加工而形成第一电极电路的第一电极电路形成工序。
这里所谓的“覆金属箔电介体”，并不仅限定于在介电层的两表面上粘合金属箔的制品，该介电层的两表面是涂敷将电介体填充料混合到有机试剂中的混合物所得到的，并且，也可以是通过溅射处理或非电解电镀在介电层的两表面上形成金属层的制品、或通过溶胶-凝胶法或阳极氧化等方法在金属层表面上形成电介体后在相对面上通过溅射处理或非电解电镀形成金属层的制品。另外，考虑便于操作而设置有支撑体层也可。
即，在上述工序a中使用的覆金属箔电介体2为包括如图1(a)所示的第一导体层4a/介电层3/第二导体层4b的3层层结构的制品，该3层层结构的覆金属箔电介体2a将成为基本结构。而且，进一步包括如下的层结构。
在上述工序a中使用的覆金属箔电介体，也可以采用包括第一导体层/介电层/第二导体层的3层层结构、且在第二导电层上中间夹着绝缘层而具有第三导体层的5层结构(第一导体层4a/介电层3/第二导体层4b/绝缘层7/第三导体层4)的制品。在图1(b)中示意性地表示了该覆金属箔电介体的剖面层结构。如果使用这种层结构的覆金属箔电介体2b，则绝缘层/第三导体层的层可以构成制造多层印刷电路板时的1层，从而能够使制造多层印刷电路板时的制造方法变得多种多样。
进而，作为在上述工序a中使用的覆金属箔电介体，也优选将包括第一导体层/介电层/第二导体层的3层层结构、且在第二导电层上具有支撑体的4层结构(第一导体层4a/介电层3/第二导体层4b/支撑体层13)的覆金属箔电介体2c使用在该介电层构成材料的制造中。在图1(c)中示意性地表示了该覆金属箔电介体的剖面层结构。在第一导体层/介电层/第二导体层的3层的厚度薄而操作性欠缺的情形下，该支撑体层能够改善操作性，并能够防止发生由操作所导致的缺陷。
如图1(a)所示，在上述覆金属箔电介体中最基本的层结构为在介电层3的两表面上具有第一导体层4a及第二导体层4b的结构。该覆金属箔电介体2a具有在介电层3的两表面上设置有作为导体层4的金属层的结构。若如此使用两面覆金属箔电介体2a而作为最初的起始材料，则在该状态下能够进行耐电压测定，从而能够大幅度提高最终制造的多层印刷电路板的生产成品率。而且，对于此时构成导电层所使用的金属箔的材质以及厚度并没有特别的限定，但是，若不采用特殊的加工工序，则通常主要采用铜箔、镍箔。进而，根据品质设计，第一导体层4a与第2导体层4b的材质采用相同的材质、或不同的材质均可。
在覆金属箔电介体的介电层3中，理所当然地含有作为电介体发挥功能的材质，但在涂敷含有电介体填充料的树脂溶液形成介电层的情形下，因为对膜厚的控制需要特别留意，因此特别地进行说明。在含有电介体填充料的树脂溶液中通常含有电介体填充料F，“介电层”主要考虑由电介体填充料与有机试剂而成的层。这里所说的有机试剂只要能够使介电层与金属箔粘合、且能够以最低限度维持介电层的形状，则并没有特别的限定。该有机试剂作为用于将电介体填充料成型为介电层的形状的粘合剂树脂而发挥功能。
而且，电介体填充料在介电层中分散存在，并为了增大最终加工成电容器形状时的电容器的电容量而被使用。该电介体填充料通常采用BaTiO3、SrTiO3、Pb(Zr-Ti)O3(通称PZT)，PbLaTiO3·PbLaZrO(通称PLZT)、SrBi2Ta2O9(通称SBT)等具有钙钛矿(Perovskite)结构的复合氧化物的电介体粉末。进而，电介体填充料优选首先采用颗粒直径为0.1～1.0μm范围的粉状体。而且，在现阶段，若考虑作为粉状体的制造精度，则作为电介体填充料而在具有钙钛矿结构的复合氧化物中优选采用钛酸钡。此时的电介体填充料可采用煅烧过的钛酸钡或没有煅烧的钛酸钡中的任一种。在若要得到高的介电常数的情形下优选采用煅烧过的钛酸钡，但只要根据印刷电路板制质的设计品质选择使用即可。
另外，进而，钛酸钡电介体填充料更优选具有立方晶体的结晶结构。在钛酸钡的结晶结构中存在立方晶体与正方晶体，但是，具有立方晶体结构的钛酸钡的电介体填充料与采用仅具有正方晶体结构的钛酸钡的电介体填充料的情形相比，最终所得到的电介质层的介电常数的值更稳定。因此，有必要使用至少兼有立方晶体与正方晶体的两种结晶结构的钛酸钡粉末。
混合如上所述的有机试剂与电介体填充料而作为含有电介体填充料的树脂溶液，并将其作为印刷电路板的内置电容器层的介电层形成用清漆。此时的有机试剂与电介体填充料的配合比例优选为：电介体填充料的含有率为75～85重量％，剩余部分为有机试剂。若电介体填充料的含有率超过85重量％，则有机试剂的含有率低于15重量％，从而含有电介体填充料的树脂与粘和在其上面的铜箔的粘合特性受到影响，容易发生填充料粒子的脱落。而且，即使有机试剂含有率超过25重量％、且电介体填充料的含有率低于75重量％，其与铜箔的粘合特性也不会提高，因此，从确保高介电常数的观点来看也欠妥当性。
接下来，说明第一电极电路5的形成。在形成第一电极形状时，一般采用蚀刻法。采用蚀刻法进行加工时，使用可作为抗蚀剂的干膜、液体抗蚀剂等，在导体层4上设置抗蚀层，并对该抗蚀层进行曝光、显影而得到抗蚀剂图案，然后使用蚀刻液溶解除去导体层(金属层)的不需要部分，从而形成如图2(b)所示的第一电极电路5。此时的第一电极电路5中间夹着介电层3而与相反面的第二导体层4b对峙。
工序b：该工序是一种除去在第一电极电路之间露出的介电层的介电层除去工序。图2(c)表示了除去在第一电极电路之间露出的介电层而形成介电层构成材料1a的状态。关于该介电层的除去方法，可以考虑到几种方法，但是优选采用以下所述的2种方法中的任一种。应优选采用的一种方法是代表化学处理的除胶渣(desmear)处理，而另一种方法是代表机械处理的喷砂(blast)处理(特别是，湿式喷砂处理)。
对采用前者的除胶渣处理的情形进行说明。所谓除胶渣处理是一种使用用于除去毛刺(バリ)状的树脂(smear：污点)的除胶渣处理液所进行的处理，其中，该毛刺状的树脂是对成为印刷电路板的通孔的贯通孔进行钻孔加工时等产生的，并且，该药剂可以使用市场上广泛销售的试剂。使用该除胶渣处理液溶解从电路间间隙等露出的介电层的有机成分，从而除去介电层。在介电层中如上所述的有机成分少，而且，该有机成分能够容易地被除胶渣处理液溶解。进行该除胶渣处理时，优选预先剥离在蚀刻形成第一电极电路时使用的抗蚀层。
后者的喷砂处理是指干式喷砂处理及湿式喷砂处理两种。但是，若考虑进行了喷砂处理后的研磨面的完成状况以及电路面损伤的减轻要求，则优选采用湿式喷砂处理。该湿式喷砂处理是一种使用使将微粒粉状体的研磨剂分散在水中的浆料状研磨液成为高速水流而与被研磨面冲撞，从而也能够进行微粒领域的研磨。该湿式喷砂处理与在干燥的环境下进行的干式喷砂处理相比，具有能够实现极其精细且损伤小的研磨的特点。采用该湿式喷砂处理研磨除去从电路之间的间隙等露出的介电层，从而除去不必要的介电层。在喷砂处理中，为了防止由研磨剂的冲撞所导致的电路部的损伤，而优选以图5所示的工艺除去所露出的介电层。即，完成形成第一电极电路的蚀刻后，如图5(I)所示，不剥离抗蚀层21而直接使用它，并进行喷砂处理而形成如图5(II)所示的状态。由此，抗蚀层21成为冲撞的研磨剂的缓冲层，从而能够防止第一电极电路受到损伤。然后，通过剥离抗蚀剂，而形成图5(III)的状态。
[介电层构成材料的实施方式]
通过以上所述的介电层构成材料的制造方法得到的介电层构成材料大致区分为三种。
第一介电层构成材料是一种使用第一导体层4a/介电层3/第二导体层4b的3层结构的覆金属箔电介体2a，并经过上述第一电极电路形成工序及介电层除去工序，而形成由第一电极电路5、位于第一电极电路5下的电介质层3、以及第二导体层4b的层构成的材料。图2(c)表示了该层结构。该介电层构成材料将第一电极电路5作为电容器电路的上部电极、且将第二导体层4b直接用作下部电极而用于形成多层印刷电路板的内置电容器电路层。另外，也可以在该第一介电层构成材料的任一表面上进一步以层积状态设置绝缘树脂层与导体层，然后蚀刻加工第二导体层而形成所期望的电路形状。
第二种介电层构成材料是一种使用具有第一导体层4a/介电层3/第二导体层4b/绝缘层7/第三导体层4的5层结构的覆金属箔电介体2b，并经过上述第一电极电路形成工序以及介电层除去工序，而形成由第一电极电路5、位于第一电极电路5下的电介质层3、第二导体层4b、绝缘层7以及第三导体层4的层结构构成的材料。图16(c)表示了该层结构。该介电层构成材料能够将第一电极电路5作为电容器电路的上部电极、且将第二导体层4b直接作为下部电极而使用。另外，如图16(d)所示，在除去介电层3后，蚀刻加工第二导体层4b而形成下部电极电路8，从而能够作为形成多层印刷电路板的内置电容器电路层的用途而使用。
第三种介电层构成材料的特征在于，使用具有第一导体层4a/介电层3/第二导体层4b/支撑体层13的4层结构的覆金属箔电介体2c，并经过上述第一电极电路形成工序及介电层除去工序，而形成具有第一电极电路5、位于第一电极电路5下的电介质层3、第二导体层4b以及支撑体层13的层结构。由于该支撑体层13的存在，因此，即使第一导体层4a/介电层3/第二导体层4b的总厚度很薄，也能够确保良好的操作性。图13(a)表示了该层结构。可以在除去介电层后对第二导体层4b进行蚀刻加工而形成如图13(c)所示的第二电极电路8的形状，并保留支撑体层13的状态下使用该介电层构成材料，而且，也可以在将其粘合到其它基材或内层芯材上后除去支撑体层13。即，该介电层构成材料也能够作为形成多层印刷电路板的内置电容器电路层的用途使用。
在上述介电层构成材料中，对于第一导体层4a、介电层3、第二导体层4b、绝缘层7、第三导体层4、支撑体层13的厚度，并没有特别的限定。因为在不必要的部位上不存在介电层，因此，即使在形成有内置电容器层的电容器电路的同一面内形成信号电路，在传送信号时的介电损耗小，故也能够埋入电感器等其它的电路元件，从而能够大幅度地缓和电路设计的制约条件，而且，上述内置电容器层是使用该介电层构成材料制造的。而且，也在介电层的两表面上具有导体层的在两面覆金属箔介电层的阶段就能够进行耐电压测定，具有采用介电层构成材料所得到的内置电容器电路的多层印刷电路板的生产成品率高，且具有极高的品质，其中，上述介电层构成材料是通过该制造方法得到的。另外，对于第一导体层4a、介电层3、第二导体层4b、绝缘层7、第三导体层4、支撑体层13的厚度，并没有特别的限定。
[制造电容器电路形成部件的实施方式]
关于使用上述介电层构成材料的电容器电路形成部件的制造方法，只要具有在介电层构成材料上已被形成的第一电极、以及在中间夹着介电层而位于第一电极的下部的第二导体层的与第一电极对峙的位置上能够形成第二电极即可，并没有特别的限定。但是，因为作为起始原料使用的覆金属箔电介体中至少包括三种概念，因此，本发明的电容器电路形成部件的制造包括以下所示的三种制造方法。
第一种电容器电路形成部件的制造方法使用图19(a)(＝图1(a))所示的第一导体层4a/介电层3/第二导体层4b的3层结构的覆金属箔电介体2，并通过上述方法，如图19(b)所示，形成第一电极电路5，如图19(c)所示，通过除去露出的介电层3而制造介电层构成材料1。然后，为了使该介电层构成材料1的第二导体层4b成为所期望形状的电路，除去第二导体层4b的不必要的部分而形成第二电极电路6，从而制造图19(d)所示的芯片状电容器电路形成部件25。
第二种电容器电路形成部件的制造方法使用图16(a)(＝图1(b))所示的具有第一导体层4a/介电层3/第二导体层4b/绝缘层7/第三导体层4的5层结构的覆金属箔电介体2’，如图16(b)所示，形成第一电极电路5，如图16(c)所示，通过除去露出的介电层而制造介电层构成材料1。然后，为了使该介电层构成材料1的第二导体层4b成为所期望形状的电路，除去第二导体层4b的不必要的部分而形成第二电极电路6，从而制造图16(d)所示的具有电容器电路层18/绝缘层7/第三导体层4的层结构的板状电容器电路形成部件17a。
第三种电容器电路形成部件的制造方法使用图1(c)所示的具有第一导体层4a/介电层3/第二导体层4b/支撑体层13的4层结构的覆金属箔电介体2c，并通过上述方法而制造介电层构成材料1c，进而除去该介电层构成材料1c的第二导体层的不必要的部分而形成图20(a)所示的第二电极电路6，从而制造电容器电路层18/支撑体层13的层结构的板状电容器电路形成部件17b。
[本发明的电容器电路形成部件的实施方式]
本发明的电容器电路形成部件是通过进一步加工如上所述的介电层构成材料1a、1b、1c而得到的，因此，与该介电层构成材料同样，能够大致区分为三种。
第一种电容器电路形成部件使用图19(a)所示的第一导体层4a/介电层3/第二导体层4b的3层结构的覆金属箔电介体2a，并通过上述方法形成第一电极电路5而使其处于图19(b)的状态，然后继续除去所露出的介电层3，从而制造图19(c)所示的介电层构成材料1a。然后，为了将该介电层构成材料1a的第二导体层4b加工为第二电极电路6而除去不必要的部位(部分)，从而形成以各自分离的状态得到的芯片状电容器电路形成部件25。该芯片状电容器电路形成部件25中间夹着各向异性导电膜、或中间夹着绝缘树脂板或半固化片而与第三导体层粘合，从而，如图19(d)所示，能够作为埋入在绝缘层7内的任意位置的各自分离的芯片状电容器电路而使用。
进而，如图20(a)所示，在芯片状电容器电路形成部件25的介电层构成材料1a的阶段，也可以中间夹着粘合剂而将PET、聚酰胺树脂等粘合在第一电极电路5上而作为树脂制支撑体26使用。此时，如图20(b)所示，在第二导体层4b的表面上设置刻画图案的抗蚀层21而蚀刻第二导体层4b，从而加工成图20(c)所示的状态。然后，在维持该状态的情况下粘合绝缘层7(例如，玻璃-环氧半固化片)及金属层4，然后剥离除去树脂制支撑体26，从而能够加工成图20(d)所示的状态。另外，作为树脂制支撑体2，可采用与构成抗蚀层21同样的抗蚀剂材料。在这种情形下，在蚀刻第二导体层4b时，能够防止蚀刻液的溅液等损伤已被形成的第一电极电路5，从而能够实现图19(d)所示的各自分离的芯片状电容器电路形成部件25的高品质化。
第二种电容器电路形成部件使用图16(a)所示的具有第一导体层4a/介电层3/第二导体层4b/绝缘层7/第三导体层4的5层结构的覆金属箔电介体2b，通过上述方法而形成第一电极电路5，并使其处于图16(b)的状态，而且继续除去露出的介电层3，从而制造如图16(c)所示的介电层构成材料1b。然后，为了将该介电层构成材料1b的第二导体层4b加工成第二电极电路6而除去不必要的部位(部分)，从而能够得到图16(d)所示的电容器电路层18/绝缘层7/第三导体层4的层结构的板状电容器电路形成部件17a。该层结构的板状电容器电路形成部件17a能够使用于与图15所示同样的工艺的多层印刷电路板。
第三种电容器电路形成部件使用图1(c)所示的具有第一导体层4a/介电层3/第二导体层4b/支撑体层13的4层结构的覆金属箔电介体2c，通过上述方法而形成第一电极电路5，并继续除去露出的介电层3(省略该过程的图示)，从而制造出图13(a)所示的介电层构成材料1c。然后，如图13(b)的例示所记载，在第一电极电路5上设置抗蚀层21，并除去第二导体层4b的不必要部分而形成第二电极电路(图13中表示为下部电极8)，从而能够得到电容器电路层18/支撑体层13的层结构的板状电容器电路形成部件17b。该电容器电路层18/支撑体层13的层结构的板状电容器电路形成部件17b进一步剥离支撑体层13，从而能够得到与上述同样的各自分离的芯片状电容器电路形成部件25。另外，也优选采用如下的使用方法：视为与上述芯片状电容器电路形成部件25被临时粘合在树脂制支撑体26上的状态同样的状态，并在电容器电路层18/支撑体层13维持原样的状态下，将电容器电路层18埋入层积到基材内(例如，由在粘合到内层芯材上时所使用的半固化片构成的绝缘层)，然后剥离支撑体层。
[具有本发明的内置电容器电路的多层印刷电路板]
使用本发明的介电层构成材料及/或电容器电路形成部件，并按照通用的方法能够制造具有内置电容器电路的多层印刷电路板，而且，该多层印刷电路板是具有高品质的内置电容器电路的制品。对于这里所说的多层印刷电路板的制造方法，并没有特别的限制，可以在介电层构成材料的两表面上形成绝缘层及导体层，而且，用于确保电容器部与外层电路的电导通的导通孔等可以基于通用的方法在任意的时刻加工成任意的形状。
当将介电层构成材料及/或电容器电路形成部件与已经具有内层电路的芯材粘合在一起而制作多层印刷电路板时，作为与内层电路实现电导通的方法，可利用各向异性导电膜、或可以采用贯通突块(bump)方式或激光成孔方式等通用方法。进而，同样地，也使用现有技术轻易地实现通过组合多个介电层构成材料及/或电容器电路形成部件所进行的多层化。
在最通常的具有内置电容器电路的多层印刷电路板的制造工序中，当在电容器电路形成部件的两表面上形成绝缘层及导体层时，如图3(d)所示，使用最常用的半固化片7以及金属箔4而加工成图3(e)的状态，并进行所需的导通孔加工，然后加工位于两表面的外层上的金属箔而形成外层电路22，从而制作图4(f)所示的多层印刷电路板20。另外，在附图中表示在多层印刷电路板20设置有导通孔23、且形成电镀层24以确保层间导通的状态。
在上述方法中，也可以使用已形成有内层电路的芯材来代替图3(d)所示的金属箔4、且使用各向异性导电膜来代替半固化片7而进行粘合，或者，也可以使用在必要部分形成有贯通用突块的已形成内层电路的芯材与半固化片或树脂板进行成型，从而制作新的芯材。
另外，如图6(IV)所示，也优选地，在图2(c)得到的介电层构成材料的两表面上粘合覆树脂层金属箔9，从而加工成图6(V)的状态。然后，进行必要的导通孔加工等，并对位于两表面的外层上的金属箔进行加工而形成外层电路22，从而加工成图7(VI)所示的多层印刷电路板。另外，图6(IV)所示的覆树脂层金属箔9具有用于在金属箔4的单面上构成绝缘层的树脂层10。
进而，如图8(a)所示，也优选地，在图2(c)得到的介电层构成材料的两表面上粘合覆有含骨架材料的树脂层的金属箔11，从而使其成为图8(b)的状态。然后，进行必要的导通孔加工，并加工位于两表面的外层上的金属箔而形成外层电路24，从而加工成图9(c)所示的多层印刷电路板20。另外，在附图中表示在多层印刷电路板20设置有导通孔23、且形成有电镀层24以确保层间导通的状态。另外，图8(a)所示的覆有含骨架材料的树脂层的金属箔11具有用于在金属箔4的单面上形成绝缘层的、含有骨架材料12的树脂层，通常在将确保绝缘层厚度等作为目的时被使用。
另外，在图10(a)～12(g)中表示为了将第二电极电路表面作为内层电路的一部分来使用而与内层电路的金属粘合后形成电路的工序。与此相对，以防止脱层(delamination)等为目的而在埋入第二电极电路侧布线图案的状态下要进行配置时，优选使用图13(c)所示的电容器电路形成部件经过图14或图15的工艺而进行多层化，此时建议作为第二导体层而使用具有载体的金属箔，并在进行多层层积后剥离载体而形成具有图14(c)或图15(c)的剖面层结构的多层电路印刷板。
进而，也可以采用作为上述支撑体层而粘合第三导体层的图16的方法、或与形成有内层电路的芯材粘合在一起的图17～18的工序而形成介电层构成电路。
实施例1
[介电层构成材料的制造]
工序a(第一电极构成工序)：首先制造粘合剂树脂溶液。在制造该粘合剂树脂溶液时，作为25重量份的酚醛清漆型环氧树脂、25重量份的可溶于溶剂中的芳香族聚酰胺树脂聚合物、溶剂的环戊酮的混合清漆，使用在市场上售售的日本化药株式会社制造的BP3225-50P而作为原料。而且，往该混合清漆中，作为固化剂的清漆型酚醛树脂而添加明和化成株式会社制造的MEH-7500，而且作为固化促进剂而添加四国化成制造的2E4MZ，从而制成按照如下所示的配合比例的树脂混合物。
粘合剂树脂组成：酚醛清漆型环氧树脂    39重量份
芳香族聚酰胺树脂聚合物                39重量份
清漆型酚醛树脂                        22重量份
固化促进剂                            0.1重量份
进一步使用甲基乙基酮将该树脂混合物的树脂固体成分调制成30重量％，从而制成粘合剂树脂溶液。然后，在该粘合剂树脂中混合分散作为具有如下所示的粉状体特性的电介体填充料F的钛酸钡粉末，制成如下组分的含电介体填充料树脂溶液。
电介体填充料的粉状体特性：平均颗粒直径(DIA)  0.25μm
体积累积颗粒直径(D50)                        0.5μm
凝聚度(D50/DIA)                              2.0
含电介体填充料树脂溶液：粘合剂树脂溶液       83.3重量份
钛酸钡粉末                                   100重量份
使用边缘涂敷器涂敷以如上所述的方法制造出的含电介体填充料树脂溶液，使得在第一铜箔的单面上形成规定厚度的含电介体填充料树脂膜，再风干5分钟，然后在140℃的加热环境中进行3分钟的干燥处理，从而形成了半固化状态的20μm厚的电介质层。
电介质层的形成一结束，则使第二铜箔(与第一铜箔相同的电解铜箔)的单面与该电介质层接触并进行层积，并在180℃×60分钟的加热条件下进行热压成型，从而形成在介电层的两表面上具有铜箔层的覆金属箔电介体。在该阶段进行了层间耐电压测定，但在施加500V的电压的检查中得到了良好结果。另外，测定了电介质层的比介电常数的结果显示出ε＝20的非常良好的值，这表明得到了电容量高的电容器。
对于通过如上所述的方法制造的覆金属箔电介体的单面上的第一铜箔面进行最终处理，并在该表面上粘合干膜而形成了抗蚀层。然后，对其两表面的抗蚀层进行曝光、显影而形成用于形成第一电极电路的蚀刻图案。然后，用氯化铜蚀刻液进行蚀刻而形成第一电极电路。
工序b(介电层除去工序)：在该介电层除去工序中的电路表面上保留抗蚀剂的状态下，除去电路部以外区域的所露出的介电层。此时除去介电层的方法为：采用湿式喷砂处理，使浆料状研磨液(研磨剂浓度为14体积％)作为以0.20MPa的水压从长90mm、宽2mm的狭缝喷嘴喷出的高速水流而冲撞被研磨面，从而研磨除去不必要的介电层的方法，其中，上述浆料状研磨液是将作为中心颗粒直径为14μm的微粒粉状体的氧化铝研磨剂分散在水中而得到的。在该湿式喷砂处理结束后，进行抗蚀剂的剥离，并通过水洗、干燥而成为与图2(c)同样的状态，从而得到介电层构成材料。
[多层印刷电路板的制造]
在使用结束上述介电层除去的介电层构成材料的情况下，需要填埋在进行多层化层积时露出的介电层被除去而变深的第一电极电路间的缝隙。因此，如图3(d)所示，为了在介电层构成材料的两表面上设置绝缘层及导体层，而将100μm厚的半固化片与铜箔叠合，并在180℃×60分钟的加热条件下进行热压成型而加工成图3(e)所示的状态。
然后，蚀刻加工图3(e)所示的外层的导体层而形成导通孔等，并加工外层电路9，从而得到图4(f)。由于此时的蚀刻方法以及导通孔的形成等与形成第一电极电路时的蚀刻相同，因此为了避免重复说明，而在这里省略其说明。通过如上所述的处理，制造出了具有内置电容器电路的多层印刷电路板20。其结果，得到了极其良好的多层印刷电路板。
实施例2
该实施例2中的制造方法与实施例1基本相同，所不同的仅是介电层的除去方法。因此，对于重复说明的工序省略描述，并仅对介电层的除去方法进行说明。
在该实施例中的介电层除去方法作为除胶渣处理而使用在市场上销售的除胶渣来液溶解除去了多余的介电层。
通过如上所述的处理，而制造出了具有内置电容器电路的多层印刷电路板20。其结果，得到了极其良好的多层印刷电路板。
实施例3
[具有支撑体层的电容器电路形成部件的制造]
如前所述，使用具有载体箔的铜箔而作为第二导体层。该具有载体箔的铜箔可分为易剥离型及易蚀型，且可同时使用，但优选使用可使工序简化的易剥离型，在其中，也使用了在接合界面上没有使用重金属、且作为在载体箔与导体层之间具有取代基的三唑基化合物的1，2，3-苯并三唑、羧基苯并三唑等具有有机接合界面的物质。
在经过上述工序a及工序b而完成了介电层除去的介电层构成材料的图13(a)的第一导体层表面上粘合干膜，并进行曝光、显影而形成了蚀刻图案，如图13(b)所示。然后，使用铜蚀刻液蚀刻第一导体层而形成了第一电极图案，并使用碱性溶液进行抗蚀剂的剥离，然后进行水洗而得到了如图13(c)的剖面形状的、具有支撑体层的电容器电路形成部件。
实施例4
[芯片状电容器电路形成部件1的制造-1]
制成比通过实施例1(介电层构成材料的制造工序)的方法得到的图19(c)所示的、完成了介电层除去的介电层构成材料的第一电极图案稍大的尺寸的冲压模，并通过冲压法对第二导体层进行冲压加工，从而得到了分断了的芯片状电容器电路形成部件，如19(d)所示。在通过该方法得到的芯片状电容器电路形成部件中，没有发生直接对两面覆导体层电介体时发生的第一电极电路与第二电极电路之间的短路，从而得到了良好的结果。
实施例5
[芯片状电容器电路形成部件1的制造-2]
如图20(a)所示，在通过实施例1(介电层构成材料的制造工序)的方法得到的完成了介电层除去的介电层构成材料的第一电极图案的整个表面上被覆干膜，并进行曝光而制成整个表面的抗蚀剂兼支撑膜。接下来，在第二导体层的表面上也粘贴干膜，并曝光后显影蚀刻图案，如图20(b)所示，形成了第二电极图案的抗蚀剂。然后进行蚀刻，并剥离抗蚀层而得到了形成有第二电极电路的电容器板，如图20(c)所示。此时，第一导体层使用了镍箔，第二导体层使用了铜箔，因此，蚀刻第一导体层时能够使用氯化铜等的酸类，蚀刻第二导体层时能够使用过硫酸铵等碱类，从而通过蚀刻加工第二电极电路时能够回避对第一电极电路的损害。在通过该方法得到的电容器板中，没有发生直接对两面覆导体层电介体进行冲压加工时发生的第一电极电路与第二电极电路之间的短路，从而得到了良好的结果。
实施例6
[电容器板2的制造]
剥离除去在实施例3中得到的图21(a)的剖面形状的、具有支撑体层的电容器电路形成部件的支撑体层，从而得到了分断了的芯片状电容器电路形成部件，如图21(b)所示。若采用该方法，则由于在芯片状电容电路形成部件上已经独立形成有第一电极电路及第二电极电路的组合，故仅通过除去支撑体即可得到电容器板，因此，在两电极之间没有发生短路，而且得到了良好的结果。
产业上的可利用性
本发明的介电层构成材料及电容器电路形成部件主要采用覆金属箔电介体来制造，因此能够进行覆金属箔电介体的耐电压测定。因此，通过预先在覆金属箔电介体的状态下进行耐电压测定，而即使作为介电层构成材料，也能够保证具有使用该介电层构成材料及/或电容器形成部件来制造的内置电容器电路的多层印刷电路板的电容器性能。而且，本发明的介电层构成材料及电容器电路形成部件，在除了构成电容器的部位之外的不必要的部位上不存在介电层，因此，被加工成多层印刷电路板时，对位于电容器附近的信号电路等不产生恶劣影响，从而能够容易地埋入设置电感器等其它的电路元件，因此大幅度扩大了电路设计的允许范围。
附图的简单说明
图1是从层结构所想到的使用于本发明中的覆金属箔电介体的多样性的示意性剖面图。
图2是表示内置有电容器电路的多层印刷电路板的制造流程的示意图(图2中包括介电层构成材料的制造工艺)。
图3是表示内置有电容器电路的多层印刷电路板的制造流程的示意图。
图4是表示内置有电容器电路的多层印刷电路板的制造流程的示意图。
图5是表示使用喷砂处理时的介电层的除去方法的步骤的示意图。
图6是表示内置有电容器电路的多层印刷电路板的制造流程的示意图(在介电层构成材料的两表面上粘合覆树脂金属箔的情形)。
图7是表示内置有电容器电路的多层印刷电路板的制造流程的示意图(在介电层构成材料的两表面上粘合覆树脂金属箔的情形)。
图8是表示内置有电容器电路的多层印刷电路板的制造流程的示意图(在介电层构成材料的两表面上粘合覆有含骨架材料树脂的金属箔的情形)。
图9是表示内置有电容器电路的多层印刷电路板的制造流程的示意图(在介电层构成材料的两表面上粘合覆有含骨架材料树脂的金属箔的情形)。
图10是表示内置有电容器电路的多层印刷电路板的制造流程的示意图。
图11是表示内置有电容器电路的多层印刷电路板的制造流程的示意图。
图12是表示内置有电容器电路的多层印刷电路板的制造流程的示意图。
图13是表示板状电容器电路形成部件的制造流程的示意图。
图14是表示内置有在绝缘层中埋入第二电极的电容器电路的多层印刷电路板材料的制造流程的示意图。
图15是表示内置有在绝缘层中埋入第二电极、且第一电极与内层电路导通的电容器电路的多层印刷电路板的制造流程的示意图。
图16是表示粘贴第三导体层而作为支撑体层的板状电容器电路形成部件的制造流程的示意图。
图17是表示在使覆金属箔电介体与内层用芯材维持导通的同时粘贴在一起而作为支撑体层后、制造电容器电路形成部件的流程的示意图。
图18是表示在使覆金属箔电介体与内层用芯材维持导通的同时粘贴在一起而作为支撑体层后、制造电容器电路形成部件的流程的示意图。
图19是表示制造内置有采用芯片状电容器电路形成部件的电容器电路的多层印刷电路板材料的流程的示意图。
图20是表示制造在第一电极侧设置树脂膜性支撑体而形成第二电极、且具有埋入电容器电路的多层印刷电路板材料的流程的示意图。
图21是表示使用在第二电极侧具有支撑体的板状电容器电路形成部件而制造具有埋入电容器电路的多层印刷电路板材料的流程的示意图。
图22是表示内置有电容器电路的多层印刷电路板的基于以往方法的制造流程的示意图。
图23是表示内置有电容器电路的多层印刷电路板的基于以往方法的制造流程的示意图。
图24是表示内置有电容器电路的多层印刷电路板的基于以往方法的制造流程的示意图。
附图标记的说明
1a、1b、1c、1d介电层构成材料
2a、2b、2c覆金属箔电介体
3介电层
4第三导体层(金属层)
4a第一导体层
4b第二导体层
5第一电极电路
6第二电极电路
7绝缘层(包括半固化片)
8下部电极(＝第二电极电路)
9覆树脂层金属箔
10覆树脂层金属箔的树脂层
11覆有含骨架材料树脂层的金属箔
12骨架材料
13支撑体层
15贯通导通孔
16芯材
17b、17c板状电容器电路形成部件
18电容器电路层
20多层印刷电路板
21抗蚀层
22外层电路
23导通孔
24电镀层
25芯片状电容器电路形成部件
26树脂制支撑体

Claims (18)

1.一种介电层构成材料的制造方法，是多层印刷电路板的内置电容器电路的介电层构成材料的制造方法，其特征在于，包括如下所述的工序a及工序b：
工序a为第一电极电路形成工序，使用包括第一导体层/介电层/第二导体层的3层层结构的覆金属箔电介体，对第一导体层进行蚀刻加工而形成第一电极电路；
工序b为介电层除去工序，除去从第一电极电路之间露出的介电层而作为介电层构成材料。
2.根据权利要求1所述的介电层构成材料的制造方法，其特征在于，
作为在上述工序a中使用的覆金属箔电介体，采用包括第一导体层/介电层/第二导体层的3层层结构、且在第二导电层上中间夹着绝缘层而具有第三导体层的5层结构的覆金属箔电介体。
3.根据权利要求1所述的介电层构成材料的制造方法，其特征在于，
作为在上述工序a中使用的覆金属箔电介体，采用包括第一导体层/介电层/第二导体层的3层层结构、且在第二导电层上具有支撑体的4层结构的覆金属箔电介体。
4.根据权利要求1所述的介电层构成材料的制造方法，其特征在于，
上述工序b的介电层除去工序利用化学反应进行溶解除去。
5.根据权利要求4所述的介电层构成材料的制造方法，其特征在于，
上述化学反应为除胶渣处理。
6.根据权利要求1所述的介电层构成材料的制造方法，其特征在于，
上述工序b的介电层除去工序利用机械加工的方法进行除去。
7.根据权利要求6所述的介电层构成材料的制造方法，其特征在于，
上述机械加工的方法为喷砂处理。
8.一种作为芯片状介电层构成材料的电容器电路形成部件的制造方法，其特征在于，
采用第一导体层/介电层/第二导体层的3层结构的覆金属箔电介体，并通过权利要求1所述的方法制造介电层构成材料，
进而，除去该介电层构成材料的第二导体层的不必要部分而形成第二电极电路。
9.一种电容器电路层/绝缘层/第三导体层的层结构的电容器电路形成部件的制造方法，其特征在于，
采用具有第一导体层/介电层/第二导体层/绝缘层/第三导体层的5层结构的覆金属箔电介体，并通过权利要求1所述的方法制造介电层构成材料，
进而，除去该介电层构成材料的第二导体层的不必要部分而形成第二电极电路。
10.一种电容器电路层/支撑体层的层结构的电容器电路形成部件的制造方法，其特征在于，
使用具有第一导体层/介电层/第二导体层/支撑体层的4层结构的覆金属箔电介体，并通过权利要求1所述的方法制造介电层构成材料，
进而，除去该介电层构成材料的第二导体层的不必要部分而形成第二电极电路。
11.一种介电层构成材料，采用第一导体层/介电层/第二导体层的3层结构的覆金属箔电介体，并通过权利要求1所述的方法制造，其特征在于，
具有第一电极电路、位于第一电极电路下的电介质层、以及第二导体层的层结构。
12.一种介电层构成材料，采用具有第一导体层/介电层/第二导体层/绝缘层/第三导体层的5层结构的覆金属箔电介体，并通过权利要求1所述的方法制造，其特征在于，
具有第一电极电路、位于第一电极电路下的电介质层、第二导体层、绝缘层以及第三导体层的层结构。
13.一种介电层构成材料，采用具有第一导体层/介电层/第二导体层/支撑体层的4层结构的覆金属箔电介体，并通过权利要求1所述的方法制造，其特征在于，
具有第一电极电路、位于第一电极电路下的电介质层、第二导体层以及支撑体层的层结构。
14.一种通过权利要求8所述的方法制造的芯片状电容器电路形成部件。
15.一种通过权利要求9所述的方法制造的电容器电路层/绝缘层/第三导体层的层结构的电容器电路形成部件。
16.一种通过权利要求10所述的方法制造的电容器电路层/支撑体层的层结构的电容器电路形成部件。
17.一种具有内置电容器电路的多层印刷电路板，其特征在于，
采用权利要求11～13中任一项所述的介电层构成材料而获得。
18.一种具有内置电容器电路的多层印刷电路板，其特征在于，
采用权利要求14～16中任一项所述的电容器电路形成部件而获得。
CNA2005800271407A 2004-08-11 2005-08-09 介电层构成材料的制造方法及由该制造方法获得的介电层构成材料、用介电层构成材料制造电容器电路形成部件的方法及由该制造方法获得的电容器电路形成部件、以及用该介电层构成材料或 /及电容器电路形成部件获得的多层印刷电路板 Pending CN101019476A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004234872 2004-08-11
JP234872/2004 2004-08-11

Publications (1)

Publication Number Publication Date
CN101019476A true CN101019476A (zh) 2007-08-15

Family

ID=35839358

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2005800271407A Pending CN101019476A (zh) 2004-08-11 2005-08-09 介电层构成材料的制造方法及由该制造方法获得的介电层构成材料、用介电层构成材料制造电容器电路形成部件的方法及由该制造方法获得的电容器电路形成部件、以及用该介电层构成材料或 /及电容器电路形成部件获得的多层印刷电路板

Country Status (6)

Country Link
US (1) US8205329B2 (zh)
JP (1) JPWO2006016589A1 (zh)
KR (1) KR20070049197A (zh)
CN (1) CN101019476A (zh)
TW (1) TWI271756B (zh)
WO (1) WO2006016589A1 (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102497749A (zh) * 2011-12-16 2012-06-13 东莞生益电子有限公司 Pcb多层板内埋入电容的方法
CN103247860A (zh) * 2012-02-09 2013-08-14 深圳光启创新技术有限公司 一种超材料的制备方法及超材料
CN103945644B (zh) * 2014-05-13 2016-08-31 邢台市海纳电子科技有限责任公司 齐平线路板及其制作方法
CN106604572A (zh) * 2015-10-14 2017-04-26 大德电子株式会社 空腔印刷电路板的制作方法
CN107124833A (zh) * 2016-02-24 2017-09-01 大德电子株式会社 印刷电路板的制造方法
CN107404806A (zh) * 2016-05-18 2017-11-28 德昌电机(深圳)有限公司 印刷电路板及电机
CN107507819A (zh) * 2017-08-11 2017-12-22 华进半导体封装先导技术研发中心有限公司 一种基于电容芯板的无源器件集成方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7841075B2 (en) * 2007-06-19 2010-11-30 E. I. Du Pont De Nemours And Company Methods for integration of thin-film capacitors into the build-up layers of a PWB
JP2009070938A (ja) * 2007-09-12 2009-04-02 Cmk Corp 部品内蔵型多層プリント配線板及びその製造方法
TWI490900B (zh) * 2008-02-04 2015-07-01 微智半導體股份有限公司 微機電之電容補償結構及其方法
KR101156924B1 (ko) * 2010-10-12 2012-06-21 삼성전기주식회사 인쇄회로기판의 제조방법
JP2013074270A (ja) * 2011-09-29 2013-04-22 Nec Toppan Circuit Solutions Inc リジッドフレキシブルプリント配線板の製造方法
CN203151864U (zh) * 2013-03-05 2013-08-21 奥特斯(中国)有限公司 印制电路板
JP2015095587A (ja) * 2013-11-13 2015-05-18 日本特殊陶業株式会社 多層配線基板
KR20190058695A (ko) * 2014-02-21 2019-05-29 미쓰이금속광업주식회사 내장 캐패시터층 형성용 동장 적층판, 다층 프린트 배선판 및 다층 프린트 배선판의 제조 방법
US9686862B2 (en) * 2014-09-23 2017-06-20 Finisar Corporation Capacitors for multilayer printed circuit boards
US9744624B2 (en) * 2015-06-17 2017-08-29 Kinsus Interconnect Technology Corp. Method for manufacturing circuit board
JP6628544B2 (ja) 2015-10-07 2020-01-08 富士通株式会社 配線基板の製造方法
WO2017154167A1 (ja) * 2016-03-10 2017-09-14 三井金属鉱業株式会社 多層積層板及びこれを用いた多層プリント配線板の製造方法
US9888574B1 (en) * 2017-01-05 2018-02-06 Micron Technology, Inc. Apparatus and methods for via connection with reduced via currents
JP7455516B2 (ja) * 2019-03-29 2024-03-26 Tdk株式会社 素子内蔵基板およびその製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4882454A (en) * 1988-02-12 1989-11-21 Texas Instruments Incorporated Thermal interface for a printed wiring board
JPH08125302A (ja) 1994-10-20 1996-05-17 Hokuriku Electric Ind Co Ltd コンデンサ付き回路基板及び該回路基板を用いた多層回路基板
JPH09116247A (ja) 1995-10-16 1997-05-02 Oki Purintetsudo Circuit Kk コンデンサー内蔵ビルドアップ型プリント配線基板の製造方法及びそのプリント配線基板並びにこの基板へのコンデンサーの実装構造
JPH1076699A (ja) * 1996-09-04 1998-03-24 Brother Ind Ltd 電極基板
US6141870A (en) * 1997-08-04 2000-11-07 Peter K. Trzyna Method for making electrical device
US6349456B1 (en) * 1998-12-31 2002-02-26 Motorola, Inc. Method of manufacturing photodefined integral capacitor with self-aligned dielectric and electrodes
JP2000323845A (ja) 1999-05-14 2000-11-24 Sony Corp 電子回路実装用基板の製造方法
JP4224190B2 (ja) 2000-06-20 2009-02-12 パナソニック電工株式会社 プリント配線板の製造方法及びプリント配線板
US6827769B2 (en) * 2001-05-10 2004-12-07 Pitney Bowes Inc. Photosensitive optically variable ink heterogeneous compositions for ink jet printing
JP2003011270A (ja) * 2001-07-02 2003-01-15 Jsr Corp 導電性箔付き誘電体層およびこれを用いたコンデンサ、ならびにその形成方法
JP2005086141A (ja) * 2003-09-11 2005-03-31 Toppan Printing Co Ltd 配線基板
US7444727B2 (en) * 2006-03-10 2008-11-04 Motorola, Inc. Method for forming multi-layer embedded capacitors on a printed circuit board
TWI299646B (en) * 2006-06-06 2008-08-01 Via Tech Inc A circuit board and manufacturing method thereof

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102497749A (zh) * 2011-12-16 2012-06-13 东莞生益电子有限公司 Pcb多层板内埋入电容的方法
CN103247860A (zh) * 2012-02-09 2013-08-14 深圳光启创新技术有限公司 一种超材料的制备方法及超材料
CN103945644B (zh) * 2014-05-13 2016-08-31 邢台市海纳电子科技有限责任公司 齐平线路板及其制作方法
CN106604572A (zh) * 2015-10-14 2017-04-26 大德电子株式会社 空腔印刷电路板的制作方法
CN107124833A (zh) * 2016-02-24 2017-09-01 大德电子株式会社 印刷电路板的制造方法
CN107124833B (zh) * 2016-02-24 2019-04-23 大德电子株式会社 印刷电路板的制造方法
CN107404806A (zh) * 2016-05-18 2017-11-28 德昌电机(深圳)有限公司 印刷电路板及电机
US10637334B2 (en) 2016-05-18 2020-04-28 Johnson Electric International AG Printed circuit board and motor
CN107404806B (zh) * 2016-05-18 2020-12-01 德昌电机(深圳)有限公司 印刷电路板及电机
CN107507819A (zh) * 2017-08-11 2017-12-22 华进半导体封装先导技术研发中心有限公司 一种基于电容芯板的无源器件集成方法
CN107507819B (zh) * 2017-08-11 2019-12-20 华进半导体封装先导技术研发中心有限公司 一种基于电容芯板的无源器件集成方法

Also Published As

Publication number Publication date
WO2006016589A1 (ja) 2006-02-16
KR20070049197A (ko) 2007-05-10
US8205329B2 (en) 2012-06-26
TWI271756B (en) 2007-01-21
JPWO2006016589A1 (ja) 2008-05-01
TW200614292A (en) 2006-05-01
US20080289865A1 (en) 2008-11-27

Similar Documents

Publication Publication Date Title
CN101019476A (zh) 介电层构成材料的制造方法及由该制造方法获得的介电层构成材料、用介电层构成材料制造电容器电路形成部件的方法及由该制造方法获得的电容器电路形成部件、以及用该介电层构成材料或 /及电容器电路形成部件获得的多层印刷电路板
US8062539B2 (en) Method for manufacturing multilayer printed wiring board and multilayer printed wiring board obtained by the same
US7444727B2 (en) Method for forming multi-layer embedded capacitors on a printed circuit board
KR100923895B1 (ko) 프린트 배선판
KR101135912B1 (ko) 프린트 배선판
US3606677A (en) Multilayer circuit board techniques
US7056800B2 (en) Printed circuit embedded capacitors
US7429510B2 (en) Method of making a capacitive substrate using photoimageable dielectric for use as part of a larger circuitized substrate, method of making said circuitized substrate and method of making an information handling system including said circuitized substrate
EP1696716A1 (en) Multilayer printed wiring board
KR20080031298A (ko) 수동 전기 물품
US20070010065A1 (en) Method of making a capacitive substrate for use as part of a larger circuitized substrate, method of making said circuitized substrate and method of making an information handling system including said circuitized substrate
KR100861618B1 (ko) 내장형 캐패시터의 공차 향상을 위한 인쇄회로기판 및 그제조방법
KR20080013000A (ko) 다층 프린트 배선판
JP2002536825A (ja) 受動電気物品、その回路物品、および受動電気物品を含む回路物品
US20060137904A1 (en) Multilayer printed wiring board and method of manufacturing the same
US7138068B2 (en) Printed circuit patterned embedded capacitance layer
US20050135074A1 (en) Printed circuit dielectric foil and embedded capacitors
JPH11340367A (ja) 多層配線基板およびその製造方法
US8501575B2 (en) Method of forming multilayer capacitors in a printed circuit substrate
JP4453301B2 (ja) 配線基板の製造方法
JPS6146999B2 (zh)
JP2007324298A (ja) 配線基板の製造方法
JP2003249736A (ja) プリント配線板及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20070815