CN107507819B - 一种基于电容芯板的无源器件集成方法 - Google Patents

一种基于电容芯板的无源器件集成方法 Download PDF

Info

Publication number
CN107507819B
CN107507819B CN201710687026.1A CN201710687026A CN107507819B CN 107507819 B CN107507819 B CN 107507819B CN 201710687026 A CN201710687026 A CN 201710687026A CN 107507819 B CN107507819 B CN 107507819B
Authority
CN
China
Prior art keywords
circuit
layer
dielectric layer
capacitor core
passive device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710687026.1A
Other languages
English (en)
Other versions
CN107507819A (zh
Inventor
李君�
张静
郭学平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Center for Advanced Packaging Co Ltd
Original Assignee
National Center for Advanced Packaging Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Center for Advanced Packaging Co Ltd filed Critical National Center for Advanced Packaging Co Ltd
Priority to CN201710687026.1A priority Critical patent/CN107507819B/zh
Publication of CN107507819A publication Critical patent/CN107507819A/zh
Application granted granted Critical
Publication of CN107507819B publication Critical patent/CN107507819B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明公开了一种基于电容芯板的无源器件集成结构，包括：电容材料层；位于电容材料层第一面的第一电路；位于电容材料层与第一面相对的第二面的第二电路；覆盖第一电路及部分电容材料层第一面的第一介质层；覆盖第二电路及部分电容材料层第二面的第二介质层；贯穿第一介质层且与第一电路电连接的若干第一导电通孔；贯穿第二介质层且与第二电路电连接的若干第二导电通孔；位于第一介质层外表面的第三电路及第一保护层，所述第三电路与所述第一导电通孔电连接，以及位于第二介质层外表面的第四电路及第二保护层，所述第四电路与所述第二导电通孔电连接。

Description

一种基于电容芯板的无源器件集成方法
技术领域
本发明涉及封装基板领域，尤其涉及一种集成无源器件的封装基板的制作方法。
背景技术
为了满足电子产品越来越向小型化、智能化、高性能以及高可靠性方向发展，芯片的小型化、智能化、高性能化除对芯片本身性能和功能有极致要求之外，对芯片封装技术的要求也不断提升。而封装基板的技术进步是封装技术整体提升的关键要素。为了实现模块级、系统级封装要求，需要在基板上进行多层的重新布线设计(RDL)，并根据系统设计需求在基板上形成埋入器件的集成。如射频模块的基板多集成有埋入电感、电容等无源器件。
埋入式电感、电阻和电容等无源器件节约了宝贵的基板板表面空间，缩小了基板尺寸并减少了其重量和厚度。此外，将无源器件置入基板内部带来的好处并不仅仅是节约了封装基板表面的空间。基板表面焊接点将产生电感量，埋入的方式消除了焊点，也就减少了引入的电感量，从而降低了整体系统的阻抗。如埋入电容可以改善高速数字电路的电源和信号完整性，使用埋容技术可以将电源和地之间的交流阻抗降低到10毫欧姆，这比传统的PCB改善将近20倍。同时由于消除了焊点，可靠性也得到了提高(焊点是封装基板上最容易引入故障的部分之一)。因此，无源器件的埋入基板设计，将减短导线的长度、允许更紧凑的器件布局并提高电气性能。
为了更好的提升封装结构的小型化并降低成本，在基板内制作无源器件逐渐被研究开发，其中东莞生益电子有限公司在专利“PCB多层板内埋入电容的方法”，专利号：201110426018.4中介绍了一种PCB埋入电容的方法，但该种结构仅提供电容的埋入制作且集成度不高，此外其制作工艺较复杂导致成本较高。
同时，由于埋容基板(电容芯板)较薄，普通的加成法或减成法加工工艺容易导致卡板、断板等缺陷，同时后续的工艺及材料的引入也容易给基板带来翘曲等问题。
因此，急需一种新型的基于电容芯板的无源器件集成方法来至少部分的解决上述现有技术中存在的问题。
发明内容
针对现有技术中存在的问题，根据本发明的一个实施例，提供一种基于电容芯板的无源器件集成结构，包括：电容材料层；位于电容材料层第一面的第一电路；位于电容材料层与第一面相对的第二面的第二电路；覆盖第一电路及部分电容材料层第一面的第一介质层；覆盖第二电路及部分电容材料层第二面的第二介质层；贯穿第一介质层且与第一电路电连接的若干第一导电通孔；贯穿第二介质层且与第二电路电连接的若干第二导电通孔；位于第一介质层外表面的第三电路及第一保护层，所述第三电路与所述第一导电通孔电连接，以及位于第二介质层外表面的第四电路及第二保护层，所述第四电路与所述第二导电通孔电连接。
在本发明的一个实施例中，该电容材料层为二氧化硅、氮化硅、氧化铝或有机类高介电常数材料。
在本发明的一个实施例中，该第一电路和/或第二电路中的至少一部分与所述电容材料层结合形成埋入电容设计。
在本发明的一个实施例中，该第三电路和/或第四电路中的至少一部分形成埋入电感设计。
在本发明的一个实施例中，该第一保护层和/或第二保护层为基板绿油层。
在本发明的一个实施例中，该第三电路和/或第四电路具有芯片焊盘。
在本发明的一个实施例中，该无源器件集成结构还包括通过所述芯片焊盘焊接的至少一个芯片。
根据本发明的一个实施例，提供一种基于电容芯板的无源器件集成结构的制造方法，包括：在MIM电容芯板的第一覆铜面形成第一电路；在MIM电容芯板的第一电路面层压形成第一介质层；在第一介质层形成第一通孔开口；电镀形成第一通孔及覆盖于第一介质层外表面的第一铜箔；在MIM电容芯板的第二覆铜面形成第二电路；在MIM电容芯板的第二电路面层压形成第二介质层；在第二介质层形成第二通孔开口；电镀形成第二通孔及覆盖于第二介质层外表面的第二铜箔；图形刻蚀第一铜箔，形成第三电路，并在非电路区域形成第一保护层；图形刻蚀第二铜箔，形成第四电路，并在非电路区域形成第二保护层。
在本发明的一个实施例中，在所述第三电路和/或第四电路对应位置制作芯片焊盘：
在本发明的一个实施例中，在所述芯片焊盘上焊接芯片。
本发明在多层板内使用一层电容芯板同时双面集成了电容、电感等无源器件，通过采用分别单面蚀刻电容芯板，两次压合工艺制作，可有效避免因埋容层过薄、过脆导致的卡板、断板等问题以及多种材料混合压合带来的基板翘曲问题；并通过电镀填孔的方式形成层间互连的凸块，降低了图形的制作成本，并可实现超薄基板的制作，提高了合格率。
附图说明
为了进一步阐明本发明的各实施例的以上和其它优点和特征，将参考附图来呈现本发明的各实施例的更具体的描述。可以理解，这些附图只描绘本发明的典型实施例，因此将不被认为是对其范围的限制。在附图中，为了清楚明了，相同或相应的部件将用相同或类似的标记表示。
图1示出根据本发明的一个实施例的一种基于电容芯板的无源器件集成结构100的剖面示意图。
图2A至图2K示出根据本发明的一个实施例形成一种基于电容芯板的无源器件集成结构100的过程剖面示意图。
图3示出的是根据本发明的一个实施例形成一种基于电容芯板的无源器件集成结构100的流程图300。
具体实施方式
在以下的描述中，参考各实施例对本发明进行描述。然而，本领域的技术人员将认识到可在没有一个或多个特定细节的情况下或者与其它替换和/或附加方法、材料或组件一起实施各实施例。在其它情形中，未示出或未详细描述公知的结构、材料或操作以免使本发明的各实施例的诸方面晦涩。类似地，为了解释的目的，阐述了特定数量、材料和配置，以便提供对本发明的实施例的全面理解。然而，本发明可在没有特定细节的情况下实施。此外，应理解附图中示出的各实施例是说明性表示且不一定按比例绘制。
在本说明书中，对“一个实施例”或“该实施例”的引用意味着结合该实施例描述的特定特征、结构或特性被包括在本发明的至少一个实施例中。在本说明书各处中出现的短语“在一个实施例中”并不一定全部指代同一实施例。
需要说明的是，本发明的实施例以特定顺序对工艺步骤进行描述，然而这只是为了方便区分各步骤，而并不是限定各步骤的先后顺序，在本发明的不同实施例中，可根据工艺的调节来调整各步骤的先后顺序。
本发明的一个实施例提供的一种基于电容芯板的无源器件集成结构。图1示出根据本发明的一个实施例的一种基于电容芯板的无源器件集成结构100的剖面示意图。该结构100在多层板内使用一层电容芯板同时双面集成了电容、电感等无源器件，通过采用分别单面蚀刻电容芯板，两次压合工艺制作，可有效避免因埋容层过薄、过脆导致的卡板、断板等问题以及多种材料混合压合带来的基板翘曲问题；并通过电镀填孔的方式形成层间互连的凸块，降低了图形的制作成本，并可实现超薄基板的制作，提高了合格率。
如图1所示，该电容芯板的无源器件集成结构100进一步包括：电容材料层101，该电容材料层101可以用作电容的电介质层；位于电容材料层101第一面的电路102；位于电容材料层101与第一面相对的第二面的电路103；覆盖电路102及部分电容材料层101第一面的第一介质层104；覆盖电路103及部分电容材料层101第二面的第二介质层105；贯穿第一介质层104且与电路102电连接的若干导电通孔106；贯穿第二介质层105且与电路103电连接的若干导电通孔107；位于第一介质层104外表面的电路108及保护层110；位于第二介质层105外表面的电路109及保护层111。
在本发明的一个实施例中，电容材料层101为MIM电容芯板内的电介质材料，如二氧化硅、氮化硅、氧化铝等无机类以及有机类高介电常数的材料，电容材料层作为埋入电容的电介质层。
位于电容材料层101第一面的电路102和第二面的电路103一般是对MIM电容芯板的减成法加工形成的，当然也可以通过剥离MIM电容芯板的铜层，然后采用加成法或者半加成法制作更为精细的电路结构，但该技术并非本发明的核心要点，在此不再赘述。
覆盖电路102及部分电容材料层101第一面的第一介质层104，以及覆盖电路103及部分电容材料层101第二面的第二介质层105可以通过介质层压合工艺形成，如可以高温压合半固化片。也可以通过介质层沉积形成。
贯穿第一介质层104且与电路102电连接的若干导电通孔106，以及贯穿第二介质层105且与电路103电连接的若干导电通孔107可以通过激光穿孔形成介质层通孔，并通过电镀、沉积等工艺形成导电连接，导电通孔106用于电连接电路102和电路108，导电通孔107用于电连接电路103和电路109。
位于第一介质层104外表面的电路108，以及位于第二介质层105外表面的电路109可以通过大马士革电镀工艺与通孔106和通孔107同时电镀形成导电膜，然后通过图形刻蚀形成。然而，本发明的范围不限于此，也可通过其它工艺来形成电路108和109。
位于第一介质层104外表面的保护层110和位于第二介质层105外表面的保护层111可以通过涂覆、印刷等方法实现。
下面结合图2A至图2K以及图3来详细描述形成一种基于电容芯板的无源器件集成结构100的过程。图2A至图2K示出的是形成一种基于电容芯板的无源器件集成结构100的过程剖面示意图，图3示出的是根据本发明的一个实施例形成一种基于电容芯板的无源器件集成结构100的流程图300。
首先，在步骤301，提供一张如图2A所示的MIM电容芯板，MIM电容芯板为双面覆铜的结构，包括电容材料层201和位于电容材料层201两侧的覆盖铜箔202、203，电容材料层201材料可以为二氧化硅、氮化硅、氧化铝等无机类以及有机类高介电常数的材料，电容材料层作为埋入电容的电介质层。
接下来，在步骤302，如图2B所示，形成电路102。电路102可以通过减成法在覆盖铜箔202上进行光刻形成图形、刻蚀和去除光刻胶来实现。此外，也可以通过剥离覆盖铜箔202后，在电容材料层201的表面通过加成法或半加成法制作电路102，具体制作方法在此不做详细描述。
接下来，在步骤303，如图2C所示，层压形成介质层104。介质层104可以是单层无芯基板或者半固化片等材料，也可以使用其他可以作为基板介质的材料，压合后，介质层104整体、均匀覆盖电路102，其起到绝缘介质作用。
接下来，在步骤304，如图2D所示，制作通孔106的电镀窗口。通孔106的电镀窗口可以通过激光通孔或者其他图形刻蚀工艺实现，通孔大小需要保证后续金属电镀填充后与电路102形成导电连接。
接下来，在步骤305，如图2E所示，电镀铜形成通孔106及覆盖于介质层104表面的覆铜层。电镀工艺包括电镀种子层沉积、电镀两个步骤，其中电镀种子层沉积可以通过溅射Cu或者Ti、Cu等金属实现，也可以通过化学镀铜实现。
接下来，在步骤306，如图2F所示，形成电路103。电路103与电路102类似，可以通过减成法在覆盖铜箔203上进行光刻形成图形、刻蚀和去除光刻胶来实现。此外，也可以通过剥离覆盖铜箔202后，在电容材料层201的表面通过加成法或半加成法制作电路103，具体制作方法在此不做详细描述。
接下来，在步骤307，如图2G所示，层压形成介质层105。介质层105与介质层104类似，其材质可以是单层无芯基板或者半固化片等材料，也可以使用其他可以作为基板介质的材料，压合后，介质层105整体、均匀覆盖电路103，其起到绝缘介质作用。
接下来，在步骤308，如图2H所示，制作通孔107的电镀窗口。通孔107的电镀窗口制作与通孔106的窗口制作一样，可以通过激光通孔或者其他图形刻蚀工艺实现，通孔效果需要保证后续金属电镀填充后与电路103形成导电连接。
接下来，在步骤309，如图2I所示，电镀铜形成通孔107及覆盖于介质层105表面的覆铜层。电镀工艺包括电镀种子层沉积、电镀两个步骤，其中电镀种子层沉积可以通过溅射Cu或者Ti、Cu等金属实现，也可以通过化学镀铜实现。
接下来，在步骤310，如图2J所示，形成电路108及介质保护层110，电路108的具体制作工艺可以通过减成法，在步骤305形成的覆盖于介质层104表面的覆铜层上形成，主要工艺步骤包括图形掩膜制作、刻蚀、去除掩膜等。然后在非电路区域，通过涂覆、印刷等方法制作介质保护层110。
接下来，在步骤311，如图2K所示，形成电路109及介质保护层111，电路109的具体制作工艺与电路108类似，可以通过减成法，在步骤309形成的覆盖于介质层105表面的覆铜层上形成，主要工艺步骤包括图形掩膜制作、刻蚀、去除掩膜等。然后在非电路区域，通过涂覆、印刷等方法制作介质保护层111。
电路108、电路109可部分的包含电感设计，以形成埋入电感设计，电路102和/或电路103结合电容材料层201可以形成一个或多个所需的埋入电容设计。
最后，还可选的在步骤311之后，在电路108和/或电路109对应位置形成焊盘或者焊接凸块，以形成后续芯片封装焊接位置。
通过上述工艺方法制作形成的结构在多层板内使用一层电容芯板同时双面集成了电容、电感等无源器件，通过采用分别单面蚀刻电容芯板，两次压合工艺制作，可有效避免因埋容层过薄、过脆导致的卡板、断板等问题以及多种材料混合压合带来的基板翘曲问题；并通过电镀填孔的方式形成层间互连的凸块，降低了图形的制作成本，并可实现超薄基板的制作，提高了合格率。
尽管上文描述了本发明的各实施例，但是，应该理解，它们只是作为示例来呈现的，而不作为限制。对于相关领域的技术人员显而易见的是，可以对其做出各种组合、变型和改变而不背离本发明的精神和范围。因此，此处所公开的本发明的宽度和范围不应被上述所公开的示例性实施例所限制，而应当仅根据所附权利要求书及其等同替换来定义。

Claims (8)

1.一种基于电容芯板的无源器件集成结构，包括：
电容材料层；
位于电容材料层第一面的第一电路；
位于电容材料层与第一面相对的第二面的第二电路；
覆盖第一电路及部分电容材料层第一面的第一介质层；
覆盖第二电路及部分电容材料层第二面的第二介质层；
贯穿第一介质层且与第一电路电连接的若干第一导电通孔；
贯穿第二介质层且与第二电路电连接的若干第二导电通孔；
位于第一介质层外表面的第三电路及第一保护层，所述第三电路与所述第一导电通孔电连接，以及
位于第二介质层外表面的第四电路及第二保护层，所述第四电路与所述第二导电通孔电连接，
其中所述第一电路和/或第二电路中的至少一部分与所述电容材料层结合形成埋入电容设计，所述第三电路和/或第四电路中的至少一部分形成埋入电感设计。
2.如权利要求1所述的基于电容芯板的无源器件集成结构，其特征在于，所述电容材料层为二氧化硅、氮化硅、氧化铝或有机类高介电常数材料。
3.如权利要求1所述的基于电容芯板的无源器件集成结构，其特征在于，所述第一保护层和/或第二保护层为基板绿油层。
4.如权利要求1所述的基于电容芯板的无源器件集成结构，其特征在于，所述第三电路和/或第四电路具有芯片焊盘。
5.如权利要求4所述的基于电容芯板的无源器件集成结构，其特征在于，还包括通过所述芯片焊盘焊接的至少一个芯片。
6.一种基于电容芯板的无源器件集成结构的制造方法，包括：
在MIM电容芯板的第一覆铜面形成第一电路；
在MIM电容芯板的第一电路面层压形成第一介质层；
在第一介质层形成第一通孔开口；
电镀形成第一通孔及覆盖于第一介质层外表面的第一铜箔；
在MIM电容芯板的第二覆铜面形成第二电路；
在MIM电容芯板的第二电路面层压形成第二介质层；
在第二介质层形成第二通孔开口；
电镀形成第二通孔及覆盖于第二介质层外表面的第二铜箔；
图形刻蚀第一铜箔，形成第三电路，并在非电路区域形成第一保护层；
图形刻蚀第二铜箔，形成第四电路，并在非电路区域形成第二保护层，
其中所述第一电路和/或第二电路中的至少一部分与所述MIM电容芯板内的电容材料层结合形成埋入电容设计，所述第三电路和/或第四电路中的至少一部分形成埋入电感设计。
7.如权利要求6所述的方法，其特征在于，在所述第三电路和/或第四电路对应位置制作芯片焊盘。
8.如权利要求7所述的方法，其特征在于，在所述芯片焊盘上焊接芯片。
CN201710687026.1A 2017-08-11 2017-08-11 一种基于电容芯板的无源器件集成方法 Active CN107507819B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710687026.1A CN107507819B (zh) 2017-08-11 2017-08-11 一种基于电容芯板的无源器件集成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710687026.1A CN107507819B (zh) 2017-08-11 2017-08-11 一种基于电容芯板的无源器件集成方法

Publications (2)

Publication Number Publication Date
CN107507819A CN107507819A (zh) 2017-12-22
CN107507819B true CN107507819B (zh) 2019-12-20

Family

ID=60690766

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710687026.1A Active CN107507819B (zh) 2017-08-11 2017-08-11 一种基于电容芯板的无源器件集成方法

Country Status (1)

Country Link
CN (1) CN107507819B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101002516A (zh) * 2004-08-10 2007-07-18 三井金属矿业株式会社 多层印刷布线板的制造方法及使用该制造方法得到的多层印刷布线板
CN101019476A (zh) * 2004-08-11 2007-08-15 三井金属矿业株式会社 介电层构成材料的制造方法及由该制造方法获得的介电层构成材料、用介电层构成材料制造电容器电路形成部件的方法及由该制造方法获得的电容器电路形成部件、以及用该介电层构成材料或 /及电容器电路形成部件获得的多层印刷电路板
CN103298274A (zh) * 2012-02-24 2013-09-11 北大方正集团有限公司 一种埋容印制电路板的制作方法以及埋容印制电路板
CN105392302A (zh) * 2015-11-24 2016-03-09 安捷利电子科技（苏州）有限公司 一种埋容电路板的制备方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101002516A (zh) * 2004-08-10 2007-07-18 三井金属矿业株式会社 多层印刷布线板的制造方法及使用该制造方法得到的多层印刷布线板
CN101019476A (zh) * 2004-08-11 2007-08-15 三井金属矿业株式会社 介电层构成材料的制造方法及由该制造方法获得的介电层构成材料、用介电层构成材料制造电容器电路形成部件的方法及由该制造方法获得的电容器电路形成部件、以及用该介电层构成材料或 /及电容器电路形成部件获得的多层印刷电路板
CN103298274A (zh) * 2012-02-24 2013-09-11 北大方正集团有限公司 一种埋容印制电路板的制作方法以及埋容印制电路板
CN105392302A (zh) * 2015-11-24 2016-03-09 安捷利电子科技（苏州）有限公司 一种埋容电路板的制备方法

Also Published As

Publication number Publication date
CN107507819A (zh) 2017-12-22

Similar Documents

Publication Publication Date Title
US7326061B2 (en) Via providing multiple electrically conductive paths
US7091589B2 (en) Multilayer wiring board and manufacture method thereof
KR101042464B1 (ko) 전력 코어 장치 및 그 제조 방법
US6764931B2 (en) Semiconductor package, method of manufacturing the same, and semiconductor device
KR101015704B1 (ko) 칩 내장 인쇄회로기판 및 그 제조방법
EP3143640B1 (en) Substrate and method of forming the same
US20140298648A1 (en) Electronic component-embedded printed circuit board and method of manufacturing the same
US20060284640A1 (en) Structure of circuit board and method for fabricating the same
US20020105083A1 (en) Multi-layer interconnect module and method of interconnection
US20080217739A1 (en) Semiconductor packaging substrate structure with capacitor embedded therein
JPWO2017134761A1 (ja) キャパシタ内蔵多層配線基板及びその製造方法
KR20090122748A (ko) 미세 최외층 회로패턴을 갖는 인쇄회로기판 및 그 제조방법
US6681483B2 (en) Multi-layer RF printed circuit architecture with low-inductance interconnection and low thermal resistance for wide-lead power devices
KR20150137824A (ko) 패키지 기판, 패키지, 적층 패키지 및 패키지 기판 제조 방법
US20080308309A1 (en) Structure of packaging substrate having capacitor embedded therein and method for fabricating the same
CN107507819B (zh) 一种基于电容芯板的无源器件集成方法
JP2003051427A (ja) キャパシタシートおよびその製造方法、キャパシタ内蔵基板、ならびに半導体装置
JP2006041122A (ja) 電子部品内蔵要素、電子装置及びそれらの製造方法
US20080123309A1 (en) Slim design main board
JP2009004457A (ja) コンデンサ内蔵多層基板
JP2004056115A (ja) 多層配線基板
KR100649683B1 (ko) 무선고주파용 인쇄회로기판 및 그 제조방법
KR100653247B1 (ko) 내장된 전기소자를 구비한 인쇄회로기판 및 그 제작방법
KR20150146270A (ko) 소자 내장형 인쇄회로기판, 반도체 패키지 및 그 제조방법
KR101551177B1 (ko) 재배선층을 구비한 부품내장형 인쇄회로기판 및 이의 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
EE01 Entry into force of recordation of patent licensing contract

Application publication date: 20171222

Assignee: Shanghai Meadville Science & Technology Co.,Ltd.

Assignor: National Center for Advanced Packaging Co.,Ltd.

Contract record no.: X2023980035123

Denomination of invention: A Passive Device Integration Method Based on Capacitor Core Board

Granted publication date: 20191220

License type: Common License

Record date: 20230427

EE01 Entry into force of recordation of patent licensing contract