CN101002516A - 多层印刷布线板的制造方法及使用该制造方法得到的多层印刷布线板 - Google Patents

多层印刷布线板的制造方法及使用该制造方法得到的多层印刷布线板 Download PDF

Info

Publication number
CN101002516A
CN101002516A CNA2005800269731A CN200580026973A CN101002516A CN 101002516 A CN101002516 A CN 101002516A CN A2005800269731 A CNA2005800269731 A CN A2005800269731A CN 200580026973 A CN200580026973 A CN 200580026973A CN 101002516 A CN101002516 A CN 101002516A
Authority
CN
China
Prior art keywords
wiring board
dielectric layer
multilayer printed
circuit
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2005800269731A
Other languages
English (en)
Inventor
中村健介
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui Mining and Smelting Co Ltd
Original Assignee
Mitsui Mining and Smelting Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui Mining and Smelting Co Ltd filed Critical Mitsui Mining and Smelting Co Ltd
Publication of CN101002516A publication Critical patent/CN101002516A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0209—Inorganic, non-metallic particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0376—Flush conductors, i.e. flush with the surface of the printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/025—Abrading, e.g. grinding or sand blasting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0548—Masks
    • H05K2203/0554—Metal used as mask for etching vias, e.g. by laser ablation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/002—Etching of the substrate by chemical or physical means by liquid chemical etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H05K3/4655—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern by using a laminate characterized by the insulating layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/43—Electric condenser making
    • Y10T29/435—Solid dielectric type
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

本发明的目的是提供一种介电层的膜厚均匀性及电容器电路的位置精度优异的尽可能地去除多余的介电体层的多层印刷布线板的制造技术及设置有内置电容器电路的多层印刷布线板。为了达到该目的，本发明使用设置有内置电容器电路的多层印刷布线板的制造方法，其经过：在设置有基电极电路的芯材的两表面上设置介电层及第一导电性金属层的第一导电性金属层粘贴工序；把位于外层的上述第一导电性金属层加工成上部电极，使电路部以外的区域的介电层露出的上部电极形成工序：除去电路部以外的露出的介电层的介电层去除工序；埋设上部电极间间隙，在上部电极上设置绝缘层及第二导电性金属层的第二导电性金属层粘贴工序；把第二导电性金属层加工成外层电路的外层电路形成工序。

Description

多层印刷布线板的制造方法及使用该制造方法得到的多层印刷布线板
技术领域
本申请涉及的发明，涉及多层印刷布线板的制造方法及使用该制造方法得到的多层印刷布线板。特别是提供一种适于内置有电容器电路的多层印刷布线板的制造方法。
背景技术
从以往以来，内置有电容器电路的多层印刷布线板，使用在其内层上设置的在绝缘层当中的1个以上的层作为介电层，在该介电层的两表面上设置的内层电路上以对峙的形态使用作为电容器的上部电极及基电极。因此，该电容器电路也称作内置电容器电路。
设置有该内置电容器的多层印刷布线板，使用通常的印刷布线板的制造工艺，并已经开始探讨图17～19中所示的制造方法。即，人们期待，使用图17(a)所示的内层芯材2a(在图中，在绝缘层3的单表面或两表面上形成基电极4)，在其两表面上粘贴使用高介电率材料的介电层5与第一导电性金属箔6，形成如图17(b)的状态。
而且，对位于外层的第一导电性金属层6进行蚀刻等，加工成含有形成电容器的上部电极7的电路的上部电极，形成图18(c)的状态。此时，电路部以外区域的介电层成为露出的状态。
接下来，如图18(d)所示，在上部电极7上粘贴预成型料11及第二导电性金属箔8(在图中，省略预成型料中含有的骨架材料的图示。在本申请说明书的全文中也与此相同)。另外，对位于外层的第二导电性金属层8进行蚀刻等，加工成含有形成电容器的上部电极7的电路的外层电路，如图19(e)所示，得到设置有内置电容器电路的多层印刷布线板1’。
设置有图17～19所示的内置电容器电路的多层印刷布线板的制造方法，可直接使用通常的多层印刷布线板的制造方法，介电层遍布在多层印刷布线板的整个表面上，在电容器电路以外的电源线、信号传送线基部及周边也存在介电层。因为高介电率，该介电层会在信号器信号等的传送时有介电损失增大的问题。另外，相对于该介电层，在很多时候连埋入电感器等的其它的电路元件都不可能，在电路设计上通常会受到一定的制约。
因此，为了仅在必要的部位上形成介电层，本领域技术人员开始使用，如专利文献1中所公开的，对在内层基板表面上设置的绝缘层进行开口处理，在该部位上埋入高介电材料；如专利文献2中所公开的，将带有预先在树脂膜上形成的电容器电路的层转写到内层芯材表面上的方法；以及如专利文献3中所公开的，使用网版印刷法印刷含有介电体填料的糊剂等的方法。
专利文献1：特开平09-116247号公报
专利文献2：特开2000-323845号公报
专利文献3：特开平08-125302号公报
发明内容
发明要解决的课题
但是，当使用上述一般的印刷布线板的制造工艺，制造设置有内置电容器层的多层印刷布线板时，在图17(a)所示的内层芯材2a的两表面上粘贴使用高介电率材料的介电层5及第一导电性金属箔6中存在大的问题。一般情况下，介电层5中含有的填料含量超过80重量％时，一般的由于树脂量少，粘贴时的树脂流动小，不能良好地埋设基电极间间隙，达不到图17(b)中所图示的理想的状态。
另外，即使高超地运用上述制造方法可以解决电容器电路的位置精度的问题，但使用上述制造方法得到的多层印刷布线板中，介电层在整个表面上覆盖，不可能仅在必要的部位上留有介电层。另外，专利文献2～专利文献3中所公开的发明，虽然能够解决在不需要的部位上留有介电层的状态，但是介电层的膜厚均匀性方面有缺陷、在转写或网版印刷时的位置精度上会产生问题。
作为基本的品质而寻求电容器持有尽可能大的电容量。电容器的容量(C)，可从式C＝εε0(A/d)(ε0为真空时的介电率)进行计算。特别地，从最近的电子、电器械的轻薄短小化的盛行方面考虑，在印刷布线板方面也进行同样地要求，在一定的印刷布线板面积中，使用大的电容器电极的面积几乎是不可能的，对于表面积(A)的改善的界限是明确的。因此，为了增大电容器容量，如果电容器电极的表面积(A)及介电体层的比介电率(ε)固定，则必须使介电体层的厚度(d)变薄，而膜厚均匀性方面有缺陷则作为电容器的品质的波动变大，因而不优选。
另外，在转写或网版印刷时的位置精度有问题的情形下，在好不容易形成的上部电极与基电极的位置上产生交错，控制电容器的电容量的表面积(A)的有效面积减少，得不到所设计的电容器的性能，产品的品质为等外品。
因此，寻求一种没有必要进行复杂的制造方法、介电层的膜厚均匀性以及电容器电路的位置精度优异、尽可能地除去电容器电路部以外的介电体层的多层印刷布线板的制造技术以及内置有电容器电路的多层印刷布线板。
解决该课题的方法
因此，本发明人等进行悉心研究的结果，提出了本发明涉及的内置有电容器电路的多层印刷布线板的制造方法。该制造方法，由于可使用以往的最一般的印刷布线板的制造工艺，故是不需特别高的设备投资的工业优势大的制造方法。
本发明涉及的多层印刷布线板，是在其内层上设置有内置电容器电路的多层印刷布线板，可以通过使用包括以下工序A1～工序E或工序A2～工序E的在结束流程中的中间工序C后追加工序F的制造方法而得到。即，形成以下的制造工序的模式。
(第一模式)
工序A1：其为在绝缘层的单表面或两表面上设置有基电极的芯材的具有基电极的面上设置介电层及第一导电性金属层的第一导电性金属层粘贴工序；
工序B：其为把位于外层的上述第一导电性金属层加工成上部电极，使电路部以外区域的介电层露出的上部电极形成工序；
工序C：其为除去电路部以外区域的露出的介电层的介电层去除工序；
工序D：其为埋设上部电极间间隙，在上部电极上设置绝缘层及第二导电性金属层的第二导电性金属层粘贴工序；
工序E：其为把第二导电性金属层加工成外层电路的外层电路形成工序。
(第二模式)
工序A2：其为在绝缘层的单表面或两表面上的整个表面上设置有形成基电极的金属层的芯材的金属层一侧上设置介电层及第一导电性金属层的第一导电性金属层粘贴工序；
工序B：其为把位于外层的上述第一导电性金属层加工成上部电极，使电路部以外区域的介电层露出的上部电极形成工序；
工序C：其为除去电路部以外区域的露出的介电层的介电层去除工序；
工序F：其为通过工序A2～工序C除去介电层，基电极用金属层在露出的积层板上形成规定的基电极电路图案的工序；
工序D：其为埋设上部电极间间隙，在上部电极上设置绝缘层及第二导电性金属层的第二导电性金属层粘贴工序；
工序E：其为把第二导电性金属层加工成外层电路的外层电路形成工序。
对于上述2种模式的共同的工序的说明，为避免重复而仅进行说明一次。
此时，在绝缘层的单表面或两表面上设置有基电极的芯材上，既可以使用图1(A)所示的通常的两表面印刷布线板，也可以使用图1(B)所示的基电极电路埋设在绝缘层中的具有平坦表面的印刷布线板。但是，由于使用这些芯材中的任何一种而使介电层的形成方法会产生差异，故通过下述实施方式加以详细说明。
为了形成仅在单表面上设置有电极的芯材，通常使用在单表面上配置金属层，在其对面上配置脱模膜而加以成型的方法；以及在两表面上配置金属层，仅对成型后的金属层的单表面进行蚀刻去除的方法，但是，为了使其后的介电体的粘合力稳定化而推荐使用后者在树脂面上形成凹凸，或在使用前者时用机械的或化学的方法实施粗糙化处理。
另外，为了位置精度的提高及控制电容器容量的波动，优选在形成基电极时，制成比预定的上部电极稍大的尺寸。
作为在上述工序A1中使用的在绝缘层的单表面或两表面上设置有基电极电路的芯材而使用设置有基电极电路从表面突出的凹凸表面的印刷布线板以及上述工序A2时，优选在其表面上粘贴由单独的树脂层与含有介电体填料的层构成的介电层构成材料形成介电层。
通过粘贴由单独的树脂层与含有介电体填料的层构成的介电层构成材料形成介电层的方法，把多层介电层层积，也可增加电容器的总容量及配置自由度。
作为在上述工序A1中使用的在绝缘层的单表面或两表面上设置有基电极电路的芯材而使用基电极电路埋设在绝缘层中具有平坦表面的印刷布线板时，可在其表面上直接粘贴含有介电体填料的层形成介电层。
而且，在介电层除去工序中，为了除去在第一电极电路间露出的介电层，优选使用化学溶解除去的方法，特别优选使用除胶渣(desmear)处理。
另外，在介电层除去工序中，为了除去在第一电极电路间露出的介电层，优选使用机械加工除去的方法，特别优选使用喷砂(blast)处理。
用上述制造方法得到的内置有电容器电路的多层印刷布线板，为了尽量除去内置电容器部以外的介电层，电容器电路部包埋在绝缘层的构成树脂中，而没有发生绝缘层与绝缘层之间的粘合性的问题，内层部的脱层现象的发生也变少了。而且，只要使用该制造方法，就可以得到介电层的膜厚均匀性良好、电容器电路的位置精度良好、并且电容器容量的波动也被抑制的良好的布线板。
发明的效果
本发明涉及的设置有内置电容器电路的多层印刷布线板的制造方法，由于在不必要的部位上不存在介电层，即使在形成电容器电路的同一面内形成信号电路，在信号器信号等的传送时介电损失也不加大，故也可埋入电感器等其它电路元件，可大幅缓和电路设计的制约条件。因此，使用该制造方法得到的设置有内置电容器电路的多层印刷布线板，具有极高的品质。
具体实施方式
下面通过实施方式及实施例，更加详细地说明本发明。
本发明的实施方式
下面分为“设置有内置电容器电路的多层印刷布线板的制造方法”与“设置有内置电容器电路的多层印刷布线板”加以说明。
<设置有内置电容器电路的多层印刷布线板的制造方法1>
主要使用图2～图6并辅助使用图13～图16进行说明本发明涉及的设置有内置电容器电路的多层印刷布线板(下面简称“多层印刷布线板”)的制造方法。另外，在本发明中，多用附图进行说明，但是在该附图中的用于确保电容器部与层间电路的电导通的微孔等可按照通常的方法在任意的时刻形成任意的形状。因此，省略这些层间导通方法的说明，主要说明积层次序及介电层的除去次序，以使可以明确理解作为本发明的技术思想。在背景技术中使用的附图也是如此。另外，在本发明中也记述了仅在芯材的单表面上形成介电体层的情况，但是由于使用通常的方法在两表面上及仅在单表面上形成介电体层比较容易，因此为方便起见，附图仅限于在两表面上形成介电体层的情形。
本发明涉及的多层印刷布线板的制造方法，其特征在于，其包括以下的工序A～工序F。因此，以工序的顺序依次进行说明。另外，在这里明确说明，以下所述的制造方法只不过是使用最典型且一般的制造方法，其是可适用于含有下述的技术思想的设置有内置电容器电路的多层印刷布线板的制造方法的全部的方法。
(工序A1-1)
该工序为在绝缘层的两表面上设置有基电极电路的芯材的单表面或两表面上设置介电层及第一导电性金属层的工序，将该工序称作第一导电性金属层粘贴工序。
这里使用的芯材2a，为如图2(a)(＝图1(A))所示的芯材，绝缘层3包括使用以往以来使用的玻璃一环氧树脂基材、玻璃-聚酰亚胺树脂基材等构成的基材等的全部概念。而且，基电极电路包括构成电容器电极的一端面的电极形状。一组电容器电极中的一块电极称作上部电极，而另一块电极称作基电极，在本说明书中，在基电极电路表面上形成的电容器电极称作基电极4。
一般情况下，在该芯材的绝缘层的两表面上粘贴金属箔，通过蚀刻该金属箔，形成含有电容器的基电极4的基电极电路。另外，使用贯穿孔或微孔确保基电极电路的两表面上的基电极电路彼此之间的层间导通时，在对基电极电路进行蚀刻前，按照通常的方法形成层间导通。
此外，在该芯材的两表面上粘贴介电层5及第一导电性金属层(金属箔)6，形成图2(b)所示的状态。对于该介电层及第一导电性金属层的粘贴，将在后面进行说明。
这里所说的“介电层”，主要是指由介电体填料与有机试剂构成的层。这里所说的有机试剂，只要可使介电层与金属箔粘贴，最低限度能够保持介电层形状即可而未作特别限定。该有机试剂具有为了把介电体填料成型为介电层形状的作为粘合剂树脂的功能。
此外，该介电体填料在介电层中分散存在，使用该介电体填料是为了增大最终的加工成电容器形状时的电容器的电容量。该介电体填料中通常使用具有BaTiO3、SrTiO3、Pb(Zr-Ti)O3(通称PZT)，PbLaTiO3·PbLaZrO(通称PLZT)、SrBi2Ta2O9(通称SBT)等的钙钛矿(ペブロスカイト)结构的复合氧化物的介电体粉。进一步地，介电体填料首先优选使用粒径为0.1~1.0μm的范围的粉体。然后，在该阶段，考虑到作为粉体的制造精度，在作为介电体填料的持有钙钛矿结构的复合氧化物当中优选使用钛酸钡。此时的介电体填料中可使用任何的煅烧过的钛酸钡或没有煅烧的钛酸钡。在为了得到高的介电率的情形下优选使用煅烧过的钛酸钡，但可根据印刷布线板制品的设计品质进行选择使用。
另外，进一步地，钛酸钡介电体填料最优选具有立方晶体的结晶结构。在钛酸钡持有的结晶结构中存在立方晶体与正方晶体，但是具有立方晶体结构的钛酸钡的介电体填料与使用仅具有正方晶体的结构的钛酸钡的介电体填料的情形相比，最终得到的介电体层的介电率的值更稳定。因此，有必要使用至少兼有立方晶体与正方晶体的两种结晶结构的钛酸钡粉。
上述的混合有机试剂与介电体填料制成含有介电体填料的树脂溶液，用于印刷布线板的内置电容器层的介电层的形成。此时的有机试剂与介电体填料的配合比例优选为，介电体填料的含量为75～85重量％，剩余部分为有机试剂。当介电体填料的含量低于75重量％时，不能满足市场上现在要求的比介电率，当介电体填料的含量高于85重量％时，有机试剂含量低于15重量％，会损害含有介电体填料的树脂与粘在其上面的铜箔的粘合性，难以制造满足制造印刷布线板的要求特性的积层板。
而且，在芯材的两表面上设置介电层及第一导电性金属层时，可使用如图5(i)所示分别独立使用含有介电体填料的层的片30与金属箔6，或使用如图5(ii)所示使用带有含有介电体填料的树脂层的金属箔23的方法来进行。然而，如图5所示使用带有含有介电体填料的树脂层的金属箔23的方法，在从加工成薄的介电层方面考虑是有利的。
更重要的是，在绝缘层的两表面上设置有基电极电路的芯材，当基电极电路具有从表面突出的凹凸表面时，或形成基电极电路的金属层存在于整个表面时，由图5(i)可见，含有介电体填料的片使用的是设置有含有介电体填料的层30与单独的树脂层31的2层结构的制品。同样，由图5(ii)可见，带有含有介电体填料的树脂层的金属箔23的半固化状态的介电层22，使用的是设置有含有介电体填料的层31与单独的树脂层32的2层结构的制品。
该带有含有介电体填料的树脂层的金属箔23，如图6所示而制得。将上述的含有介电体填料的树脂溶液涂布在金属箔6的粘贴面上，使达到规定的厚度，形成含有介电体填料的树脂溶液膜20，通过干燥，如图6(A)所示，在金属箔6上形成半固化状态的含有介电体填料的树脂层31(该阶段材料是下述制造方法2的带有含有介电体填料的树脂的金属箔23’)。另外，进一步仅涂布树脂后干燥，形成如图6(B)所示的单独的树脂层32，得到带有含有介电体填料的树脂层的金属箔23。在这里，金属箔的粘贴面，是用于与介电体层粘合的面，通常为了发挥出浸入树脂内的锚接效果而设置有微细铜粒21等的粗糙化处理。在附图中，将附着有微细铜粒的制品以图像的方式进行了记载。但是，因为在说明上没有必要，因此从附图的记载中省略了粗糙化处理。覆有构成电容器层的金属箔的积层板中使用的金属箔，为了使介电体层的厚度保持均匀，优选使用尽可能平坦的制品。因此，优选使用超低轮廓(ベリ一ロ一プロフアイル)(VLP)铜箔、压延铜箔等，但不一定必须进行粗糙化处理。另外，附图中用黑点表示介电体填料F。
金属箔6上涂布的含有介电体填料的树脂溶液膜20的干燥，可使用单纯的风干、加热干燥或它们的组合等的方法，干燥环境也可任意使用大气干燥、减压干燥等工序的组合。另外，在含有介电体填料的树脂层31上涂布规定量的树脂，与上述同样地进行干燥，制成单独的树脂层32，形成含有介电体填料的树脂复合层。该单独的树脂层的厚度可根据基电极电路的高度(厚度)任意调整。如上所述，可以在金属箔6上以任意厚度形成半固化状态的介电层22。
含有介电体填料的片，可在上述工序中使用脱模膜代替金属箔6，干燥后从膜剝离得到片材。
(工序B)
该工序是把位于外层的上述第一导电性金属层加工成上部电极7，使上述电极以外的区域的介电层5露出的工序，将该工序称作上部电极形成工序。为把该第一导电性金属层6加工成上部电极，一般对第一导电性金属层6使用蚀刻的方法。当使用蚀刻的方法加工时，使用可作为抗蚀膜使用的干膜、液体保护膜等，在第一导电性金属层上设置抗蚀膜层，在该抗蚀膜上曝光、显影保护膜图案，使用蚀刻液溶解除去第一导电性金属层的不需要的部分，如图3(c)所示，形成上部电极7。此时的上部电极7通过介电层5设置在与在基电极电路上形成的基电极4对峙的位置上。
(工序C)
该工序是除去电路部以外区域的露出的介电层5的工序，将该工序称作介电层去除工序。作为此时的介电层5的除去方法，考虑有2种方法。1种方法是优选使用作为化学处理的代表的除胶渣处理的方法，另1种方法是优选使用作为机械处理的代表的喷砂处理的方法(特别是湿法喷砂处理)。
对使用前者的除胶渣处理的情形进行说明。作为除胶渣处理，是使用为了除去钻孔加工形成印刷布线板的通孔的贯通孔时等产生的毛边(バリ)状的树脂(污点)的除胶渣处理液进行处理的工艺，其可使用市场上广泛销售的试剂。使用该除胶渣处理液，溶解在电路间间隙等露出的介电层的有机成分，进行除去介电层。在介电层中如上所述有机成分含量少，可用除胶渣处理液容易地溶解该有机成分。在进行该除胶渣处理时，优选如图3(d)所示预先剥离蚀刻时使用的保护膜层。然后，除去不需要部分的介电层。
后者的喷砂处理是指干式喷砂处理及湿式喷砂处理两种。但是，考虑到进行喷砂处理后的研磨面上的加工状况以及减轻电路表面的损伤，则优选使用湿式喷砂处理。该湿式喷砂处理，使用将微粒粉体的研磨剂分散在水中的浆状的研磨液作为高速水流与被研磨面进行冲撞，也可进行微细区域的研磨。该湿式喷砂处理，与在干燥的环境下进行的喷砂处理相比，具有可进行极其精致且损伤小的研磨的特点。使用该湿式喷砂处理，研磨除去电路间间隙等露出的介电层而除去不需要的介电层。喷砂处理中，为了防止由于研磨剂的冲撞而导致的电路部的损伤而优选以图7所示的工艺除去露出的介电层。即，完成上部电极的蚀刻后，如图7(I)所示不剥离抗蚀膜层10，进行喷砂处理形成如图7(II)所示的状态。由此，抗蚀膜层10成为冲撞的研磨剂的缓冲层而能够防止电路的损伤。然后，剥离抗蚀膜，形成图7(III)的状态。
(工序D)
该工序是除去露出的介电层，如图3(d)所示，埋设变深的上部电极间间隙，如图4(e)所示，在上部电极上设置绝缘层3及第二导电性金属层8的工序，将该工序称作第二导电性金属层粘贴工序。对于构成此时的绝缘层及第二导电性金属层的方法，未作特别限定，可以使用同时粘贴预成型料与金属箔的方法、粘贴带有树脂层的铜箔的方法等。
(工序E)
该工序是进行蚀刻加工第二导电性金属层，进行形成微孔等操作，加工成外层电路9的工序，将该工序称作外层电路形成工序。对于此时的第二导电性金属层8的蚀刻方法等，由于与对第一导电性金属层6的蚀刻同样地进行，为避免重复说明，在这里省略了对其进行的说明。另外，关于微孔等的形成方法也可以使用通常的方法。图4(f)表示出了完成了该外层电路9(表示出了进行了微孔的形成的状态)的形成的状态。
<内置有电容器电路的多层印刷布线板的制造方法2>
主要使用图9～图12并辅助使用图13～图16进行说明本发明涉及的内置有电容器电路的多层印刷布线板(下面简称“多层印刷布线板”)的制造方法。但是，省略了对可适用于与在上述的<内置有电容器电路的多层印刷布线板的制造方法1>中说明的概念同样的概念的部分的说明。
本发明涉及的多层印刷布线板的制造方法，其特征在于，其包括以下的工序A～工序E。因此，以工序的顺序依次进行说明。另外，在这里明确说明，以下所述的制造方法只不过是使用了最典型且一般的制造方法，其是可适用于含有下述的技术思想的多层印刷布线板的制造方法的全部的方法。
(工序A1-2)
这里所使用的芯材2b，为如图9(a)(＝图1(B))所示的芯材，其在绝缘层3中埋设基电极电路，只要其表面为平坦的状态，就可不必使用特别的制造方法进行制造。
然而，从这里所说的芯材2b的生产效率的增高的方面来考虑，优选使用下述的制造方法。如图13所示，使用设置有对带有载体箔的铜箔的表面的铜箔进行蚀刻加工形成基电极4的电路的带有载体箔的铜箔电路40。该带有载体箔的铜箔当中有可剥离型及可蚀型载体，它们可同时使用，但优选使用可使工序简单化的可剥离型，其中优选使用没有使用重金属的在载体箔41与电路(基电极4)之间具有含有取代基的三唑化合物1，2，3-苯并三唑、羧基苯并三唑等的有机接合界面的载体。该带有载体箔的铜箔电路40，使用在载体箔41上形成有机接合界面42然后在该有机接合界面上形成电路形成用铜箔层43的带有载体箔的电解铜箔44，如图14(a)所示，在带有载体箔的电解铜箔的电路形成用铜箔层43的表面上，形成抗蚀膜层10。而且，如图14(b)所示，曝光显影作为目的的铜箔电路图案，通过进行铜蚀刻，形成如图15(c)所示的状态。在这里，通过除去抗蚀膜层，得到图15(d)所示的带有载体箔的铜箔电路40。由于在以后剝离载体箔41时与铜箔电路之间容易剝离而使用该有机接合界面层42。因此，至少在载体箔41与铜箔电路(基电极4)之间存在有机接合界面层42即可。
芯材的制造中，将上述带有载体箔的铜箔电路40与预成型料11，在预成型料的两表面上以形成带有载体箔的铜箔电路的铜箔电路的表面与预成型料接触的状态叠合，通过热压加工制造积层板，把位于该积层板外层的载体箔剝离除去。图16示意性的示出了该情形，使用图16(a)～图16(c)所示的工序，可以得到铜箔电路(基电极4)埋入基材树脂内的状态的芯材2b。该铜箔电路，由于如通常的印刷布线板那样不从基材表面突出，也可以防止在操作印刷布线板时勾刮电路而产生断线的不良现象。而且，如使用该平坦表面，也可直接粘贴含有介电体填料的介电层。
另外，使用贯穿孔及微孔，确保在基电极电路的两表面上的基电极电路彼此之间导通时，在对基电极电路进行蚀刻前，使用通常的方法形成层间导通。
此外，通过在该芯材的两表面上粘贴介电层5及第一导电性金属层(金属箔)6，形成图9(b)所示的状态。关于该介电层及第一导电性金属层的粘贴，在后面进行描述。这里所述的“介电层”，可适用于与上述的概念同样的概念。
此外，在芯材的两表面上设置介电层及第一导电性金属层时，与上述同样地，可使用如图5(i)所示分别独立使用含有介电体填料的片30与金属箔6，或使用如图5(ii)所示使用带有含有介电体填料的树脂层的金属箔23的方法来进行。但是，使用如图5(ii)所示的带有含有介电体填料的树脂层的金属箔23的方法，在从加工成薄的介电层方面考虑是有利的。但是，此时的含有介电体填料的片，由图5(i)可见，使用仅设置有含有介电体填料的层。同样，由图5(ii)可见，带有含有介电体填料的金属箔的含有介电体填料的树脂层，使用仅设置有含有介电体填料的层。
该带有含有介电体填料的带树脂层的金属箔，与图6(A)所示同样地，将上述的含有介电体填料的树脂溶液涂布在金属箔6的粘贴面上，使达到规定的厚度，形成含有介电体填料的树脂溶液膜20，通过干燥而得到。为了使介电体层的厚度保持均匀，优选构成电容器层的覆有铜的积层板中使用的铜箔尽可能平坦。因此，优选使用超低轮廓(ベリ一ロ一プロフアイル)(VLP)铜箔、压延铜箔等。另外，附图中用黑点表示介电体填料F。如上所述，可在金属箔6上以任意的厚度形成半固化状态的介电体层22。
下面对对应于图9～图12中记载的工艺的工序B、工序C、工序D、工序E，因为与以上所述相同，故在这里省略了对其进行的重复说明。
<内置有电容器电路的多层印刷布线板的制造方法3>
主要使用图7～图8并省略了可适用于与上述<内置有电容器电路的多层印刷布线板的制造方法1及2>中说明的概念同样的概念的部分的说明，进行说明本发明涉及的内置有电容器电路的多层印刷布线板(下面简称“多层印刷布线板”)的制造方法。
本发明涉及的多层印刷布线板的制造方法，其特征在于，其包括以下的工序A～工序E，此外，其特征还在于设置有工序F。因此，简化了对工序A～工序E的说明，重点对工序F进行说明。另外，在这里明确说明，以下所述的制造方法只不过是使用最典型且一般的制造方法，其是可适用于含有下述的技术思想的多层印刷布线板的制造方法的全部的方法。
(工序A2)
该工序是在绝缘层的单表面或两表面上的整个表面上设置有形成基电极电路的金属层的芯材的单表面或两表面上，设置介电层及第一导电性金属层的工序，将该工序称作第一导电性金属层粘贴工序。
这里使用的芯材2c，为如图1(C)所示的芯材，在绝缘层3的两表面上的整个表面上粘贴基电极电路形成用金属，如果是表面为平坦状态的制品，则可以不使用任何特别的制造方法。
本工艺的不同点在于在工序C与工序D之间附加了用于加工基电极电路的一般的电路形成工序F，而工序B、工序C、工序D及工序E则与上述相同，因此这里省略了重复的说明，而对作为在图7～图8中的工序F的特征的基电极电路的形成进行说明。
在完成了介电体层除去的部分的表面上，如图7(III)所示，露出制作基电极电路用的金属表面。在这里，为了通过蚀刻法形成基电极电路，粘贴干膜，而后曝光、显影，形成图7(IV)的状态。对该基电极电路用金属箔进行蚀刻，通过剝离保护膜而形成图7(V)的状态。
<设置有内置电容器电路的多层印刷布线板>
经过上述工序，可以得到设置有内置电容器电路的多层印刷布线板。该多层印刷布线板在内置电容器部以外不存在介电层，电容器电路部包埋在绝缘层的构成树脂中，介电层与绝缘层的粘合性也不发生问题，内层部的脱离现象的发生也减少。而且，只要使用该制造方法，则达到介电层的膜厚均匀性良好，电容器电路的位置精度良好，电容器的容量波动小。
下面给出了实施例及比较例，但在此之前的开头已对各实施例的共同事项进行了说明。
实施例1
(芯材的制造)
按照通常的方法，在50μm厚的FR-4预成型料的两表面上粘贴18μm厚的电解铜箔，得到在两表面上覆有铜的积层板。然后，对该在两表面上覆有铜的积层板的两表面上的铜箔进行调整表面及酸洗清洁，然后干燥。在该两表面的铜箔表面上粘贴干膜，曝光、显影蚀刻图案。然后，用铜蚀刻液进行蚀刻，形成含有基电极形状的基电极电路，用碱溶液剝离保护膜，水洗，干燥，制成芯材。
(带有含有介电体填料的树脂层的金属箔的制造)
首先，制造树脂溶液。在制造该树脂溶液时，使用25重量份的苯酚酚醛清漆型环氧树脂、25重量份的溶剂中可溶的芳香族聚酰胺树脂聚合物与作为溶剂的环戊酮的作为混合清漆的市售的日本化药株式会社制造的BP3225-50P作为原料。然后，往该混合清漆以及作为固化剂的酚醛清漆型酚醛树脂中添加明和化成株式会社制造的MEH-7500以及作为固化促进剂的四国化成制造的2E4MZ，制成具有如下所示的配合比例的树脂混合物。
树脂组成：苯酚酚醛清漆型环氧树脂  39重量份
芳香族聚酰胺树脂聚合物            39重量份
酚醛清漆型酚醛树脂                22重量份
固化促进剂                        0.1重量份
进一步地使用甲基乙基酮将该树脂混合物调制成树脂固体成分为30重量％，制成树脂溶液。然后，在该树脂溶液中，混合分散具有如下所示的粉体特性的介电体填料钛酸钡粉，制成含有如下所示的组成的介电体填料的树脂溶液。
介电体填料的粉体特性：平均粒径(DIA)    0.25μm
体积累积粒径(D50)                      0.5μm
凝聚度(D50/DIA)                        2.0
含有介电体填料的树脂溶液：粘合剂树脂溶液  83.3重量份
                          钛酸钡粉        100重量份
把如上所述制造的含有介电体的树脂溶液，如图4(A)所示，使用边缘涂布机(edge coater)，在电解铜箔6的粘贴面止(使用微细铜粒21实施粗糙化处理的面)涂布含有介电体填料的树脂膜20，形成规定的厚度，风干5分钟，然后，于140℃的加热环境下干燥处理3分钟，形成半固化状态的20μm厚的介电体层22，再涂布上述树脂溶液，干燥形成5μm厚的仅有树脂的层，制成带有含有介电体填料的树脂层的金属箔23。另外，此时使用的电解铜箔为35μm厚，粘贴面的平均粗糙度为2.1μm。
(工序A)
在该工序中，使用上述芯材及带有含有介电体填料的树脂层的铜箔，在图9(a)所示的芯材的两表面上设置介电层及第一导电性金属层。在这里，为了在芯材的两表面上设置介电层及第一导电性金属层，如图10(ii)所示，该带有含有介电体填料的树脂层的铜箔23的介电体层22，与基电极电路表面接触，在180℃×60分钟的加热条件下进行热压成型，在芯材2上粘贴带有含有介电体填料的树脂层的铜箔23，形成图9(b)所示的状态。
(工序B)
在该上部电极形成工序中，把图9(b)所示的第一导电性金属层6加工成上部电极(包括电容器的上部电极)，露出电路部以外区域的介电层。因此，在该第一导电性金属层6的表面上，层积作为抗蚀膜的干膜，制成抗蚀膜层，在该抗蚀膜层上曝光、显影保护膜图案，使用蚀刻液溶解除去第一导电性金属层6的不需要的部分，剝离抗蚀膜，如图11(c)所示形成上部电极。此时的上部电极含有构成电容器的上部电极7的电路形状，上部电极通过介电层5，以与内层上形成的基电极4相对的形状在相对的位置上形成。
(工序C)
在该介电层除去工序中，除去露出电路部以外区域的介电层，形成图11(d)所示的状态。此时的介电层的去除方法，使用市售的除胶渣溶液通过除胶渣处理除去多余的介电层。该除胶渣溶液使用市售商品。
(工序D)
在该第二导电性金属层粘贴工序中，除去露出的介电层，埋设变深的电路间间隙，如图12(e)所示，在上部电极7上设置绝缘层3b及第二导电性金属层8。此时的构成绝缘层3b及第二导电性金属层的方法，为把100μm厚的预成型料(在附图中，省略骨架材料的描述)重叠在上部电极上，再在预成型料上面重叠电解铜箔，在180℃×60分钟的加热条件下热压成型。
(工序E)
在该外层电路形成工序中，对第二导电性金属层8进行蚀刻加工，形成微孔等，加工成外层电路9。由于此时的第二导电性金属层8的蚀刻方法及微孔的形成等与第一导电性金属层的蚀刻时相同，为避免重复的说明，而在此省略对其进行的说明。如上所述，制造图12(f)所示的设置有内置电容器电路的多层印刷布线板1’。
实施例2
在该实施例2中，工序A、工序D、工序E与实施例1相同，所不同的是工序B、工序C。因此，省略了对成为重复的说明的工序A、工序D、工序E的描述，仅说明工序B、工序C。
(工序B)
在该上部电极形成工序中，把位于外层的上述第一导电性金属层6加工成电容器的上部电极7，露出电路部以外区域的介电层。因此，在该第一导电性金属层6的表面上层积作为抗蚀膜的干膜制成抗蚀膜层，在该抗蚀膜层上曝光、显影保护膜图案，使用蚀刻液溶解除去第一导电性金属层6的不需要的部分如图7(I)所示形成上部电极7后，在电路表面上留有抗蚀膜10。此时的上部电极含有构成电容器的上部电极7的电路形状，上部电极7通过介电层5，以与内层上形成的基电极4相对的形状在相对的位置上形成。
(工序C)
在该介电层去除工序中，在电路表面上留有抗蚀膜10的状态下，除去电路部以外区域的露出的介电层5。此时的介电层的去除方法，使用湿式喷砂处理，用0.20MPa的水压使中心粒径为14μm的微粒粉体氧化铝研磨剂分散在水中的淤浆状研磨液(研磨剂浓度14体积％)从长90mm、宽2mm的狭缝喷嘴形成高速水流，冲撞被研磨面，研磨除去不需要的介电层。当该湿式喷砂处理终止时，剝离抗蚀膜，水洗、干燥，形成与图3(d)同样的状态。
下面，与实施例1同样，经过图3所示的流程，制造设置有内置电容器电路的多层印刷布线板1’。
实施例3
(芯材的制造)
使用附图说明该芯材的制造。在该实施方式中使用的带有载体箔的铜箔电路40，其使用带有载体箔的电解铜箔44制造形成，该带有载体箔的电解铜箔44使用公称厚度为18μm的电解铜箔作为载体箔41，在该载体箔41的有光泽的一面上使用羧基苯并三唑形成有机接合界面42，在有机接合界面42上形成5μm厚的电路形成用铜箔层43而形成。在此时的电路形成用铜箔层43上附着形成微细铜粒21，在带有载体箔的电解铜箔44的两表面上实施锌防锈处理。在本说明书的附图中，省略了对该防锈层的描述。
在该带有载体箔的电解铜箔44的表面上积层干膜，如图10(a)所示形成抗蚀膜层10。形成抗蚀膜层10时，使用日合アルフオ株式会社的干膜。而且，如图10(b)所示，在该抗蚀膜层10上曝光、显影成所希望的电路图案。此时，如图14(a)及(b)所示，在载体箔41的整个表面上，使用同样的干膜形成抗蚀膜层10。
然后，通过氯化铜蚀刻液蚀刻电路形成用铜箔层43，如图15(c)所示形成基电极4。在形成基电极4后，膨润剝离干膜，得到如图5(d)所示的本发明涉及的带有载体箔的铜箔电路40。
对该带有载体箔的铜箔电路40与构成树脂基材的预成型料3，进行热压加工。此时，如图16(a)所示，在预成型料3的外侧上配置各1片带有载体箔的铜箔电路40，对向配置使带有载体箔的铜箔电路40的形成基电极4的面与预成型料3接触，进行层积、压制成型，制成图16(b)的积层体。
此外，热压加工完成后，接下来剝离去除位于外层的载体箔41。如上所述，制成图16(c)所示的芯材2b。
(带有含有介电体填料的树脂层的金属箔的制造)
这里使用的含有介电体填料的树脂溶液，与上述实施例1中使用的同样，为避免重复记载而省略说明。使用边缘涂布机，如图6(A)所示，把该含有填料的树脂溶液涂布在电解铜箔6的粘贴面(使用微细铜粒21实施了粗糙化处理的面)上，形成规定厚度的含有介电体填料的树脂膜20，风干5分钟，然后，于140℃的加热环境中干燥处理3分钟，形成半固化状态的20μm厚的介电体层22，制成带有含有介电体填料的树脂层的金属箔23’。另外，此时所用的电解铜箔也为与实施例1中使用的同样的35μm厚电解铜箔。
使用上述的芯材与带有含有介电体填料的树脂层的铜箔，使用与实施例2同样的方法，制造设置有内置电容器电路的多层印刷布线板1’。
产业上利用的可能性
本发明涉及的设置有内置电容器电路的多层印刷布线板的制造方法，为使用该制造方法可以得到内置有电容器电路的介电层的厚度即使很薄其膜厚均匀性仍优良的具有良好的电容量的多层印刷布线板的方法。而且，由于制造的内置电容器电路的同一平面内的不必要的部位上不存在介电层，故信号电路的信号器信号传送时的介电损失小，可以埋设配置电感器等其它电路元件。因此，电路设计变得容易，设计的变化可飞跃式的提高。使用本发明涉及的制造方法得到的设置有内置电容器电路的多层印刷布线板，具有极好的品质，使用上述制造方法可高效地进行生产，容易满足市场供给。
附图说明
图1是本发明中使用的代表性的3种芯材的剖面示意图。
图2是表示使用芯材2a制造内置有电容器电路的多层印刷布线板的流程的示意图。
图3是表示使用芯材2a制造内置有电容器电路的多层印刷布线板的流程的示意图。
图4是表示使用芯材2a制造内置有电容器电路的多层印刷布线板的流程的示意图。
图5是表示在芯材2a的表面上设置介电层及第一导电性金属层的方法的示意图。
图6是表示带有含有介电体填料的树脂层的金属箔的制造流程的示意图。
图7是表示使用芯材2c制造内置有电容器电路的多层印刷布线板的流程的示意图。表示使用喷砂处理除去介电层时的流程的示意图。
图8是表示使用芯材2c制造内置有电容器电路的多层印刷布线板的流程的示意图。
图9是表示在芯材2b表面上设置介电层及第一导电性金属层的状态的示意图。
图10是表示在芯材2b表面上设置介电层及第一导电性金属层的方法的示意图。
图11是表示使用芯材2b制造内置有电容器电路的多层印刷布线板的流程的示意图。
图12是表示使用芯材2b制造内置有电容器电路的多层印刷布线板的流程的示意图。
图13是带有载体箔的铜箔电路的剖面示意图。
图14是表示带有载体箔的铜箔电路的制造流程的剖面示意图。
图15是表示带有载体箔的铜箔电路的制造流程的剖面示意图。
图16是表示把使用带有载体箔的铜箔电路的基电极埋设在绝缘层中而具有平坦的表面的印刷布线板(芯材2b)的制造流程的示意图。
图17是表示使用芯材2a制造内置有电容器电路的多层印刷布线板的流程的示意图(以往方法)。
图18是表示使用芯材2a制造内置有电容器电路的多层印刷布线板的流程的示意图(以往方法)。
图19是表示使用芯材2a制造内置有电容器电路的多层印刷布线板的流程的示意图(以往方法)。
其中，附图标记说明如下：
1，1’  设置有内置电容器电路的多层印刷布线板
2a、2b、2c芯材(a：在两表面上突出，b：在两表面上埋入，c：在两表面的整个表面上)
3绝缘层(树脂膜及预成型料等同品)
4基电极(基电极电路)
5介电层
6第一导电性金属层或金属箔
7上部电极(上部电极电路)
8第二导电性金属层
9外层电路
10抗蚀膜层
20含有介电体填料的树脂溶液膜
21微细铜粒
22半固化状态的介电层
23，23’  带有含有介电体填料的树脂的金属箔的制造工艺
30含有介电体填料的片
31含有介电体填料的树脂层
32不含介电体填料的树脂溶液膜
40带有载体箔的铜箔电路
41载体箔
42接合界面(剝离层)
43电路形成用铜箔层
44带有载体箔的电解铜箔

Claims (14)

1.一种设置有内置电容器电路的多层印刷布线板的制造方法，其是设置有内置电容器电路的多层印刷布线板的制造方法，其特征在于，其包括以下工序A1～工序E：
工序A1：其为在绝缘层的单表面或两表面上设置有基电极的芯材的具有基电极的面上设置介电层及第一导电性金属层的第一导电性金属层粘贴工序；
工序B：其为把位于外层的上述第一导电性金属层加工成上部电极，使电路部以外区域的介电层露出的上部电极形成工序；
工序C：其为除去电路部以外区域的露出的介电层的介电层去除工序；
工序D：其为埋设上部电极间间隙，在上部电极上设置绝缘层及第二导电性金属层的第二导电性金属层粘贴工序；
工序E：其为把第二导电性金属层加工成外层电路的外层电路形成工序。
2.一种设置有内置电容器电路的多层印刷布线板的制造方法，其是设置有内置电容器电路的多层印刷布线板的制造方法，其特征在于，其包括以下工序A2～工序F：
工序A2：其为在绝缘层的单表面或两表面上的整个表面上设置有形成基电极的金属层的芯材的金属层一侧上设置介电层及第一导电性金属层的第一导电性金属层粘贴工序；
工序B：其为把位于外层的上述第一导电性金属层加工成上部电极，使电路部以外区域的介电层露出的上部电极形成工序；
工序C：其为除去电路部以外区域的露出的介电层的介电层去除工序；
工序F：其为除去介电层，基电极用金属层在露出的积层板上形成规定的基电极电路图案的工序；
工序D：其为埋设上部电极间间隙，在上部电极上设置绝缘层及第二导电性金属层的第二导电性金属层粘贴工序；
工序E：其为把第二导电性金属层加工成外层电路的外层电路形成工序。
3.按照权利要求1所述的设置有内置电容器电路的多层印刷布线板的制造方法，其中，在上述工序A1中使用的在绝缘层的单表面或两表面上设置有基电极的芯材，使用设置有基电极从表面突出的凹凸表面的印刷布线板，在该印刷布线板表面上粘贴由单独的树脂层与含有介电体填料的层构成的介电层构成材料，形成介电层。
4.按照权利要求1所述的设置有内置电容器电路的多层印刷布线板的制造方法，其中，在上述工序A1中使用的在绝缘层的单表面或两表面上设置有基电极电路的芯材，使用基电极埋设在绝缘层中而具有平坦的表面的印刷布线板，在该表面上粘贴含有介电体填料的层，形成介电层。
5.按照权利要求1所述的设置有内置电容器电路的多层印刷布线板的制造方法，其特征在于，在介电层去除工序，使用化学处理除去上部电极用电路部以外区域的露出的介电层。
6.按照权利要求1所述的设置有内置电容器电路的多层印刷布线板的制造方法，其特征在于，在介电层去除工序，使用机械处理除去上部电极用电路部以外区域的露出的介电层。
7.按照权利要求2所述的设置有内置电容器电路的多层印刷布线板的制造方法，其特征在于，在介电层去除工序，使用化学处理除去上部电极用电路部以外区域的露出的介电层。
8.按照权利要求2所述的设置有内置电容器电路的多层印刷布线板的制造方法，其特征在于，在介电层去除工序，使用机械处理除去上部电极用电路部以外区域的露出的介电层。
9.一种使用权利要求1所述的设置有内置电容器电路的多层印刷布线板的制造方法得到的多层印刷布线板。
10.一种使用权利要求2所述的设置有内置电容器电路的多层印刷布线板的制造方法得到的多层印刷布线板。
11.一种使用权利要求9的多层印刷布线板作为芯材，实施权利要求2的工序使介电体层多层化的多层印刷布线板。
12.一种使用权利要求10的多层印刷布线板作为芯材，实施权利要求2的工序使介电体层多层化的多层印刷布线板。
13.一种积层多片权利要求9所述的多层印刷布线板得到的多层印刷布线板。
14.一种积层多片权利要求10所述的多层印刷布线板得到的多层印刷布线板。
CNA2005800269731A 2004-08-10 2005-08-09 多层印刷布线板的制造方法及使用该制造方法得到的多层印刷布线板 Pending CN101002516A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004233591 2004-08-10
JP233591/2004 2004-08-10

Publications (1)

Publication Number Publication Date
CN101002516A true CN101002516A (zh) 2007-07-18

Family

ID=35839355

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2005800269731A Pending CN101002516A (zh) 2004-08-10 2005-08-09 多层印刷布线板的制造方法及使用该制造方法得到的多层印刷布线板

Country Status (6)

Country Link
US (1) US8062539B2 (zh)
JP (1) JPWO2006016586A1 (zh)
KR (1) KR20070042560A (zh)
CN (1) CN101002516A (zh)
TW (1) TW200617098A (zh)
WO (1) WO2006016586A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103140050A (zh) * 2011-12-05 2013-06-05 深南电路有限公司 埋容线路板的加工方法
CN107507819A (zh) * 2017-08-11 2017-12-22 华进半导体封装先导技术研发中心有限公司 一种基于电容芯板的无源器件集成方法
CN110312366A (zh) * 2019-07-03 2019-10-08 安捷利电子科技（苏州）有限公司 埋容材料及其制备工艺、埋容电路板及其制作工艺
CN112739041A (zh) * 2021-04-01 2021-04-30 武汉宏乔科技有限公司 一种基于向量乱流法的化学蚀刻装置及方法
CN113012902A (zh) * 2021-02-25 2021-06-22 中国振华(集团)新云电子元器件有限责任公司(国营第四三二六厂) 一种平面电感器及其制造方法

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4736703B2 (ja) * 2005-10-14 2011-07-27 宇部興産株式会社 銅配線ポリイミドフィルムの製造方法
JP4755209B2 (ja) 2007-02-01 2011-08-24 サムソン エレクトロ−メカニックス カンパニーリミテッド． 電磁気バンドギャップ構造物及び印刷回路基板
KR100861618B1 (ko) 2007-03-02 2008-10-07 삼성전기주식회사 내장형 캐패시터의 공차 향상을 위한 인쇄회로기판 및 그제조방법
KR100851075B1 (ko) 2007-04-30 2008-08-12 삼성전기주식회사 전자기 밴드갭 구조물 및 인쇄회로기판
JPWO2009008471A1 (ja) * 2007-07-10 2010-09-09 三井金属鉱業株式会社 誘電層付銅箔
KR100882266B1 (ko) * 2007-11-07 2009-02-06 삼성전기주식회사 캐패시터 내장형 인쇄회로기판의 제조방법
JP2009070938A (ja) * 2007-09-12 2009-04-02 Cmk Corp 部品内蔵型多層プリント配線板及びその製造方法
TW200919676A (en) * 2007-10-17 2009-05-01 Phoenix Prec Technology Corp Packaging substrate structure having capacitor embedded therein and method for manufacturing the same
US8510936B2 (en) * 2009-12-29 2013-08-20 Subtron Technology Co., Ltd. Manufacturing method of package carrier
KR20120026870A (ko) 2010-09-10 2012-03-20 삼성전자주식회사 회로 기판 및 이를 포함하는 반도체 모듈
US8628636B2 (en) * 2012-01-13 2014-01-14 Advance Materials Corporation Method of manufacturing a package substrate
CN103298274B (zh) * 2012-02-24 2016-02-24 北大方正集团有限公司 一种埋容印制电路板的制作方法以及埋容印制电路板
US20160242283A1 (en) * 2013-10-29 2016-08-18 Kyocera Corporation Wiring board, and mounting structure and laminated sheet using the same
US9924597B2 (en) * 2014-02-21 2018-03-20 Mitsui Mining & Smelting Co., Ltd. Copper clad laminate for forming of embedded capacitor layer, multilayered printed wiring board, and manufacturing method of multilayered printed wiring board
WO2017085849A1 (ja) * 2015-11-19 2017-05-26 三井金属鉱業株式会社 誘電体層を有するプリント配線板の製造方法
WO2017154167A1 (ja) * 2016-03-10 2017-09-14 三井金属鉱業株式会社 多層積層板及びこれを用いた多層プリント配線板の製造方法
TWI622109B (zh) * 2016-07-07 2018-04-21 欣興電子股份有限公司 封裝基板及其製造方法
JP7482602B2 (ja) * 2019-02-20 2024-05-14 Tdk株式会社 薄膜キャパシタ内蔵基板及びその製造方法
JP7455516B2 (ja) * 2019-03-29 2024-03-26 Tdk株式会社 素子内蔵基板およびその製造方法
CN113891546B (zh) * 2021-11-02 2023-05-16 中国电子科技集团公司第二十九研究所 一种嵌入增强结构微流道的印制电路板及其制备方法
WO2023189300A1 (ja) * 2022-03-29 2023-10-05 三井金属鉱業株式会社 キャパシタ内蔵型プリント配線板及び多層プリント配線板の製造方法
JP2023170250A (ja) * 2022-05-18 2023-12-01 日本発條株式会社 回路基板の製造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4203257A (en) * 1977-05-31 1980-05-20 Hughes Aircraft Company Printed circuit board hole cleaner
JPH0722725A (ja) * 1993-06-22 1995-01-24 Shinko Electric Ind Co Ltd 薄膜コンデンサ付回路基板及びその製造方法
JPH08125302A (ja) 1994-10-20 1996-05-17 Hokuriku Electric Ind Co Ltd コンデンサ付き回路基板及び該回路基板を用いた多層回路基板
JPH09116247A (ja) 1995-10-16 1997-05-02 Oki Purintetsudo Circuit Kk コンデンサー内蔵ビルドアップ型プリント配線基板の製造方法及びそのプリント配線基板並びにこの基板へのコンデンサーの実装構造
JPH1076699A (ja) * 1996-09-04 1998-03-24 Brother Ind Ltd 電極基板
US5784782A (en) * 1996-09-06 1998-07-28 International Business Machines Corporation Method for fabricating printed circuit boards with cavities
US6185354B1 (en) * 1998-05-15 2001-02-06 Motorola, Inc. Printed circuit board having integral waveguide
JP2000133916A (ja) * 1998-10-22 2000-05-12 Matsushita Electric Ind Co Ltd 転写用配線パターン形成材、転写用配線パターン形成材の製造方法、転写用配線パターン形成材を用いた配線基板およびその製造方法
US6349456B1 (en) * 1998-12-31 2002-02-26 Motorola, Inc. Method of manufacturing photodefined integral capacitor with self-aligned dielectric and electrodes
JP2000323845A (ja) 1999-05-14 2000-11-24 Sony Corp 電子回路実装用基板の製造方法
US6573584B1 (en) * 1999-10-29 2003-06-03 Kyocera Corporation Thin film electronic device and circuit board mounting the same
JP2001267751A (ja) * 2000-03-22 2001-09-28 Matsushita Electric Ind Co Ltd コンデンサ内蔵基板およびその製造方法
US6827769B2 (en) * 2001-05-10 2004-12-07 Pitney Bowes Inc. Photosensitive optically variable ink heterogeneous compositions for ink jet printing
JP2003011270A (ja) * 2001-07-02 2003-01-15 Jsr Corp 導電性箔付き誘電体層およびこれを用いたコンデンサ、ならびにその形成方法
JP3786028B2 (ja) * 2002-02-19 2006-06-14 日本ビクター株式会社 コンデンサ素子を有するプリント基板の製造方法
JP3753318B2 (ja) * 2002-05-07 2006-03-08 三菱電機株式会社 配線基板の製造方法
DE10234792A1 (de) 2002-07-31 2004-02-12 Basf Coatings Ag Strukturviskose Klarlack-Slurry, Verfahren zu ihrer Herstellung und ihre Verwendung
JP2004134421A (ja) * 2002-10-08 2004-04-30 Nec Tokin Corp コンデンサ内蔵配線基板及びその製造方法
JP2005086141A (ja) * 2003-09-11 2005-03-31 Toppan Printing Co Ltd 配線基板

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103140050A (zh) * 2011-12-05 2013-06-05 深南电路有限公司 埋容线路板的加工方法
CN103140050B (zh) * 2011-12-05 2015-07-15 深南电路有限公司 埋容线路板的加工方法
CN107507819A (zh) * 2017-08-11 2017-12-22 华进半导体封装先导技术研发中心有限公司 一种基于电容芯板的无源器件集成方法
CN107507819B (zh) * 2017-08-11 2019-12-20 华进半导体封装先导技术研发中心有限公司 一种基于电容芯板的无源器件集成方法
CN110312366A (zh) * 2019-07-03 2019-10-08 安捷利电子科技（苏州）有限公司 埋容材料及其制备工艺、埋容电路板及其制作工艺
CN113012902A (zh) * 2021-02-25 2021-06-22 中国振华(集团)新云电子元器件有限责任公司(国营第四三二六厂) 一种平面电感器及其制造方法
CN113012902B (zh) * 2021-02-25 2023-03-14 中国振华(集团)新云电子元器件有限责任公司(国营第四三二六厂) 一种平面电感器及其制造方法
CN112739041A (zh) * 2021-04-01 2021-04-30 武汉宏乔科技有限公司 一种基于向量乱流法的化学蚀刻装置及方法

Also Published As

Publication number Publication date
TWI302159B (zh) 2008-10-21
JPWO2006016586A1 (ja) 2008-05-01
US8062539B2 (en) 2011-11-22
TW200617098A (en) 2006-06-01
WO2006016586A1 (ja) 2006-02-16
US20080257480A1 (en) 2008-10-23
KR20070042560A (ko) 2007-04-23

Similar Documents

Publication Publication Date Title
CN101002516A (zh) 多层印刷布线板的制造方法及使用该制造方法得到的多层印刷布线板
US8205329B2 (en) Method for manufacturing dielectric layer constituting material, dielectric layer constituting material obtained thereby; method for manufacturing capacitor circuit forming piece using dielectric layer constituting material, capacitor circuit forming piece obtained thereby; and multi-layer printed wiring board obtained by using dielectric layer constituting material and/or capacitor circuit forming piece
KR100793916B1 (ko) 인쇄회로기판 내장형 커패시터의 제조방법
US7444727B2 (en) Method for forming multi-layer embedded capacitors on a printed circuit board
US7056800B2 (en) Printed circuit embedded capacitors
KR20080031298A (ko) 수동 전기 물품
US8730647B2 (en) Printed wiring board with capacitor
JP4006618B2 (ja) キャリア付銅箔の製法及びキャリア付銅箔を使用したプリント基板
CN100413383C (zh) 多层配线板及其制造方法、以及半导体装置及无线电子装置
US7138068B2 (en) Printed circuit patterned embedded capacitance layer
US20050135074A1 (en) Printed circuit dielectric foil and embedded capacitors
JPH11340367A (ja) 多層配線基板およびその製造方法
JP2008227153A (ja) キャパシタ内蔵多層プリント配線板用誘電体材料，キャパシタ部材とキャパシタ内蔵多層プリント配線板およびキャパシタ内蔵多層プリント配線板の製造方法
JP4453301B2 (ja) 配線基板の製造方法
JP2006123232A (ja) 誘電体フィラー含有樹脂層付銅箔及びその誘電体フィラー含有樹脂層付銅箔を用いて得られたプリント配線板
JP2002353629A (ja) プリント基板の製造方法
CN102612276A (zh) 多层 hdi线路板的微孔制作工艺
JP2006179744A (ja) 電子部品及びその製造方法、電子部品付き配線基板
JP2007324298A (ja) 配線基板の製造方法
JP2000031642A (ja) ビルドアップ多層回路基板及びその製造方法。
JPS6146999B2 (zh)

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20070718