TWI622109B - 封裝基板及其製造方法 - Google Patents

Abstract

封裝基板製造方法包含提供包含電容層、設置在電容層的第一側的第一圖樣化電路以及設置在電容層的第二側的第二圖樣化電路的一基底，其中兩相鄰的第一圖樣化電路之間具有間隙，暴露電容層的第一區域，且第二圖樣化電路與第一區域至少部分重合；接續，在第一區域重合第二圖樣化電路的部分內移除電容層，形成開口連通間隙；接續，自第一側形成介電層，填滿間隙與開口，並覆蓋第一圖樣化電路；以及，部分地移除間隙與開口中的介電層，暴露部分的第二圖樣化電路，未經移除的介電層包覆電容層與第一圖樣化電路，並定義一通孔。

Description

封裝基板及其製造方法

本發明是有關於一種封裝基板的製作方法，特別是有關於製造封裝基板的電容層特徵的方法。

藉由積體電路的製程技術演進，積體電路內關於佈線密度、傳輸速率以及防止訊號干擾等，可提升整體積體電路效能的相關需求也隨之提高。其中，製造完成的積體電路必須透過後段製程(back end of line，BEOL)以及封裝等製程，將積體電路與實際應用的電子元件間，做電性連接。然而，隨著微縮製程的進步，使得積體電路的體積不斷縮減，其中較高階的封裝製程所製成的封裝體多半需應用積體電路載板(IC carrier)中介於積體電路與印刷電路板之間，作為封裝基板。概括來說，積體電路載板透過內部線路連接積體電路與印刷電路板，用以溝通積體電路與印刷電路板間的訊號，並同時賦予保護電路與散熱等功能。由於來自積體電路與印刷電路板的訊號需透過積體電路載板傳遞，因此，積體電路載板傳遞訊號的品質，也對於積體電路整體的效能表現有實質的影響。

目前，市面上的積體電路載板，肇因於製造方法的限制，多數積體電路載板在圖樣化內部的電容薄膜時，會在電容薄膜形成的孔洞週邊產生較為突出的部分，使得後續的製程所產生的熱能或應力易累積於其上，進而可能讓電容薄膜所形成的孔洞發生孔裂或損壞。甚或，影響到積體電路載板的品質與良率。由此可見，上述現有的架構，顯然仍存在不便與缺陷，而有待加以進一步改進。為了解决上述問題，相關領域莫不費盡心思來謀求解决之道，但長久以來一直未見適用的方式被發展完成。因此，如何能有效解决上述問題，實屬當前重要研發課題之一，亦成為當前相關領域亟需改進的目標。

本發明之一技術態樣是有關於一種封裝基板製作方法，其利用先製造電容層的開口，再填入介電層與形成介電層內的通孔，使得介電層可隔絕在介電層的通孔與電容層、第一圖樣化電路之間。如此一來，可較佳地避免電容層的開口在後續的製程中因有較突出的部分而在其上累積過多的熱能或應力，進而減少電容層的開口發生孔裂或損毀的情況。此外，也可讓形成在介電層的通孔中的導電材料可較佳地避免漏電或產生電容效應。因此，本案的封裝基板製作方法可提升封裝基板的良率，降低封裝基板的製作成本。

本發明提供一種封裝基板製造方法包含提供基底，其中基底包含電容層、設置在電容層的第一側的複數個第一圖樣化電路以及設置在電容層相對第一側的第二側的至少 一第二圖樣化電路，其中第一圖樣化電路中兩相鄰者之間具有間隙，暴露電容層的第一區域，且第二圖樣化電路與第一區域至少部分重合；接續地，在第一區域與第二圖樣化電路重合的部分內移除部分的電容層，以在電容層形成開口連通間隙；接續地，在電容層的第一側形成第一介電層，以填滿間隙與開口，並覆蓋第一圖樣化電路；以及，部分地移除間隙與開口中的第一介電層，以暴露部分的第二圖樣化電路，其中未經移除的第一介電層包覆電容層與第一圖樣化電路，並定義第一通孔。

在本發明一或多個實施方式中，上述之封裝基板製造方法可更包含在第一通孔中填入導電材料，以在第一通孔中形成第一導通路徑，連接第二圖樣化電路至第一介電層遠離電容層的表面。

在本發明一或多個實施方式中，上述之封裝基板製造方法可更包含對應第一圖樣化電路中至少一者部分地移除第一介電層，以形成第二通孔暴露第一圖樣化電路中的對應者。

在本發明一或多個實施方式中，上述之封裝基板製造方法可更包含在第二通孔中填入導電材料，以在第二通孔中形成第二導通路徑，連接第一圖樣化電路中對應者至第一介電層遠離電容層的表面。

在本發明一或多個實施方式中，上述之封裝基板製造方法可更包含形成第三圖樣化電路於第一介電層遠離電 容層的表面，並與第一導通路徑及/或第二導通路徑至少其中之一相接觸。

在本發明一或多個實施方式中，上述之封裝基板的方法可更包含形成導電層在第一介電層遠離電容層的表面上優先於部分地移除第一介電層的步驟，其中封裝基板製造方法可更包含移除導電層的一部分，並與第一介電層共同定義第一通孔。

在本發明一或多個實施方式中，上述之第二圖樣化電路在第二側實質上完全涵蓋第一區域。

在本發明一或多個實施方式中，上述之封裝基板製造方法可更包含在電容層的第二側形成第二介電層，以覆蓋第二圖樣化電路。

本發明提供一種封裝基板包含電容層、複數個第一圖樣化電路、至少一第二圖樣化電路、介電層以及導電材料。電容層具有第一側、相對第一側的第二側以及開口。第一圖樣化電路設置在第一側，且第一圖樣化電路中兩相鄰者之間具有間隙，其中開口位於間隙中。第二圖樣化電路設置在第二側，且第二圖樣化電路至少覆蓋開口。介電層設置於第一側。介電層具有第一通孔形成於介電層內。第一通孔穿過開口與間隙而抵達第二圖樣化電路，且介電層位於電容層與第一通孔之間。導電材料設置在第一通孔中，並延伸在第二圖樣化電路與介電層遠離電容層的表面之間。其中，介電層隔絕於電容層與導電材料之間。

在本發明一或多個實施方式中，上述之導電材料位於第一通孔中的部分的外緣與開口的內緣的距離可大於5μm。

在本發明一或多個實施方式中，上述之介電層具有第二通孔對應第一圖樣化電路中至少一者形成於介電層內。導電材料可更設置在第二通孔中，並延伸在第一圖樣化電路的對應者與介電層遠離電容層的表面之間。

100‧‧‧封裝基板

110‧‧‧電容層

110A‧‧‧第一區域

112‧‧‧第一側

114‧‧‧第二側

116‧‧‧開口

120‧‧‧第一圖樣化電路

122‧‧‧間隙

130‧‧‧第二圖樣化電路

140‧‧‧第一介電層

142‧‧‧第一通孔

144‧‧‧第二通孔

150‧‧‧導電材料

160‧‧‧第二介電層

170‧‧‧第三圖樣化電路

175‧‧‧保護層

180‧‧‧導電層

180’‧‧‧導電層

200‧‧‧基材

200’‧‧‧基底

240‧‧‧第一導電層

260‧‧‧第二導電層

300‧‧‧封裝基板製作方法

D‧‧‧距離

S301~S304‧‧‧步驟

θ‧‧‧夾角

本發明之上述和其他目的、特徵、優點與實施例，透過下方的實施例搭配相對應的圖式能更明顯易懂，必須要強調的是圖式之繪示為本於實務，圖式繪示之不同特徵並非該特徵之實際尺寸比例，必須了解到這些不同特徵可能會因為解說之方便而放大或縮小其尺寸：第1圖繪示依據本發明多個實施方式之封裝基板的側視剖面圖。

第2圖至第9圖繪示依據本發明多個實施方式之封裝基板在封裝基板製作方法的不同階段的側視剖面圖。

第10圖繪示依據本發明多個實施方式之封裝基板製作方法的流程圖。

除非有其他表示，在不同圖式中相同之號碼與符號通常被當作相對應的部件。該些圖示之繪示為清楚表達該些實施方式之相關關聯而非繪示該實際尺寸。

以下將以圖式揭露本發明之複數個實施方式，為明確說明起見，許多實務上的細節將在以下敘述中一併說明。然而，應瞭解到，這些實務上的細節不應用以限制本發明。也就是說，在本發明部分實施方式中，這些實務上的細節是非必要的。此外，當一個元件被稱為『在…上』時，它可泛指該元件直接在其他元件上，也可以是有其他元件存在於兩者之中。相反地，當一個元件被稱為『直接在』另一元件，它是不能有其他元件存在於兩者之中間。如本文所用，詞彙『及/或』包含了列出的關聯項目中的一個或多個的任何組合。

此外，相對詞彙，如『下』或『底部』與『上』或『頂部』，用來描述文中在附圖中所示的一元件與另一元件之關係。相對詞彙是用來描述裝置在附圖中所描述之外的不同方位是可以被理解的。例如，如果一附圖中的裝置被翻轉，元件將會被描述原為位於其它元件之『下』側將被定向為位於其他元件之『上』側。例示性的詞彙『下』，根據附圖的特定方位可以包含『下』和『上』兩種方位。同樣地，如果一附圖中的裝置被翻轉，元件將會被描述原為位於其它元件之『下方』或『之下』將被定向為位於其他元件上之『上方』。例示性的詞彙『下方』或『之下』，可以包含『上方』和『上方』兩種方位。

第1圖為依據本發明多個實施方式繪示之封裝基板100的側視剖面圖。如第1圖所繪示，封裝基板100包含電容層110、複數個第一圖樣化電路120、第二圖樣化電路130、第 一介電層140與導電材料150。電容層110具有第一側112、相對第一側112的第二側114以及開口116。在多個實施方式中，第一圖樣化電路120設置在電容層110的第一側112，且第一圖樣化電路120中兩相鄰者之間具有間隙122，其中開口116位於間隙122中。換句話說，開口116位於間隙122在電容層110的垂直投影以內。第二圖樣化電路130設置在電容層110的第二側114，且第二圖樣化電路130至少覆蓋開口116。第一介電層140設置於電容層110的第一側112。在多個實施方式中，第一介電層140可具有第一通孔142形成於內。第一通孔142穿過間隙122與開口116而抵達第二圖樣化電路130，且未移除的第一介電層140位於電容層110與第一通孔142之間。在多個實施方式中，導電材料150設置在第一通孔142中，並延伸在第二圖樣化電路130與第一介電層140遠離電容層110的表面之間。其中，第一介電層140隔絕於電容層110與導電材料150之間。在多個實施方式中，在間隙122中，未移除的第一介電層140位於第一圖樣化電路120與第一通孔142之間。同樣地，第一介電層140也隔絕於第一圖樣化電路120與導電材料150之間。

由於封裝基板100的電容層110與第一通孔142的內壁之間設置有第一介電層140，讓第一介電層140可隔絕設置於第一通孔142中的導電材料150與電容層110之間，同時，也設置於導電材料150與第一圖樣化電路120之間。此外，在多個實施方式中，第一介電層140也可兼具絕緣層的功能。如此一來，第一介電層140可減少或避免自第二圖樣化電路130發送的電訊號在通過第一通孔142中的導電材料150而傳遞至 第一介電層140遠離電容層110的表面時，在導電材料150處發生漏電現象或產生較大的電容感應，進而提升電訊號傳遞的品質。甚或，也可降低對第一圖樣化電路120的電訊號傳遞的影響。是故，在導電材料150與電容層110的開口116的內壁之間設置第一介電層140，可減少或避免封裝基板100的電訊號傳遞發生漏失或失真，進而提升電訊號傳遞的品質。

此外，藉由第一介電層140在間隙122與開口116中覆蓋電容層110與電容層110位於開口116中的內壁，可避免在封裝基板100形成導電材料150或第一通孔142等元件的過程中，因部分的製造流程，舉例來說，像是雷射成孔、除膠或鍍銅等步驟，而在開口116的內壁產生熱能或應力的累積。進一步地，當開口116因第一介電層140的覆蓋而減少或避免熱能或應力累積於其上時，可避免開口116發生孔裂或毀損等現象。進而，可較佳地提升封裝基板100的電性性質、製造品質與良率等。

在多個實施方式中，如第1圖所示，導電材料150位於第一通孔142中的部分的外緣與開口116的內緣的距離D可大於或等於5μm，但不限於此。舉例來說，在其他的多個實施方式中，導電材料150位於第一通孔142中的部分的外緣與開口116的內緣的距離D小於10μm。在其他的多個實施方式中，距離D也可小於200μm，但不限於此。應瞭解到，本領域具通常知識者，當可視實際需求，在不脫離本揭露的精神與範圍的情況下，對距離D做同等的改動與修飾。舉例來說，距離D也可小於75μm、100μm、300μm或其他合適的距離 等。只要封裝基板100的導電材料150可藉由與開口116間的第一介電層140隔絕電容層110，減少或避免導電材料150傳遞電訊號時所發生的漏電現象或電容效應即可。

在多個實施方式中，第一介電層140具有第二通孔144對應第一圖樣化電路120中至少一者形成於第一介電層140內。在多個實施方式中，導電材料150可更設置在第二通孔144中，並延伸在第一圖樣化電路120的對應者與第一介電層140遠離電容層110的表面之間。

在多個實施方式中，封裝基板100可更包含第二介電層160，設置在封裝基板100的第二側114。在多個實施方式中，第二介電層160可包覆第二圖樣化電路130，以避免第二圖樣化電路130暴露於外界。在多個實施方式中，第一介電層140與第二介電層160可於同一製程中形成。舉例來說，壓合製程或其他合適的製程。

在多個實施方式中，封裝基板100可更包含第三圖樣化電路170，設置在導電材料150遠離電容層110的表面。在多個實施方式中，第三圖樣化電路170可僅包含導電電極。在其他的多個實施方式中，第三圖樣化電路170也可包含導電電極及/或接地電極，但不限於此。在多個實施方式中，第二圖樣化電路130可作為接地電極。

第2圖至第9圖為分別依據本發明多個實施方式繪示之封裝基板100在封裝基板製作方法300(參照第10圖)的不同階段的側視剖面圖。如第2圖所示，基材200可包含電容層110、第一導電層240以及第二導電層260。其中，第一導電 層240設置於電容層110的第一側112。第二導電層260設置於電容層110相對於第一側112的第二側114。在多個實施方式中，第一導電層240設置在位於第一側112的電容層110表面。第二導電層260設置在位於第二側114的電容層110表面。在多個實施方式中，電容層110的材料可包含環氧樹脂(Epoxy)與鈦酸鋇的混合物或其他合適的材料。舉例來說，電容層110也可為膜狀介電材(Ajinomoto Build-up Film,ABF)。在多個實施方式中，第一導電層240與第二導電層260的材料可為銅、銅合金、銀或其他合適的導電材料。

參照第3圖，在多個實施方式中，接續地，分別圖樣化第一導電層240與第二導電層260，使得第一導電層240形成第一圖樣化電路120，以及第二導電層260形成第二圖樣化電路130，以形成基底200’。在多個實施方式中，第一圖樣化電路120形成在位於第一側112的基底200’表面。第二圖樣化電路130形成在位於第二側114的基底200’表面。其中，任兩相鄰的第一圖樣化電路120之間具有間隙122。間隙122暴露電容層110的第一區域110A。其中，第二圖樣化電路130與第一區域110A至少部分重合。在多個實施方式中，第二圖樣化電路130可在電容層110的第二側114實質上完全涵蓋第一區域110A，但不限於此。應瞭解到，本領域具通常知識者，當可視實際需求，在不脫離本揭露的精神與範圍的情況下，做同等的改動與修飾。只要第二圖樣化電路130與第一圖樣化電路120之間設置有電容層110即可。

參照第4圖，在多個實施方式中，接續地，自第一側112在第一區域110A與第二圖樣化電路130重合的部分內移除部分的電容層110，以在電容層110的第一區域110A內形成開口116。開口116連通第一圖樣化電路120之間的間隙122。在多個實施方式中，可透過雷射製程或其他合適的製程，移除第一區域110A內部分的電容層110。在多個實施方式中，第二圖樣化電路130可自第二側114實質上完全覆蓋開口116。在其他的實施方式中，第二圖樣化電路130也可自第二側114覆蓋部分的開口116。由於在進行鑽孔或移除電容層110的製程時，電容層110上未覆蓋有介電層，像是第一介電層140等，因此，可較容易地控制電容層110形成開口116的一端的構型，將如後詳述。

在多個實施方式中，電容層110定義開口116的內壁具有向開口116中延伸的斜面。其中，斜面臨近第二圖樣化電路130的部分突出於鄰近第一圖樣化電路的部分，且斜面與第二圖樣化電路130的頂面間的夾角θ，被限制在30度至90度之間的範圍。如此一來，可避免電容層110在開口116的內壁產生過細的凸角突出於電容層110的情況，甚至，更進一步地避免後續製程所產生的熱能或應力累積於電容層110所述的內壁上。是故，當電容層110在定義開口116的內壁向開口116中所延伸的斜面與第二圖樣化電路130的頂面間的夾角受到限制時，可減少或避免在所述的斜面累積熱能或應力。進而，減少或避免累積的熱能或應力造成開口116發生孔裂或毀損的情況。

參照第5圖，在多個實施方式中，接續地，在電容層110的第一側112形成第一介電層140。在多個實施方式中，第一介電層140填滿間隙122與開口116，並覆蓋第一圖樣化電路120。在多個實施方式中，也可在電容層110的第二側114形成第二介電層160。第二介電層160覆蓋第二圖樣化電路130。在多個實施方式中，第一介電層140與第二介電層160可在同一製程中形成。在多個實施方式中，可透過自電容層110的第一側112與第二側114分別壓合介電層，以形成第一介電層140與第二介電層160。

在多個實施方式中，還可形成導電層180在第一介電層140遠離電容層110的表面上。在多個實施方式中，導電層180可與第一介電層140在不同的製程中形成。在多個實施方式中，導電層180的材料可包含銅、銅合金或其他導電材料。

參照第6圖，在多個實施方式中，接續地，自間隙122與開口116中部分地移除第一介電層140，以暴露部分的第二圖樣化電路130朝向第一側112的表面。在多個實施方式中，未移除的第一介電層140可包覆電容層110與第一圖樣化電路120，並定義第一通孔142。在多個實施方式中，可先移除導電層180的一部分，再接續地移除部份的第一介電層140，並讓導電層180與第一介電層140共同定義第一通孔142。

由於第一介電層140未移除的部分包覆電容層110定義開口116的內壁(像是第4圖中所述的斜面)與內壁連接電容層110等突出於電容層110的部分，使得電容層110的突出 的部分可避免被暴露，進而減少或避免後續製程所產生的熱能或應力累積在電容層110突出的部分。舉例來說，如後續形成導電材料的製程中所產生的熱能或應力。因此，先形成開口116後，再形成第一介電層140與第一通孔142的製造流程，可減少或避免因熱能或應力累積而造成電容層110的開口116發生孔裂或毀損的情況。甚或，還可對應第一介電層140與電容層110使用不同的雷射鑽孔技術或其他鑽孔技術，增加製造封裝基板100的彈性。

在多個實施方式中，還可對應第一圖樣化電路120中至少一者部分地移除第一介電層140與導電層180，以形成第二通孔144暴露第一圖樣化電路120中的對應者。在多個實施方式中，第一通孔142與第二通孔144可在同一製程中被形成。在多個實施方式中，第一通孔142與第二通孔144也可在不同的製程中被形成。

參照第7圖，在多個實施方式中，接續地，在第一通孔142中填入導電材料150。導電材料150在第一通孔142中形成第一導通路徑152，以將第二圖樣化電路130連接至第一介電層140遠離電容層110的表面。在多個實施方式中，還可將導電材料150填入第二通孔144中，以在第二通孔144形成第二導通路徑152，連接第一圖樣化電路120中對應者至第一介電層140遠離電容層110的表面。

由於封裝基板100的電容層110與第一通孔142之間設置有第一介電層140，讓第一介電層140可作為絕緣層隔絕設置於第一通孔142中的導電材料150與電容層110。同樣 地，第一圖樣化電路120與導電材料150也設置有第一介電層140隔絕彼此。如此一來，可透過第一介電層140減少或避免當第二圖樣化電路130的電訊號通過第一通孔142中的導電材料150傳遞至第一介電層140遠離電容層110的表面時，在導電材料150處發生漏電現象或較大的電容感應，而影響電訊號的傳遞。甚或，漏電現象或較大的電容感應也可能影響第一圖樣化電路120的電訊號傳遞。是故，在導電材料150與電容層110的開口116之間設置第一介電層140，可減少或避免封裝基板100的電訊號傳遞發生漏失或失真，進而提升電訊號傳遞的品質。

參照第7圖、第8圖，在多個實施方式中，還可在導電層180上沉積更多的導電材料，以在第一介電層140遠離電容層110的表面形成導電層180’。接續地，在多個實施方式中，可圖樣化導電層180’形成第三圖樣化電路170。第三圖樣化電路170可與第一導通路徑及/或第二導通路徑至少其中之一相接觸。甚或，參照第9圖，還可進一步形成第三圖樣化電路170的保護層175。

第10圖繪示依據本發明多個實施方式之封裝基板製作方法的流程圖。如第10圖所示，封裝基板製作方法300從步驟S301開始，一基底被提供。在多個實施方式中，基底包含電容層、設置在電容層的第一側的複數個第一圖樣化電路以及設置在電容層相對第一側的第二側的至少一第二圖樣化電路。其中，第一圖樣化電路中兩相鄰者之間具有間隙，暴露電容層的第一區域，以及第二圖樣化電路與第一區域至少部分 重合。接續地，進行步驟S302，在第一區域與第二圖樣化電路重合的部分內移除部分的電容層，以在電容層形成開口連通間隙。接著，進行步驟S303，在電容層的第一側形成第一介電層，以填滿間隙與開口，並覆蓋第一圖樣化電路。接續地，進行步驟S304，部分地移除間隙與開口中的第一介電層，以暴露部分的第二圖樣化電路，其中未經移除的第一介電層包覆電容層與第一圖樣化電路，並定義第一通孔。

綜上所述，本發明的封裝基板製造方法，其藉由先製造電容層的開口，再填入介電層與形成介電層內的通孔，使得介電層可隔絕在介電層的通孔與電容層、第一圖樣化電路之間，可較佳地避免電容層的開口在後續的製程中因較突出而累積過多的熱能或應力，減少電容層的開口發生孔裂或損毀的情況。此外，也可讓後續形成在介電層的通孔中的導電材料較佳地避免漏電或電容效應的產生。

雖然本發明已以實施方式揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

Claims (11)

1. 一種封裝基板製造方法，包含：提供一基底，其中該基底包含一電容層、設置在該電容層的一第一側的複數個第一圖樣化電路以及設置在該電容層相對該第一側的一第二側的至少一第二圖樣化電路，其中該些第一圖樣化電路中兩相鄰者之間具有一間隙，暴露該電容層的一第一區域，以及該第二圖樣化電路與該第一區域至少部分重合；在該第一區域與該第二圖樣化電路重合的部分內移除部分的該電容層，以在該電容層形成一開口連通該間隙；在該電容層的該第一側形成一第一介電層，以填滿該間隙與該開口，並覆蓋該些第一圖樣化電路；以及部分地移除該間隙與該開口中的該第一介電層，以暴露部分的該第二圖樣化電路，其中未經移除的該第一介電層包覆該電容層與該些第一圖樣化電路，並定義一第一通孔。
2. 如請求項第1項所述之封裝基板製造方法，更包含在該第一通孔中填入一導電材料，以在該第一通孔中形成一第一導通路徑，連接該第二圖樣化電路至該第一介電層遠離該電容層的一表面。
3. 如請求項第1項所述之封裝基板製造方法，更包含對應該些第一圖樣化電路中至少一者部分地移除該第 一介電層，以形成一第二通孔暴露該些第一圖樣化電路中的對應者。
4. 如請求項第3項所述之封裝基板製造方法，更包含在該第二通孔中填入一導電材料，以在該第二通孔中形成一第二導通路徑，連接該些第一圖樣化電路中對應者至該第一介電層遠離該電容層的一表面。
5. 如請求項第2項、第4項任一項所述之封裝基板製造方法，更包含形成一圖樣化導電層於該第一介電層遠離該電容層的該表面，並與該第一導通路徑以及該第二導通路徑至少其中之一相接觸。
6. 如請求項第1項所述之封裝基板製造方法，更包含形成一導電層在該第一介電層遠離該電容層的一表面上優先於該部分地移除該第一介電層的步驟，其中該封裝基板製造方法更包含移除該導電層的一部分，並與該第一介電層共同定義該第一通孔。
7. 如請求項第1項所述之封裝基板製造方法，其中該第二圖樣化電路在該第二側實質上完全涵蓋該第一區域。
8. 如請求項第1項所述之封裝基板製造方法，更包含在該電容層的該第二側形成一第二介電層，以覆蓋該第二圖樣化電路。
9. 一種封裝基板，包含：一電容層，具有一第一側、相對該第一側的一第二側以及一開口；複數個第一圖樣化電路，設置在該第一側，且該些第一圖樣化電路中兩相鄰者之間具有一間隙，其中該開口位於該間隙中；至少一第二圖樣化電路，設置在該第二側，且該第二圖樣化電路至少覆蓋該開口；一介電層，設置於該第一側，其中該介電層具有一第一通孔形成於該介電層內，其中該第一通孔穿過該開口與該間隙而抵達第二圖樣化電路，且該介電層位於該電容層與該第一通孔之間；以及一導電材料，設置在該第一通孔中，並延伸在該第二圖樣化電路與該介電層遠離該電容層的一表面之間，其中該介電層隔絕於該電容層與該導電材料之間。
10. 如請求項第9項所述之封裝基板，其中該導電材料位於該第一通孔中的部分的外緣與該開口的內緣的距離大於5μm。
11. 如請求項第9項所述之封裝基板，其中該介電層具有一第二通孔對應該些第一圖樣化電路中至少一者形成於該介電層內，其中該導電材料更設置在該第二通孔中，並延伸在該些第一圖樣化電路的對應者與該介電層遠離該電容層的該表面之間。