CN102106197A - 刚挠性电路板以及其制造方法 - Google Patents

刚挠性电路板以及其制造方法 Download PDF

Info

Publication number
CN102106197A
CN102106197A CN2008801305616A CN200880130561A CN102106197A CN 102106197 A CN102106197 A CN 102106197A CN 2008801305616 A CN2008801305616 A CN 2008801305616A CN 200880130561 A CN200880130561 A CN 200880130561A CN 102106197 A CN102106197 A CN 102106197A
Authority
CN
China
Prior art keywords
mentioned
substrate
flex
rigid
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2008801305616A
Other languages
English (en)
Inventor
高桥通昌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Publication of CN102106197A publication Critical patent/CN102106197A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H05K3/4691—Rigid-flexible multilayer circuits comprising rigid and flexible layers, e.g. having in the bending regions only flexible layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0187—Dielectric layers with regions of different dielectrics in the same layer, e.g. in a printed capacitor for locally changing the dielectric properties
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0707—Shielding
    • H05K2201/0715—Shielding provided by an outer layer of PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09127—PCB or component having an integral separable or breakable part
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/30—Details of processes not otherwise provided for in H05K2203/01 - H05K2203/17
    • H05K2203/308—Sacrificial means, e.g. for temporarily filling a space for making a via or a cavity or for making rigid-flexible PCBs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4664—Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49158—Manufacturing circuit on or in base with molding of insulated base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明提供一种刚挠性电路板以及其制造方法，刚挠性电路板包括：具有导体的刚性基板(11、12)和具有导体的挠性基板(13)。并且，在刚性基板的表面形成有凹部(300)，挠性基板的至少一个导体与刚性基板的至少一个导体电连接。

Description

刚挠性电路板以及其制造方法
技术领域
本发明涉及一种一部分由挠性基板构成的可弯曲的刚挠性电路板以及其制造方法。
背景技术
在专利文献1中公开了一种刚挠性电路板，该刚挠性电路板具有：芯基板，其为刚性部；挠性基板，其以沿水平方向与芯基板相邻的方式配置；柔软性粘接剂层，其层叠在芯基板与挠性基板上；布线图案，其形成于位于刚性部的柔软性粘接剂层上；盲孔以及/或者通孔，该盲孔以及/或者通孔将形成于各层上的布线图案之间连接起来。
专利文献1：日本特许公开2006-140213号公报
专利文献1所述的装置有可能无法应对电子设备(便携式电话机等)比目前更加小型化、更加薄型化的情况。
发明内容
本发明是鉴于上述情形而完成的，目的在于提供一种能够容易地实现薄型化的刚挠性电路板以及其制造方法。另外，本发明的另一个目的在于能够进一步有效利用刚性基板的表面上的空间的刚挠性电路板以及其制造方法。
本发明的第一技术方案的刚挠性电路板的特征在于，包括具有至少一个导体的刚性基板和具有至少一个导体的挠性基板，在上述刚性基板的表面形成有至少一个凹部，上述挠性基板的至少一个导体与上述刚性基板的至少一个导体电连接。
可以构成为上述挠性基板的至少一部分被埋入于上述刚性基板中，通过该被埋入的部分，上述挠性基板的至少一个导体与上述刚性基板的至少一个导体电连接。
也可以构成为在上述刚性基板中的至少一个基板上层叠形成有多个绝缘层。
也可以构成为在至少一个上述凹部中形成有至少一个用于安装电子部件的连接端子。
也可以构成为在形成于至少一个上述凹部中的上述连接端子上安装有电子部件。
也可以构成为上述电子部件通过倒装法连接而安装在上述连接端子上。
也可以构成为上述挠性基板具有导体图案，上述刚性基板被配置在上述挠性基板的水平方向上，且第一技术方案的刚挠性电路板具有绝缘层，该绝缘层覆盖上述挠性基板和上述刚性基板，使上述挠性基板的至少一部分暴露，在该绝缘层上形成有导体图案，上述挠性基板的导体图案与上述绝缘层上的导体图案通过镀覆膜连接。
本发明的第二技术方案的刚挠性电路板的特征在于，包括具有至少一个导体的刚性基板和具有至少一个导体的挠性基板，构成至少一组隔着上述挠性基板相对地配置多个上述刚性基板而成的相对刚性基板，在构成上述相对刚性基板的至少一个刚性基板的表面上形成有至少一个凹部，上述挠性基板的至少一个导体与上述刚性基板的至少一个导体电连接。
可以构成为在构成上述相对刚性基板的刚性基板中的一个基板一个主面或表背两面上形成有至少一个凹部。
也可以构成为在构成上述相对刚性基板的刚性基板中的、与上述一个基板相对的另一个基板的一个主面或表背两面上形成有至少一个凹部。
也可以构成为在构成上述相对刚性基板的刚性基板中的一个基板的表面和背面上分别形成有至少一个凹部。
也可以构成为在构成上述相对刚性基板的刚性基板中的与上述一个基板相对的另一个基板的表面和背面上分别形成有至少一个凹部。
也可以构成为上述挠性基板的至少一部分被埋入于上述刚性基板中，通过该被埋入的部分，上述挠性基板的至少一个导体与上述刚性基板的至少一个导体电连接。
也可以构成为在上述刚性基板中的至少一个基板上层叠形成有多个绝缘层。
也可以构成为在至少一个上述凹部上形成有至少一个用于安装电子部件的连接端子。
也可以构成为在形成于至少一个上述凹部中的上述连接端子上安装有电子部件。
也可以构成为上述电子部件通过倒装法连接而安装在上述连接端子上。
也可以构成为上述挠性基板具有导体图案，上述相对刚性基板被配置在上述挠性基板的水平方向上，且第二技术方案的刚挠性电路板具有绝缘层，该绝缘层覆盖上述挠性基板和上述刚性基板，且使上述挠性基板的至少一部分暴露，在该绝缘层上形成有导体图案，上述挠性基板的导体图案与上述绝缘层上的导体图案通过镀覆膜连接。
本发明的第三技术方案的刚挠性电路板的特征在于，包括具有至少一个导体的刚性基板和具有至少一个导体的挠性基板，构成至少两组通过隔着上述挠性基板相对地配置多个上述刚性基板而成的相对刚性基板，在构成上述相对刚性基板的至少一个刚性基板的表面上形成有至少一个凹部，上述挠性基板的至少一个导体与上述刚性基板的至少一个导体电连接。
可以构成为在构成上述相对刚性基板中的至少一个相对刚性基板的刚性基板中的一个基板的一个主面或表背两面上形成有至少一个凹部。
也可以构成为在构成上述相对刚性基板中的至少一个相对刚性基板的刚性基板中的、与上述一个基板相对的其他基板中的至少一个基板的一个主面或表背两面上形成有至少一个凹部。
也可以构成为在构成上述相对刚性基板中的至少一个相对刚性基板的刚性基板中的一个基板的表面和背面上分别形成有至少一个凹部。
也可以构成为在构成上述相对刚性基板的至少一个相对刚性基板的刚性基板中的、与上述一个基板相对的其他基板中的至少一个基板的表面和背面上分别形成有至少一个凹部。
也可以构成为上述至少两组相对刚性基板的至少两个刚性基板分别隔着上述挠性基板与共用的刚性基板相对地配置。
也可以构成为上述挠性基板的至少一部分被埋入于上述刚性基板中，通过该被埋入的部分，上述挠性基板的至少一个导体与上述刚性基板的至少一个导体电连接。
也可以构成为在上述刚性基板中的至少一个基板上层叠形成有多个绝缘层。
也可以构成为在至少一个上述凹部上形成有至少一个用于安装电子部件的连接端子。
也可以构成为在形成于至少一个上述凹部中的上述连接端子上安装有电子部件。
也可以构成为上述电子部件通过倒装法连接而安装在上述连接端子上。
也可以构成为上述挠性基板具有导体图案，至少一组上述相对刚性基板被配置在上述挠性基板的水平方向上，且第三技术方案的刚挠性电路板具有绝缘层，该绝缘层覆盖上述挠性基板和上述刚性基板，且使上述挠性基板的至少一部分暴露，在该绝缘层上形成有导体图案，上述挠性基板的导体图案与上述绝缘层上的导体图案通过镀覆膜连接。
本发明的第四技术方案的刚挠性电路板的制造方法是具有层叠绝缘层而成的刚性基板的刚挠性电路板的制造方法，其特征在于，该制造方法包括以下工序：在设置隔板(separator)的状态下层叠上述绝缘层，在该层叠之后，去除上述隔板及其上层绝缘层，由此在上述刚性基板的表面形成与上述隔板的形状对应形状的凹部。
也可以在去除上述隔板时，在上述上层绝缘层的规定部位形成切痕，通过该切痕，从该切痕之外的部分分离、去除上述隔板及其上层绝缘层。
根据本发明，能够提供一种能够容易实现薄型化的刚挠性电路板以及其制造方法。另外，根据本发明，有时还能提供一种能够进一步有效利用刚性基板的表面上的空间的刚挠性电路板以及其制造方法。
附图说明
图1A是本发明的一个实施方式的刚挠性电路板的侧视图。
图1B是本发明的一个实施方式的刚挠性电路板的俯视图。
图2是挠性基板的剖视图。
图3是刚挠性电路板的剖视图。
图4是图1A的局部放大图。
图5是用于说明从多个产品共用的薄片切割出挠性基板的工序的图。
图6是用于说明从多个产品共用的薄片切割出第一和第二绝缘层的工序的图。
图7是用于说明从多个产品共用的薄片切割出隔板的工序的图。
图8是用于说明制作刚性基板的芯的工序的图。
图9A是用于说明形成第一层的工序的图。
图9B是用于说明形成第一层的工序的图。
图9C是用于说明形成第一层的工序的图。
图9D是用于说明形成第一层的工序的图。
图9E是用于说明形成第一层的工序的图。
图9F是用于说明形成第一层的工序的图。
图10A是用于说明形成第二层的工序的图。
图10B是用于说明形成第二层的工序的图。
图10C是用于说明形成第二层的工序的图。
图10D是用于说明形成第二层的工序的图。
图11是用于说明从多个产品共用的薄片切割出第三和第四上层绝缘层的工序的图。
图12是用于说明从多个产品共用的薄片切割出隔板的工序的图。
图13A是用于说明形成第三层的工序的图。
图13B是用于说明形成第三层的工序的图。
图13C是用于说明形成第三层的工序的图。
图13D是用于说明形成第三层的工序的图。
图14A是用于说明形成第四层的工序的图。
图14B是用于说明形成第四层的工序的图。
图14C是用于说明形成第四层的工序的图。
图14D是用于说明形成第四层的工序的图。
图14E是用于说明形成第四层的工序的图。
图15A是用于说明形成凹部的工序的图。
图15B是表示形成凹部后的状态的图。
图15C是表示去除形成凹部时残存的铜之后的状态的图。
图16是用于说明刚挠性电路板的变形例的图。
图17是表示凹部中配置了电子部件的刚挠性电路板的图。
图18A是表示电子部件的安装方式的变形例的图。
图18B是表示电子部件的安装方式的变形例的图。
图19A是用于说明刚挠性电路板的变形例的图。
图19B是用于说明刚挠性电路板的变形例的图。
图19C是用于说明刚挠性电路板的变形例的图。
图20是用于说明刚挠性电路板的变形例的图。
图21A是用于说明刚挠性电路板的变形例的图。
图21B是用于说明刚挠性电路板的变形例的图。
附图标记说明
10：刚挠性电路板；11、12、101～103：刚性基板；13、104、105：挠性基板；111、113：绝缘层；114、115、144、145、172、173：上层绝缘层；116、119、121、141、146、147、174、175：导通孔；117、142：布线图案；118、143：引出图案；120、122、148、149：导体；123、124、150、151、176、177：导体图案；125：树脂；131：基材；132、133：导体层；134、135：绝缘层；136、137：屏蔽层；138、139：覆盖层；180：连接端子；291、293：隔板；292、294a～294c、295a、295b：切线(切痕)；300、300a～300c：凹部(空腔)；500：电子部件；1001、1002：相对刚性基板。
具体实施方式
下面，说明本发明的一个实施方式的刚挠性电路板以及其制造方法。
如图1A以及图1B所示，本实施方式的刚挠性电路板10大致包括第一刚性基板11、第二刚性基板12以及挠性基板13，第一刚性基板11与第二刚性基板12隔着挠性基板13相对地配置。详细地说，第一刚性基板11和第二刚性基板12被配置在挠性基板13的水平方向上。
在第一刚性基板11和第二刚性基板12上分别形成有任意的电路图案。另外，根据需要例如连接半导体芯片等电子部件等。另一方面，在挠性基板13上形成有用于连接第一刚性基板11的电路图案和第二刚性基板12的电路图案的条状的布线图案13a。布线图案13a使刚性基板11、12的电路图案之间相连接。
如图2示出的挠性基板13的详细结构那样，挠性基板13具有以下结构，即层叠有基材131、导体层132和133、绝缘层134和135、屏蔽层136和137、覆盖层138和139。
基材131由绝缘性挠性板构成，该绝缘性挠性板例如厚度为“20～50μm”，优选该绝缘性挠性板为“30μm”左右的厚度的聚酰亚胺板。
导体层132和133例如由厚度为“5～15μm”左右的铜图案构成，通过形成于基材131的表面和背面上，来构成上述条状的布线图案13a(图1B)。
绝缘层134和135由厚度为“5～15μm”左右的聚酰亚胺膜等构成，使导体层132和133与外部绝缘。
屏蔽层136和137由导电层、例如银糊剂(silverp aste)的固化覆膜构成，对从外部向导体层132和133传播的电磁噪声以及从导体层132、133向外部传播的电磁噪声进行屏蔽。
覆盖层138和139由厚度为“5～15μm”左右的聚酰亚胺等绝缘膜形成，使挠性基板13整体与外部绝缘并且对整个挠性基板13进行保护。
另一方面，如图3所示，刚性基板11和12都是通过层叠刚性基材112、第一绝缘层111和第二绝缘层113、第一上层绝缘层144和第二上层绝缘层114、第三上层绝缘层145和第四上层绝缘层115、第五上层绝缘层172和第六上层绝缘层173而构成。
刚性基材112赋予刚性基板11和12刚性，刚性基材112由玻璃环氧树脂等刚性绝缘材料构成。在水平方向上与挠性基板13分开地配置刚性基材112。刚性基材112的厚度与挠性基板13的厚度大致相同。另外，在刚性基材112的表面和背面上例如分别形成有由铜构成的导体图案112a、112b。这些导体图案112a和112b分别在规定位置上与比这些导体图案112a和112b位于上层的导体(布线)电连接。
第一绝缘层111和第二绝缘层113通过使预浸树脂布(prepreg)固化而构成。第一绝缘层111和第二绝缘层113的厚度分别为“50～100μm”、优选为“50μm”左右。此外，优选预浸树脂布的树脂具有低流动性。在玻璃纤维布中浸渍环氧树脂之后，使树脂热固化，预先促进固化度，由此能够制作这种预浸树脂布。但是，通过在玻璃纤维布中浸渍粘性较高的树脂或者在玻璃纤维布中浸渍包含无机填料(例如二氧化硅填料)的树脂或者减小玻璃纤维布的树脂浸渍量也能够制作预浸树脂布。
刚性基材112以及第一绝缘层111和第二绝缘层113构成刚性基板11和12的芯，支承刚性基板11和12，并且以夹持挠性基板13的一端的方式支承并固定挠性基板13。具体地说，如在图4中放大表示图1A中的区域R11(第一刚性基板11与挠性基板13的接合部分)那样，第一绝缘层111和第二绝缘层113从表面和背面两侧覆盖刚性基材112和挠性基板13，并且使挠性基板13的一部分暴露。上述第一绝缘层111和第二绝缘层113与设置于挠性基板13的表面上的覆盖层138和139重合。
此外，刚性基板12和挠性基板13的接合部分的结构与刚性基板11和挠性基板13的接合部分的结构(图4)相同，因此，在此省略刚性基板12的接合部分的详细说明。
如图4所示，由刚性基材112、挠性基板13以及第一绝缘层111和第二绝缘层113划分出的空间(这些构件之间的空隙)中填充有树脂125。树脂125是例如在制造时从构成第一绝缘层111和第二绝缘层113的低流动性预浸树脂布渗出的树脂，树脂125与第一绝缘层111和第二绝缘层113一体地固化。
在第一绝缘层111和第二绝缘层113的、分别与挠性基板13的导体层132和133的连接焊盘(pad)13b相对的各部分上形成有导通孔(接触孔)141、116。在挠性基板13中的分别与导通孔141和116相对的各部分(形成有图1B示出的连接焊盘13b的部分)去除了挠性基板13的屏蔽层136和137以及覆盖层138和139。导通孔141和116分别贯通挠性基板13的绝缘层134和135，使由导体层132、133构成的各连接焊盘13b暴露。
在导通孔141和116的各内表面上分别形成有由铜镀膜等构成的布线图案(导体层)142、117。这些布线图案142和117的镀覆膜分别与挠性基板13的导体层132、133的各连接焊盘13b相连接。另外，在导通孔141和116中分别填充有树脂。这些导通孔141和116内的树脂是例如通过利用压力机挤压出上层绝缘层(上层绝缘层144、114)的树脂而填充的。并且，在第一绝缘层111和第二绝缘层113各上表面形成有分别与布线图案142、117相连接的引出图案143、118。这些引出图案143和118例如分别由铜镀层构成。另外，在第一绝缘层111和第二绝缘层113的各挠性基板13侧端部、即比挠性基板13与刚性基材112的交界处靠挠性基板13侧的位置上分别配置有与其它部分绝缘的导体图案151、124。通过这些导体图案151和124能够有效地散发在刚性基板11内产生的热量。
这样，在本实施方式的刚挠性电路板10中，刚性基板11、12与挠性基板13不通过连接器地电连接。即，通过挠性基板13分别进入(被埋入)刚性基板11、12，而利用该进入部分(被埋入的部分)使挠性基板13分别与各刚性基板电连接(参照图4)。因此，即使在由于摔落等而受到冲击的情况下，也不会出现因连接器脱落而产生接触不良。
另外，挠性基板的一部分被埋入于刚性基板中，因此刚性基板粘接在挠性基板与刚性基板电连接位置的表面和背面上而起到加强作用，即使在刚挠性电路板摔落而受到冲击的情况或者温度环境发生变化而由于刚性基板与挠性基板的CTE(热膨胀系数)的不同产生应力的情况下，也能够确保挠性基板与刚性基板的电连接。
即，与连接器连接的基板相比，刚挠性电路板10的电连接具有更高的可靠性。
另外，挠性基板13的导体层132、133与刚性基板11、12的布线图案142、117通过锥状的导通孔连接，由此与通过在与基板表面正交的方向上延伸的通孔进行连接相比，在受到冲击时应力分散，不容易产生裂纹等。并且，这些导体层132、133与布线图案142、117通过镀覆膜连接，由此连接部分的可靠性较高。并且，在导通孔141和116内分别填充有树脂，由此能够提高连接可靠性。
在第一绝缘层111和第二绝缘层113各上表面分别层叠有第一上层绝缘层144、第二上层绝缘层114。在第一上层绝缘层144、第二上层绝缘层114上分别形成有分别与引出图案143、118相连接的导通孔(第一上层导通孔)146、119。并且，在这些导通孔146、119内分别填充有例如由铜构成的导体148、120。此外，第一上层绝缘层144和第二上层绝缘层114例如由在玻璃纤维布等中浸渍树脂而得到的预浸树脂布固化而构成。
在第一上层绝缘层144和第二上层绝缘层114各上表面分别层叠有第三上层绝缘层145、第四上层绝缘层115。这些第三上层绝缘层145和第四上层绝缘层115例如也由在玻璃纤维布等中浸渍树脂而得到的预浸树脂布固化而构成。在第三上层绝缘层145和第四上层绝缘层115上分别形成有分别与导通孔146、119相连接的导通孔(第二上层导通孔)147、121。在这些导通孔147、121内例如分别填充有由铜构成的导体149、122，这些导体149、122分别与导体148、120电连接。这样，由导通孔146和147以及119和121形成填充层叠导通孔(filled build-up via)。
在第三上层绝缘层145和第四上层绝缘层115各上表面分别形成有导体图案(电路图案)150、123。并且，在该导体图案150、123的规定位置分别连接导通孔147、121，由此导体层133与导体图案123通过布线图案117、引出图案118、导体120以及导体122电连接，并且导体层132与导体图案150通过布线图案142、引出图案143、导体148以及导体49电连接。
如图3所示，在第三上层绝缘层145和第四上层绝缘层115各上表面还分别层叠有第五上层绝缘层172、第六上层绝缘层173。这些第五上层绝缘层172和第六上层绝缘层173例如也由在玻璃纤维布等中浸渍树脂而得到的预浸树脂布固化而构成。
在第五上层绝缘层172、第六上层绝缘层173上分别形成有分别与导通孔147、121相连接的导通孔174、175。并且，包括这些导通孔174、175内在内，在基板的表面和背面上例如分别形成有由铜构成的导体图案176、177。这些导体图案176、177分别与导体149、122电连接。并且，在基板的表面和背面上分别设置有被形成了图案的阻焊层298、299，在导体图案176、177的规定位置上例如通过化学镀金处理分别形成有电极178、179。
另外，在刚挠性电路板10的表面、特别是刚性基板12的表面上形成有具有规定大小(长度、宽度以及深度)、例如能够容纳IC(集成电路)芯片等电子部件程度的大小的凹部(空腔)300。通过在基板表面上形成这样的凹部300，在凹部300内生成可自由使用的空间。在该空间内例如能够配置与刚挠性电路板10电连接的部件或者与其它基板电连接的部件等。因此，在例如作为便携式电话机的基板而使用刚挠性电路板10的情况下，能够有助于电话机主体的薄型化、多功能化。但是，凹部300内的空间的用途是任意的，例如也可以用于利用台阶面来进行定位等其它用途中。
在制造这种刚挠性电路板10时，首先制造挠性基板13(图2)。具体地说，在加工成规定大小的聚酰亚胺基板131的两表面形成铜膜。接着，通过对铜膜进行图案化来形成具有布线图案13a和连接焊盘13b的导体层132和133。然后，在导体层132、133各表面上以层叠的方式分别形成例如由聚酰亚胺构成的绝缘层134、135。并且，在这些绝缘层134和135的除了挠性基板13的端部以外的部分上涂敷银糊剂，使涂敷的该银糊剂固化，来形成屏蔽层136、137。接着，以覆盖上述屏蔽层136、137各表面的方式形成覆盖层138和139。屏蔽层136、137以及覆盖层138、139以避开连接焊盘13b的方式形成。
经过这一系列工序，完成具有前面图2示出的层叠结构的薄片(wafer)。该薄片被用作多个产品共用的材料。即，如图5所示，例如利用激光等来将该薄片切割(cut)成规定大小，由此得到规定大小的挠性基板13。
接着，使这样制作出的挠性基板13与第一刚性基板11和第二刚性基板12各刚性基板接合。在进行该接合时，例如图6所示，例如利用激光等切割多个产品共用的薄片而预先准备出规定大小的第一绝缘层111和第二绝缘层113。另外，例如图7所示，例如利用激光等切割多个产品共用的薄片而预先准备出规定大小的隔板291。
另外，例如图8所示，作为刚性基板11和12的芯的刚性基材112也从多个产品共用的薄片110制作而成。即，在薄片110的表面和背面上例如分别形成由铜构成的导体膜110a、110b之后，例如通过规定的光刻工序(预处理、层压、曝光、显影、蚀刻、剥膜、内层检查等)来分别对导体膜110a、110b进行图案形成，从而形成导体图案112a、112b。接着，例如利用激光等来去除薄片110的规定部分，从而得到刚性基板11和12的刚性基材112。之后，对这样制作的刚性基材112的导体图案表面进行处理来形成粗糙面。
此外，刚性基材112例如由厚度为“50～150μm”、优选为“100μm”左右的玻璃环氧树脂基材构成，第一绝缘层111和第二绝缘层113例如由厚度为“20～50μm”的预浸树脂布构成。另外，隔板291例如由固化预浸树脂布或者聚酰亚胺膜等构成。例如为了使刚性基板11和12的表面和背面呈对称构造，将第一绝缘层111和第二绝缘层113的厚度设定为相同程度的厚度。将隔板291的厚度设定为与第二绝缘层113的厚度相同程度的厚度。另外，优选刚性基材112的厚度与挠性基板13的厚度大致相同。由此，能够在刚性基材112与覆盖层138和139之间所存在的空隙中填充树脂125，进一步可靠地接合挠性基板13与刚性基材112。
接着，对在图5、图6以及图8的工序中切割而成的第一绝缘层111和第二绝缘层113、刚性基材112以及挠性基板13进行对位，例如图9A所示那样进行配置。此时，以挠性基板13的各端部被夹持在第一绝缘层111和第二绝缘层113之间的方式对位。
并且，例如图9B所示，将在图7的工序中切割而成的隔板291与第二绝缘层113排列配置在挠性基板13的在刚性基板11与刚性基板12之间暴露的部分的一侧表面(例如上表面)上，在该隔板291的外侧(表面和背面)例如配置由铜构成的导体膜161、162。例如利用粘接剂来固定隔板291。采用这种结构，由于隔板291支承导体膜162，因此能够防止或者抑制镀液渗入到挠性基板13与导体膜162之间的空隙中而使铜箔破损等问题。
接着，在这样对位的状态下(图9B)，例如图9C所示，对该结构体加压。此时，从构成第一绝缘层111和第二绝缘层113的各预浸树脂布分别挤压出树脂125，如前面图4所示，利用该树脂125来填充刚性基材112与挠性基板13之间的空隙。这样，通过将树脂125填充到空隙中，来可靠地粘接挠性基板13与刚性基材112。例如使用液压机(hydropress)装置，在温度为“200摄氏度”、压力为“40kgf”、加压时间为“3hr”程度的条件下进行该加压。
接着，对整体进行加热等来使构成第一绝缘层111和第二绝缘层113的预浸树脂布和树脂125固化而成为一体化。此时，挠性基板13的覆盖层138和139(图4)与第一绝缘层111和第二绝缘层113的树脂重合。通过与绝缘层111和113的树脂重合，来利用树脂固定导通孔141和116(在后续工序中形成)的周围，提高导通孔141与导体层132(或者导通孔116与导体层133)各连接部位的连接可靠性。
接着，例如在规定预处理之后，例如从CO2激光加工装置照射CO2激光，由此如图9D所示那样形成贯通孔163。此时，还形成用于使挠性基板13(图4)的导体层133与刚性基板11、12连接的导通孔116和使挠性基板13(图4)的导体层132与刚性基板11、12连接的导通孔141(例如IVH(Interstitial Via Hole：层间导通孔))。
接着，例如图9E所示，在进行去钻污处理(钻污去除)、软蚀刻之后，通过进行PN镀处理(例如化学镀铜处理和电镀铜处理)，在结构体整体的表面实施镀铜处理。通过该铜镀处理产生的铜与现有的导体膜161、162成为一体，从而在基板整体的包括导通孔116和141内以及贯通孔163内在内的表面上形成铜膜171。此时，挠性基板13被导体膜161和162覆盖，从而不会直接接触镀液。因而，挠性基板13不会由于镀液而受到损坏。
接着，如图9F所示，例如经过规定的光刻工序(预处理、层压、曝光、显影、蚀刻、剥膜、内层检查等)，对基板表面的铜膜17进行图案形成。由此，形成分别与挠性基板13(图4)的导体层132、133相连接的布线图案142、117、引出图案143、118以及导体图案151、124。此时，在第一绝缘层111和第二绝缘层113的各挠性基板13侧端部分别残存铜箔。之后，对铜箔表面进行处理来形成粗糙面。
接着，例如图10A所示，在该结果物的表面和背面上分别配置第一上层绝缘层144、第二上层绝缘层114，并且在第一上层绝缘层144和第二上层绝缘层114的外侧例如配置由铜构成的导体膜114a、144a。接着，如图10B所示，对该结构体进行加压。此时，利用来自构成第一上层绝缘层144和第二上层绝缘层114的各预浸树脂布的树脂来填充导通孔141和116。之后，例如通过加热处理等，使预浸树脂布以及导通孔内的树脂固化，而使第一上层绝缘层144和第二上层绝缘层114固化。
接着，例如通过半蚀刻，分别使导体膜114a和144a薄膜化到规定厚度为止。然后，在规定的预处理之后，例如利用激光在第一上层绝缘层144上形成导通孔146，并且在第二上层绝缘层114上形成导通孔119和切线292，在进行去钻污处理(钻污去除)、软蚀刻之后，例如图10C所示，通过进行PN镀处理(例如化学镀铜处理和电镀铜处理)，在这些导通孔146和119内以及切线292内形成导体。也能够例如通过丝网印刷法印刷导电糊剂(例如带有导电颗粒的热固化树脂)来形成该导体。
接着，例如通过半蚀刻，使基板表面的导体膜薄膜化到规定厚度为止，之后，如图10D所示，经过规定的光刻工序(预处理、层压、曝光、显影、蚀刻、剥膜、内层检查等)，对基板表面的导体膜进行图案形成。由此，形成导体148和120。另外，通过蚀刻去除切线292内的导体。接着，在去除切线292内导体之后，对导体表面进行处理来形成粗糙面。
在此，在说明下一个工序之前，先说明在下一个工序之前进行的工序。即，如图11所示，在下一个工序之前，例如利用激光等切割多个产品共用的薄片，预先形成规定大小的第三上层绝缘层145和第四上层绝缘层115。另外，如图12所示，例如利用激光等切割多个产品共用的薄片，预先形成规定大小的隔板293。隔板293例如由固化预浸树脂布、聚酰亚胺膜等构成。
然后，如图13A所示，在后续工序中，在基板表面和背面上配置在图11以及图12的工序中切割而成的第三上层绝缘层145和第四上层绝缘层115以及隔板293，再在其外侧(表面和背面)例如配置由铜构成的导体膜145a、115a。之后，例如进行加热等，使第三上层绝缘层145和第四上层绝缘层115固化。第三上层绝缘层145和第四上层绝缘层115分别由一般的预浸树脂布构成，该一般的预浸树脂布例如由在玻璃纤维布中浸渍树脂而构成。
接着，如图13B所示，对结果物进行加压。之后，例如通过半蚀刻，分别将导体膜145a和115a薄膜化到规定厚度为止。然后，在规定的预处理之后，例如利用激光在第三上层绝缘层145和第四上层绝缘层115上分别形成导通孔147、121，在进行去钻污处理(钻污去除)、软蚀刻之后，例如图13C所示，通过进行PN镀处理(例如化学镀铜处理和电镀铜处理)，在这些导通孔147和121内填充导体。这样，在导通孔147和121内部填充相同的导电糊剂材料，由此能够使导通孔147和121产生热应力时的连接可靠性提高。也能够例如通过丝网印刷法印刷导电糊剂(例如带有导电颗粒的热固化树脂)来形成该导体。
接着，如图13D所示，例如通过半蚀刻，将基板表面的导体膜薄膜化到规定厚度为止，之后，经过规定的光刻工序(预处理、层压、曝光、显影、蚀刻、剥膜、内层检查等)，对基板表面的铜膜进行图案形成。由此，形成导体149和122以及导体图案150和123。之后，对结果物进行黑化处理。
接着，如图14A所示，在结果物的表面和背面上配置第五上层绝缘层172和第六上层绝缘层173，再在其外侧(表面和背面)例如配置由铜构成的导体膜172a和173a。第五上层绝缘层172和第六上层绝缘层173分别由预浸树脂布构成，该预浸树脂布例如由在玻璃纤维布中浸渍树脂而构成。
接着，如图14B所示，进行加压。之后，例如通过半蚀刻，分别将导体膜172a和173a薄膜化到规定厚度为止。然后，在规定的预处理之后，例如利用激光等在第五上层绝缘层172、第六上层绝缘层173上分别形成导通孔174、175，并且如图14C所示，去除图14B中虚线所示各部的绝缘层、即隔板291的端部(第二绝缘层113与隔板291的交界部分)以及隔板293的端部(第四上层绝缘层115与隔板293的交界部分)的绝缘层，形成切线(切痕)294a～294c、295a以及295b。此时，例如以导体图案151和124为阻止膜(stopper)来形成(切割出)切线294a～294c。另外，例如以导体图案123为阻止膜来形成切线295a和295b。此时，还能够通过调整能量或者照射时间在某种程度上切割用作阻止膜的导体图案123、124以及151。
接着，通过进行PN镀处理(例如化学镀铜处理和电镀铜处理)，在基板整体的包括导通孔174和175内在内的表面上形成导体。接着，例如通过半蚀刻，将基板表面的导体膜薄膜化到规定厚度为止，之后，例如经过规定的光刻工序(预处理、层压、曝光、显影、蚀刻、剥膜等)，对基板表面的铜箔进行图案形成。这样，如图14D所示，形成导体图案176和177。然后，在图案形成之后，检查该图案。
接着，例如通过丝网印刷，在基板整体的表面上形成阻焊层，如图14E所示，经过规定的光刻工序，对该阻焊层进行图案形成。之后，例如进行加热等，使图案形成后的阻焊层298和299固化。
接着，在对隔板291的端部以及隔板293的端部(参照图14B中的虚线)等进行打孔和外形加工之后，如图15A所示，从挠性基板13剥离去除结构体301～303。此时，由于配置有隔板291和293，因此容易进行分离。另外，在从其它部分分离(去除)结构体301～303时，利用压力机仅将导体图案151压到挠性基板13的覆盖层138和139上而没有进行固定(参照图9C)，因此导体图案151的一部分(与挠性基板13接触的部分)也与结构体301～303一起被去除。
这样，通过使挠性基板13的中央部暴露，在挠性基板13的表面和背面(绝缘层的层叠方向)上形成挠性基板13挠曲(弯曲)用的空间(区域R1和R2)。由此，在该挠性基板13的部分上能够将刚挠性电路板10弯曲等。
并且，在刚挠性电路板10的表面上，特别是刚性基板12的表面的、隔板293的部分(区域R3)上形成凹部(空腔)300。如上所述，能够将该凹部300用于例如容纳电子部件等。
例如图15B中的虚线所示，在各绝缘层的面向被去除部分(区域R1～R3)的前端部分上残存导体图案124和151以及导体图案123。如图15C所示，根据需要例如通过掩模刻蚀(mask etching)(预处理、层压、曝光、显影、蚀刻、剥膜等)来去除该残存的铜。
接着，例如通过化学镀金处理，形成电极178、179，之后，经过外形加工、翘曲矫正、通电检查、外观检查以及最终检查，而完成前面的图3示出的刚挠性电路板10。如上所述，该刚挠性电路板10具有以下结构：在刚性基板11和12的芯部(第一绝缘层111和第二绝缘层113)之间夹持挠性基板13的端部，并且刚性基板11、12的各连接盘与挠性基板13的各连接焊盘分别通过镀覆膜连接。另外，在该刚挠性电路板10的表面上形成有凹部300。
以上，说明了本发明的一个实施方式的刚挠性电路板10，但是本发明并不限于上述实施方式。
例如图16所示，在凹部300内形成用于安装电子部件的连接端子180，由此使安装电子部件变得容易。在例如前面图10C、图10D示出的工序中，连接端子180与导体120一起形成。在图16示出的示例中，通过所谓倒装法连接来安装电子部件500(IC芯片)。详细地说，利用导电性粘接剂503使电子部件500的设置于电极501上的Au凸块502与连接端子180电连接，并利用绝缘树脂504来覆盖该连接部分。
此外，用于安装这种电子部件的电极、布线的材质等是任意的。例如图17所示，也可以使用含导电颗粒503a的ACF(Anisotropic Conductive Film：各向异性导电胶膜)，来将电子部件500与连接端子180电连接。如果采用这种ACF连接，则能够容易进行对位。另外，例如也可以通过Au-Au连接来安装电子部件。如果采用Au-Au连接，则能够形成耐腐蚀的连接部。
另外，连接方法也并不限于倒装法连接而是任意的。例如图18A所示，也可以通过引线(wire)503b来利用引线结合技术安装电子部件。另外，例如图18B所示，也可以通过弹簧503c安装电子部件。或者，也可以通过连接器来安装电子部件。
另外，例如图19A所示，不仅在刚性基板12表面上形成凹部，也可以在刚性基板11表面上形成凹部300a。另外，如图19B所示，除了刚性基板11表面(绝缘层的层叠方向的一端面)的凹部300a以外，还可以在刚性基板12的表面和背面(绝缘层的层叠方向的两端面)上分别形成凹部300、300b。并且，如图19C所示，除了刚性基板12的表面的凹部300和背面的凹部300b以外，还可以在刚性基板11的表面和背面上分别形成凹部300a、300c。
不仅通过使用上述隔板293的方法，也可以通过选择性蚀刻等去除与凹部(凹坑)的空间对应的部分(区域R3)来形成凹部(凹坑)。但是，采用使用隔板293的方法，即使较深的凹部(凹坑)也能够容易地形成。
在上述实施方式中，能够任意地变更各层的材质、大小、层数等。例如还能够使用RCF(Resin Coated Cupper Foil：涂树脂铜箔)来代替预浸树脂布。
另外，例如图20所示，刚性基板11也可以仅在芯表面或背面的一面上具有导体(布线层)(刚性基板12也同样)。
另外，也可以通过挠性基板来连接三个以上的刚性基板。例如图21A或者图21B所示，作为隔着挠性基板104、105而相对配置的刚性基板的组(相对刚性基板)，也可以是包括由刚性基板101和刚性基板102构成的相对刚性基板1001以及由刚性基板101和刚性基板103构成的相对刚性基板1002的结构。刚性基板102和103与共用的刚性基板101相对地配置。在图21A的示例中，相对刚性基板1001和相对刚性基板1002相互成“90°”的角度地配置。在图21B的示例中，相对刚性基板1001和相对刚性基板1002相互成“180°”的角度地配置。在具有这种结构的刚挠性电路板中，也能够通过在上述三个刚性基板101～103中的至少一个基板的主面或表背两面上设置至少一个凹部，而得到与上述效果相同的效果。另外，也可以设为具有三组以上的相对刚性基板的结构。
以上，说明了本发明的实施方式，但是应该理解为由于设计上的需要或者其它原因所需的各种修改、组合被包括在“权利要求”所记载的发明、与“发明的实施方式”所记载的具体例对应的发明的范围内。
本申请基于2008年7月30日申请的美国专利临时申请第61/084685号。参照美国专利临时申请第61/084685号的整个说明书、权利要求书、附图并引用到本说明书中。
产业上的可利用性
本发明能够应用于一部分由挠性基板构成的可弯曲的刚挠性电路板。

Claims (32)

1.一种刚挠性电路板，其特征在于，
该刚挠性电路板包括具有至少一个导体的刚性基板和具有至少一个导体的挠性基板，
在上述刚性基板的表面形成有至少一个凹部，
上述挠性基板的至少一个导体与上述刚性基板的至少一个导体电连接。
2.根据权利要求1所述的刚挠性电路板，其特征在于，
上述挠性基板的至少一部分被埋入于上述刚性基板中，通过该被埋入的部分，上述挠性基板的至少一个导体与上述刚性基板的至少一个导体电连接。
3.根据权利要求1所述的刚挠性电路板，其特征在于，
在上述刚性基板中的至少一个基板上层叠形成有多个绝缘层。
4.根据权利要求1所述的刚挠性电路板，其特征在于，
在至少一个上述凹部中形成有至少一个用于安装电子部件的连接端子。
5.根据权利要求4所述的刚挠性电路板，其特征在于，
在形成于至少一个上述凹部中的上述连接端子上安装有电子部件。
6.根据权利要求5所述的刚挠性电路板，其特征在于，
上述电子部件通过倒装法连接而安装在上述连接端子上。
7.根据权利要求1所述的刚挠性电路板，其特征在于，
上述挠性基板具有导体图案，
上述刚性基板被配置在上述挠性基板的水平方向上，
该刚挠性电路板具有绝缘层，该绝缘层覆盖上述挠性基板和上述刚性基板，并使上述挠性基板的至少一部分暴露，
在该绝缘层上形成有导体图案，
上述挠性基板的导体图案与上述绝缘层上的导体图案通过镀覆膜连接。
8.一种刚挠性电路板，其特征在于，
该刚挠性电路板包括具有至少一个导体的刚性基板和具有至少一个导体的挠性基板，
构成至少一组通过隔着上述挠性基板相对地配置多个上述刚性基板而成的相对刚性基板，
在构成上述相对刚性基板的至少一个刚性基板的表面上形成有至少一个凹部，
上述挠性基板的至少一个导体与上述刚性基板的至少一个导体电连接。
9.根据权利要求8所述的刚挠性电路板，其特征在于，
在构成上述相对刚性基板的刚性基板中的一个基板的一个主面或表背两面上形成有至少一个凹部。
10.根据权利要求9所述的刚挠性电路板，其特征在于，
在构成上述相对刚性基板的刚性基板中的、与上述一个基板相对的另一个基板的一个主面或表背两面上形成有至少一个凹部。
11.根据权利要求8所述的刚挠性电路板，其特征在于，
在构成上述相对刚性基板的刚性基板中的一个基板的表面和背面上分别形成有至少一个凹部。
12.根据权利要求11所述的刚挠性电路板，其特征在于，
在构成上述相对刚性基板的刚性基板中的与上述一个基板相对的另一个基板的表面和背面上分别形成有至少一个凹部。
13.根据权利要求8所述的刚挠性电路板，其特征在于，
上述挠性基板的至少一部分被埋入于上述刚性基板中，通过该被埋入的部分，上述挠性基板的至少一个导体与上述刚性基板的至少一个导体电连接。
14.根据权利要求8所述的刚挠性电路板，其特征在于，
在上述刚性基板中的至少一个基板上层叠形成有多个绝缘层。
15.根据权利要求8所述的刚挠性电路板，其特征在于，
在至少一个上述凹部上形成有至少一个用于安装电子部件的连接端子。
16.根据权利要求15所述的刚挠性电路板，其特征在于，
在形成于至少一个上述凹部中的上述连接端子上安装有电子部件。
17.根据权利要求16所述的刚挠性电路板，其特征在于，
上述电子部件通过倒装法连接而安装在上述连接端子上。
18.根据权利要求8所述的刚挠性电路板，其特征在于，
上述挠性基板具有导体图案，
上述相对刚性基板被配置在上述挠性基板的水平方向上，
该刚挠性电路板具有绝缘层，该绝缘层覆盖上述挠性基板和上述刚性基板，且使上述挠性基板的至少一部分暴露，
在该绝缘层上形成有导体图案，
上述挠性基板的导体图案与上述绝缘层上的导体图案通过镀覆膜连接。
19.一种刚挠性电路板，其特征在于，
该刚挠性电路板包括具有至少一个导体的刚性基板和具有至少一个导体的挠性基板，
构成至少两组通过隔着上述挠性基板相对地配置多个上述刚性基板而成的相对刚性基板，
在构成上述相对刚性基板的至少一个刚性基板的表面上形成有至少一个凹部，
上述挠性基板的至少一个导体与上述刚性基板的至少一个导体电连接。
20.根据权利要求19所述的刚挠性电路板，其特征在于，
在构成上述相对刚性基板中的至少一个相对刚性基板的刚性基板中的一个基板的一个主面或表背两面上形成有至少一个凹部。
21.根据权利要求20所述的刚挠性电路板，其特征在于，
在构成上述相对刚性基板中的至少一个相对刚性基板的刚性基板中的、与上述一个基板相对的其他基板中的至少一个基板的一个主面或表背两面上形成有至少一个凹部。
22.根据权利要求19所述的刚挠性电路板，其特征在于，
在构成上述相对刚性基板中的至少一个相对刚性基板的刚性基板中的一个基板的表面和背面上分别形成有至少一个凹部。
23.根据权利要求22所述的刚挠性电路板，其特征在于，
在构成上述相对刚性基板中的至少一个相对刚性基板的刚性基板中的、与上述一个基板相对的其他基板中的至少一个基板的表面和背面上分别形成有至少一个凹部。
24.根据权利要求19所述的刚挠性电路板，其特征在于，
上述至少两组相对刚性基板的至少两个刚性基板分别隔着上述挠性基板与共用的刚性基板相对地配置。
25.根据权利要求19所述的刚挠性电路板，其特征在于，
上述挠性基板的至少一部分被埋入于上述刚性基板中，通过该被埋入的部分，上述挠性基板的至少一个导体与上述刚性基板的至少一个导体电连接。
26.根据权利要求19所述的刚挠性电路板，其特征在于，
在上述刚性基板中的至少一个基板上层叠形成有多个绝缘层。
27.根据权利要求19所述的刚挠性电路板，其特征在于，
在至少一个上述凹部上形成有至少一个用于安装电子部件的连接端子。
28.根据权利要求27所述的刚挠性电路板，其特征在于，
在形成于至少一个上述凹部中的上述连接端子上安装有电子部件。
29.根据权利要求28所述的刚挠性电路板，其特征在于，
上述电子部件通过倒装法连接而安装在上述连接端子上。
30.根据权利要求19所述的刚挠性电路板，其特征在于，
上述挠性基板具有导体图案，
至少一组上述相对刚性基板被配置在上述挠性基板的水平方向上，
该刚挠性电路板具有绝缘层，该绝缘层覆盖上述挠性基板和上述刚性基板，且使上述挠性基板的至少一部分暴露，
在该绝缘层上形成有导体图案，
上述挠性基板的导体图案与上述绝缘层上的导体图案通过镀覆膜连接。
31.一种刚挠性电路板的制造方法，该制造方法是具有层叠绝缘层而成的刚性基板的刚挠性电路板的制造方法，其特征在于，该制造方法包括以下工序：
在设置隔板的状态下层叠上述绝缘层，在该层叠之后，去除上述隔板及其上层绝缘层，由此在上述刚性基板的表面形成与上述隔板的形状相对应形状的凹部。
32.根据权利要求31所述的刚挠性电路板的制造方法，其特征在于，
在去除上述隔板时，在上述上层绝缘层的规定部位形成切痕，通过该切痕，从该切痕之外的部分分离、去除上述隔板及该上层绝缘层。
CN2008801305616A 2008-07-30 2008-12-19 刚挠性电路板以及其制造方法 Pending CN102106197A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US8468508P 2008-07-30 2008-07-30
US61/084,685 2008-07-30
PCT/JP2008/073258 WO2010013366A1 (ja) 2008-07-30 2008-12-19 フレックスリジッド配線板及びその製造方法

Publications (1)

Publication Number Publication Date
CN102106197A true CN102106197A (zh) 2011-06-22

Family

ID=41607169

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008801305616A Pending CN102106197A (zh) 2008-07-30 2008-12-19 刚挠性电路板以及其制造方法

Country Status (6)

Country Link
US (2) US8609991B2 (zh)
JP (1) JPWO2010013366A1 (zh)
KR (1) KR20100101000A (zh)
CN (1) CN102106197A (zh)
TW (1) TW201006335A (zh)
WO (1) WO2010013366A1 (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102548253A (zh) * 2010-12-28 2012-07-04 富葵精密组件(深圳)有限公司 多层电路板的制作方法
CN103458605A (zh) * 2012-05-30 2013-12-18 欣兴电子股份有限公司 软硬复合电路板及其制作方法
CN105722342A (zh) * 2014-12-17 2016-06-29 三星电机株式会社 柔性印刷电路板及其制造方法
CN106604572A (zh) * 2015-10-14 2017-04-26 大德电子株式会社 空腔印刷电路板的制作方法
CN111278219A (zh) * 2018-12-04 2020-06-12 三星电机株式会社 印刷电路板和封装件
CN112512212A (zh) * 2019-09-16 2021-03-16 苹果公司 具有结合在腔内的倒装芯片的显示系统和刚柔结合pcb
CN112954879A (zh) * 2019-12-11 2021-06-11 三星电机株式会社 印刷电路板、包括其的显示装置及用于其的制造方法
CN114554673A (zh) * 2020-11-25 2022-05-27 鹏鼎控股(深圳)股份有限公司 柔性电路板及柔性电路板的制作方法
CN114599164A (zh) * 2022-03-11 2022-06-07 博敏电子股份有限公司 一种解决cob产品外层线路铜皮破损的方法

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4574288B2 (ja) * 2004-04-09 2010-11-04 大日本印刷株式会社 リジッド−フレキシブル基板の製造方法
US7982135B2 (en) * 2006-10-30 2011-07-19 Ibiden Co., Ltd. Flex-rigid wiring board and method of manufacturing the same
JP2011119616A (ja) * 2009-12-07 2011-06-16 Fujitsu Ltd プリント配線基板の製造方法、プリント配線基板、および電子装置
US20110147069A1 (en) * 2009-12-18 2011-06-23 International Business Machines Corporation Multi-tiered Circuit Board and Method of Manufacture
US8493747B2 (en) * 2010-02-05 2013-07-23 Ibiden Co., Ltd. Flex-rigid wiring board and method for manufacturing the same
KR101241544B1 (ko) * 2011-06-10 2013-03-11 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법
CN103124472B (zh) * 2011-11-18 2015-12-16 北大方正集团有限公司 一种刚挠结合印制电路板制作方法及刚挠结合印制电路板
KR102142521B1 (ko) * 2013-12-26 2020-08-07 삼성전기주식회사 경연성 인쇄회로기판 및 그의 제조 방법
KR20150125424A (ko) * 2014-04-30 2015-11-09 삼성전기주식회사 강연성 인쇄회로기판 및 강연성 인쇄회로기판의 제조 방법
US9681558B2 (en) 2014-08-12 2017-06-13 Infineon Technologies Ag Module with integrated power electronic circuitry and logic circuitry
US10211158B2 (en) 2014-10-31 2019-02-19 Infineon Technologies Ag Power semiconductor module having a direct copper bonded substrate and an integrated passive component, and an integrated power module
KR101726568B1 (ko) 2016-02-24 2017-04-27 대덕전자 주식회사 회로기판 제조방법
US10993635B1 (en) 2016-03-22 2021-05-04 Flextronics Ap, Llc Integrating biosensor to compression shirt textile and interconnect method
CN108538799B (zh) * 2017-03-02 2024-02-27 弗莱克斯有限公司 互连部件和互连组件
US11224117B1 (en) 2018-07-05 2022-01-11 Flex Ltd. Heat transfer in the printed circuit board of an SMPS by an integrated heat exchanger
US11357111B2 (en) * 2018-08-27 2022-06-07 Tactotek Oy Method for manufacturing a multilayer structure with embedded functionalities and related multilayer structure
US10985484B1 (en) 2018-10-01 2021-04-20 Flex Ltd. Electronic conductive interconnection for bridging across irregular areas in a textile product
US10638616B1 (en) * 2018-10-30 2020-04-28 Taiwan Semiconductor Manufacturing Co., Ltd. Circuit carrier and manifacturing method thereof
EP3820258A1 (en) * 2019-11-08 2021-05-12 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier with exposed layer

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6158294A (ja) * 1984-08-29 1986-03-25 シャープ株式会社 印刷配線板の製造法
US4715928A (en) * 1985-09-27 1987-12-29 Hamby Bill L Flexible printed circuits and methods of fabricating and forming plated thru-holes therein
US4860442A (en) * 1988-11-28 1989-08-29 Kulite Semiconductor Methods for mounting components on convoluted three-dimensional structures
JP2676112B2 (ja) * 1989-05-01 1997-11-12 イビデン株式会社 電子部品搭載用基板の製造方法
US5206463A (en) * 1990-07-24 1993-04-27 Miraco, Inc. Combined rigid and flexible printed circuits and method of manufacture
JPH05259647A (ja) * 1992-03-13 1993-10-08 Toshiba Corp プリント配線板
JP3261179B2 (ja) 1992-11-19 2002-02-25 株式会社トキメック 薄膜製造装置
JP3892259B2 (ja) * 2001-09-14 2007-03-14 カシオ計算機株式会社 半導体装置の製造方法
US6842585B2 (en) 2002-04-18 2005-01-11 Olympus Optical Co., Ltd. Camera
JP2003332743A (ja) * 2002-05-14 2003-11-21 Olympus Optical Co Ltd リジットフレキシブル基板
JP4408343B2 (ja) * 2003-04-30 2010-02-03 日本圧着端子製造株式会社 多層プリント配線板の接続構造
EP1659840A4 (en) * 2004-06-11 2010-03-03 Ibiden Co Ltd STARR BENDED PCB AND MANUFACTURING METHOD THEREFOR
JP2006140213A (ja) 2004-11-10 2006-06-01 Cmk Corp リジッドフレックス多層プリント配線板
JP5057653B2 (ja) * 2005-04-06 2012-10-24 エルナー株式会社 フレックスリジッド配線基板及びその製造方法
JP2007067244A (ja) * 2005-08-31 2007-03-15 Sony Corp 回路基板
JP4777759B2 (ja) * 2005-12-01 2011-09-21 富士フイルム株式会社 配線基板及び配線基板接続装置
JP4849908B2 (ja) 2006-02-27 2012-01-11 株式会社フジクラ リジッド基板の接続構造
JP5168838B2 (ja) 2006-07-28 2013-03-27 大日本印刷株式会社 多層プリント配線板及びその製造方法
US8071883B2 (en) 2006-10-23 2011-12-06 Ibiden Co., Ltd. Flex-rigid wiring board including flexible substrate and non-flexible substrate and method of manufacturing the same
EP2278866B1 (en) * 2006-10-24 2012-05-09 Ibiden Co., Ltd. Flex-rigid wiring board
EP1951016B1 (en) * 2006-10-30 2013-05-29 Ibiden Co., Ltd. Flex-rigid wiring board and method for manufacturing the same
US7982135B2 (en) 2006-10-30 2011-07-19 Ibiden Co., Ltd. Flex-rigid wiring board and method of manufacturing the same
KR100796982B1 (ko) * 2006-11-21 2008-01-22 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP2008140941A (ja) * 2006-11-30 2008-06-19 Olympus Corp 実装構造

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102548253B (zh) * 2010-12-28 2013-11-06 富葵精密组件(深圳)有限公司 多层电路板的制作方法
CN102548253A (zh) * 2010-12-28 2012-07-04 富葵精密组件(深圳)有限公司 多层电路板的制作方法
CN103458605B (zh) * 2012-05-30 2016-12-14 欣兴电子股份有限公司 软硬复合电路板及其制作方法
CN103458605A (zh) * 2012-05-30 2013-12-18 欣兴电子股份有限公司 软硬复合电路板及其制作方法
CN105722342B (zh) * 2014-12-17 2019-08-09 三星电机株式会社 柔性印刷电路板及其制造方法
CN105722342A (zh) * 2014-12-17 2016-06-29 三星电机株式会社 柔性印刷电路板及其制造方法
CN106604572A (zh) * 2015-10-14 2017-04-26 大德电子株式会社 空腔印刷电路板的制作方法
CN111278219A (zh) * 2018-12-04 2020-06-12 三星电机株式会社 印刷电路板和封装件
CN111278219B (zh) * 2018-12-04 2023-04-28 三星电机株式会社 印刷电路板和封装件
CN112512212A (zh) * 2019-09-16 2021-03-16 苹果公司 具有结合在腔内的倒装芯片的显示系统和刚柔结合pcb
CN112954879A (zh) * 2019-12-11 2021-06-11 三星电机株式会社 印刷电路板、包括其的显示装置及用于其的制造方法
CN114554673A (zh) * 2020-11-25 2022-05-27 鹏鼎控股(深圳)股份有限公司 柔性电路板及柔性电路板的制作方法
CN114554673B (zh) * 2020-11-25 2024-03-15 鹏鼎控股(深圳)股份有限公司 柔性电路板及柔性电路板的制作方法
CN114599164A (zh) * 2022-03-11 2022-06-07 博敏电子股份有限公司 一种解决cob产品外层线路铜皮破损的方法
CN114599164B (zh) * 2022-03-11 2023-09-29 博敏电子股份有限公司 一种解决cob产品外层线路铜皮破损的方法

Also Published As

Publication number Publication date
US9084381B2 (en) 2015-07-14
US20100025087A1 (en) 2010-02-04
JPWO2010013366A1 (ja) 2012-01-05
WO2010013366A1 (ja) 2010-02-04
US20120060367A1 (en) 2012-03-15
TW201006335A (en) 2010-02-01
US8609991B2 (en) 2013-12-17
KR20100101000A (ko) 2010-09-15

Similar Documents

Publication Publication Date Title
CN102106197A (zh) 刚挠性电路板以及其制造方法
CN102090159B (zh) 刚挠性电路板以及其电子设备
CN102113425B (zh) 刚挠性电路板以及电子设备
CN102265717B (zh) 刚挠性电路板及其制造方法
CN101010994B (zh) 制造电子模块的方法
CN103167727B (zh) 电路板及其制造方法
CN101794003A (zh) 光电混载布线板及其制造方法
US8745860B2 (en) Method for manufacturing printed wiring board
US10045436B2 (en) Printed circuit board and method of manufacturing the same
CN102026480A (zh) 刚挠性电路板及其制造方法
KR102032171B1 (ko) 전자 부품 내장 기판 및 그 제조 방법
KR20080048439A (ko) 플렉스 리지드 배선판 및 그 제조 방법
JP4648230B2 (ja) 配線基板の製造方法
KR100861619B1 (ko) 방열 인쇄회로기판 및 그 제조방법
KR101233047B1 (ko) 빌드업 기판
JP5083908B2 (ja) 配線基板の製造方法
JP4431170B2 (ja) 積層基板及びその製造方法
CN112449478B (zh) 线路板及其制作方法
KR101534861B1 (ko) 인쇄회로기판의 제조방법
KR101609268B1 (ko) 임베디드 기판 및 임베디드 기판의 제조 방법
JP2009234223A (ja) 銅張積層板およびこれを用いた配線基板の製造方法ならびに銅張積層板の端面処理方法およびこれに用いる端面処理装置
JP2023034910A (ja) 配線基板の製造方法
JP5083894B2 (ja) 配線基板およびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20110622