TW201006335A - Flex-rigid wiring board and method for manufacturing the same - Google Patents

Flex-rigid wiring board and method for manufacturing the same Download PDF

Info

Publication number
TW201006335A
TW201006335A TW097151254A TW97151254A TW201006335A TW 201006335 A TW201006335 A TW 201006335A TW 097151254 A TW097151254 A TW 097151254A TW 97151254 A TW97151254 A TW 97151254A TW 201006335 A TW201006335 A TW 201006335A
Authority
TW
Taiwan
Prior art keywords
substrate
rigid
wiring board
conductor
insulating layer
Prior art date
Application number
TW097151254A
Other languages
English (en)
Inventor
Michimasa Takahashi
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Publication of TW201006335A publication Critical patent/TW201006335A/zh

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4697Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/182Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183Components mounted in and supported by recessed areas of the printed circuit board
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4688Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H05K3/4691Rigid-flexible multilayer circuits comprising rigid and flexible layers, e.g. having in the bending regions only flexible layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0556Disposition
    • H01L2224/05568Disposition the whole external layer protruding from the surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05573Single external layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3025Electromagnetic shielding
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0183Dielectric layers
    • H05K2201/0187Dielectric layers with regions of different dielectrics in the same layer, e.g. in a printed capacitor for locally changing the dielectric properties
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07Electric details
    • H05K2201/0707Shielding
    • H05K2201/0715Shielding provided by an outer layer of PCB
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09009Substrate related
    • H05K2201/09127PCB or component having an integral separable or breakable part
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09509Blind vias, i.e. vias having one side closed
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09536Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/30Details of processes not otherwise provided for in H05K2203/01 - H05K2203/17
    • H05K2203/308Sacrificial means, e.g. for temporarily filling a space for making a via or a cavity or for making rigid-flexible PCBs
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4602Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4664Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49158Manufacturing circuit on or in base with molding of insulated base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

201006335 九、發明說明: 【發明所屬之技術領域】 本發明係關於一種一部分由撓性基板構成之可彎曲之軟 硬(flex-rigid)配線板及其製造方法。 【先前技術】 專利文獻1中揭示有一種軟硬配線板,其具有:剛性部 之核心基板;於核心基板之水平方向上鄰接配置之撓性基 板;積層於核心基板及撓性基板上之柔性接著劑層;形成 於位於剛性部之柔性接著劑層上之配線圖案;及將各層上 所形成之配線圖案間加以連接之盲孔及/或通孔。 [專利文獻1]日本國專利公開2006-140213號公報 【發明内容】 [發明所欲解決之問題] 專利文獻1記載之裝置存在無法應對電子裝置(行動電咭 等)比當前更進一步趨於小型化或薄型化之情形的顧慮。 本發明係鑒於上述實際情況而完成者,其目的在於提供 一種能夠容易地謀求薄型化之軟硬配線板及其製造方法。 又,本發明之另一目的在於提供一種能夠更有效地利用剛 性基板表面之空間之軟硬配線板及其製造方法。 [解決問題之技術手段] 關於本發明之第1觀點之軟硬配線板之特徵在於:包括 具有至少1個導體之剛性基板、及具有至少丨個導體之撓性 基板,於上述剛性基板之表面形成有至少丨個凹部,上述 撓性基板之至少一個導體與上述剛性基板之至少—個導體 137278.doc 201006335 電性連接。 , =構成為上述撓性基板之至少_部分埋人上述剛性基 於°亥埋入部分,上述撓性基板之至少-個導體盘 述剛性基板之至少-個導體電性連接。 ” 亦可構成為上述剛性某柄φ + =, 複數個絕緣層。 之至少1個基板層積形成有 亦可構成為至少!個上述凹部中形成有至少i個用以安裝 電子零件之連接端子。 亦可構成為至少丨個上相部巾所形成之上料接端子 上安裝有電子零件。 亦可構成為上述電子零件藉由倒裝晶片連接而安裝於上 述連接端子上。 亦可構成為上⑽性基板具有導體圖案’上述剛性基板 配置於上述撓性基板之水平方向上,包括絕緣層,其係被 覆上述撓性基板與上述剛性基板,並使上述撓性基板之至 少一部分露出,於該絕緣層上形成有導體圖案,上述撓性 基板之導體圖案與上述絕緣層上之導體圖案係由電鍵膜所 連接。 關於本發明之第2觀點之軟硬配線板之特徵在於:包括 具有至少丨個導體之剛性基板、及具有至少丨個導體之撓性 基板,複數個上述剛性基板構成至少〗組夾著上述撓性基 板而對向配置之對向剛性基板,於構成上述對向剛性基板 之至少1個剛性基板之表面形成有至少丨個凹部,上述^性 基板之至少一個導體與上述剛性基板之至少一個導體電性 137278.doc -6- 201006335 連接。 ‘ 亦可構成為於構成上述對向剛性基板之剛性基板中之一 基板之一方主面或表面背面兩面上形成有至少丨個凹部。 亦可構成為於構成上述對向剛性基板之剛性基板中與上 述一基板對向之其他基板之一方主面或表面背面兩面上形 成有至少1個凹部。 亦可構成為於構成上述對向剛性基板之剛性基板中之一 基板之表面背面各面上分別形成有至少丨個凹部。 亦可構成為於構成上述對向剛性基板之剛性基板中與上 述一基板對向之其他基板的表面背面各面上分別形成有至 少1個凹部。 亦可構成為上述撓性基板之至少一部分埋入上述剛性基 板中,且於該埋入部分,上述撓性基板之至少一個導體與 上述剛性基板之至少一個導體電性連接。 亦可構成為於上述剛性基板中t至少W基板上層積形 成有複數個絕緣層。 亦可構成為於至少i個上述凹部中形成有至少丨個用以安 裝電子零件之連接端子。 於至少1個上述凹部中所形成之上述連接端子上安裝 電子零件。 亦可構成為上述電子零件藉由倒裝晶片連接而安裝 述連接端子上。 、 亦可構成為上錢性基板具有導龍案,上料向剛性 基板配置於上述撓性基板之水平方向上,包括絕緣層,其 I37278.doc 201006335 係被覆上述撓性基板與上述剛性基板,並使上述撓性基板 之至少一部分露出,且於該絕緣層上形成有導體圖案,上 述挽性基板之導體圖案與上述絕緣層上之導體圖案係由電 鍍膜所連接。 關於本發明之第3觀點之軟硬配線板之特徵在於:包括 具有至少1個導體之剛性基板、及具有至少丨個導體之撓性 基板’複數個上述剛性基板構成至少2組夾著上述撓性基 板而對向配置之對向剛性基板,於構成上述對向剛性基板 之至少1個剛性基板之表面形成有至少〗個凹部,上述撓性 基板之至少一個導體與上述剛性基板之至少一個導體電性 連接。 亦可構成為於構成至少丨個上述對向剛性基板之剛性基 板中之一基板之一方主面或表面背面兩面上形成有至少i 個凹部。 亦可構成為於構成至少丨個上述對向剛性基板之剛性基 板中之與上述一基板對向之至少丨個其他基板之一方主面 或表面背面兩面上形成有至少丨個凹部。 亦可構成為於構成至少!個上述對向剛性基板之剛性基 板中之-基板之表面背面各面上分別形成有至少ι個凹 部。 亦可構成為於構成至少上㈣向㈣基板之剛性基 板中之與上述—基板對向之至少1個其他基板之表面背面 各面上分別形成有至少1個凹部。 亦可構成為上述至少9彡η 4 ^ 、、’之對向剛性基板係至少2個剛性 137278.doc 201006335 基板分別夾著上述撓硅基板而與共用之剛性基板對向配置 而成。 亦可構成為上述撓性基板之至少一部分埋入上述剛性基 板中,且於該埋入部分,上述撓性基板之至少一個導體與 上述剛性基板之至少一個導體電性連接。 亦可構成為於上述剛性基板中之至少1個基板上層積形 成有複數個絕緣層。
亦可構成為至少1個上述凹部中形成有至少1個用以安裝 電子零件之連接端子。 亦可構成為於至少1個上述凹部中所形成之上述連接端 子上安裝有電子零件。 亦可構成為上述電子零件係藉由倒裝晶片連接而安裝於 上述連接端子上。 亦可構成為上述撓性基板具有導體圖案,上述對向剛性 基板之至少1組配置於上述撓性基板之水平方向上,包括 絕緣層,其係被覆上述撓性基板與上述剛性基板,並使上 述撓性基板之至少一部分露出,且於該絕緣層上形成有導 體圖案’上述撓性基板之導體圖案與上述絕緣層上之導體 圖案係由電鍍膜所連接。 關於本發明之第4觀點之軟硬配線板之製造方法之特徵 在於’ ό玄軟硬配線板係包括層積有絕緣層之剛性基板,其 製造方法係包括如下步驟:於設有間隔件之狀態下層積上 述絕緣層,且於該層積之後,每個上層絕緣層去除間隔 件,藉此於該剛性基板之表面形成形狀與上述間隔件之形 137278.doc 201006335 狀相對應之凹部。 ’ 亦可5又為當去除上述間隔件時,於上述上層絕緣層之特 疋部位形成切痕,藉由該切痕,每個該上層絕緣層使上述 間隔件自其他部分分離並去除。 [發明之效果] 根據本發明,可提供一種能夠容易地謀求薄型化之軟硬 配線板及其製造方法。又,根據本發明,亦能提供一種可 更有效地利用剛性基板表面之空間之軟硬配線板及其製造 方法。 【實施方式】 以下,對關於本發明之一實施形態之軟硬配線板及其製 造方法進行說明。 如圖1Α及圖1Β所示,關於本實施形態之軟硬配線板1〇 大體上由第1剛性基板丨丨及第2剛性基板12、撓性基板13構 成,第1剛性基板11與第2剛性基板12係夾著撓性基板13而 對向配置。詳細而言,第丨剛性基板丨丨及第2剛性基板12配 置於挽性基板13之水平方向上。 於第1剛性基板11及第2剛性基板12上分別形成有任意之 電路圖案。又,視需要連接例如半導體晶片等電子零件 等。另一方面,於撓性基板13上形成有條紋狀之配線圖案 13 a,s亥配線圖案1 3 a用以連接第1剛性基板丨丨之電路圖案 與第2剛性基板12之電路圖案。配線圖案13 a使剛性基板 11、12之電路圖案彼此相連接。 如圖2中所示之詳細結構般,撓性基板13具有積層著基 137278.doc -10- 201006335 材131、導體層132及1'33、絕緣層134及135、遮蔽層136及 137、覆蓋層138及139之結構。 基材1 3 1由絕緣性撓性片材構成,例如由厚度為「2〇〜5〇 μηι」、較理想的是厚度為「30 pm」左右之聚醯亞胺片材 構成。 導體層132及133係由例如厚度為「5〜15 μηι」左右之銅 圖案構成’且为別形成於基材131之表面背面上,藉此構 成上述之條紋狀配線圖案13a(圖1Β)。 絕緣層134及135係由厚度為「5〜15 μιη_ι左右之聚酿亞 胺膜等構成’其等使導體層132及133與外部絕緣。 遮蔽層136及137係由導電層例如銀漿之硬化被膜構成, 其專遮蔽自外部朝向導體層132及133之電磁雜訊以及自導 體層132、133朝向外部之電磁雜訊。 覆蓋層138及139係由厚度為「5〜15 μιη j左右之聚醯亞 胺等之絕緣膜構成,其等使撓性基板丨3整體與外部絕緣並 且加以保護。 另一方面’剛性基板11及12分別如圖3所示,係將剛性 基材112、第1絕緣層111及第2絕緣層113、第1上層絕緣層 144及第2上層絕緣層114、第3上層絕緣層145及第4上層絕 緣層115、以及第5上層絕緣層172及第6上層絕緣層173加 以積層而構成。 剛性基材112用來對剛性基板11及12賦予剛性,其係由 玻璃環氧樹脂等剛性絕緣材料構成剛性基材U2在水平 方向上與撓性基板13隔開間隙而配置。剛性基材U2具有 137278.doc -11 - 201006335 與撓性基板13大致相等之厚度。文,於剛性基材n2之表 面背面上分別形成有例如由銅形成之導體圖案丨丨2a、 112b。該等導體圖案112a及112b分別於特定部位與更上層 之導體(配線)電性連接。 第1絕緣層111及第2絕緣層113係使預浸料硬化而形成。 第1絕緣層111及第2絕緣層113分別具有「50〜1〇〇 μΐη」、較 理想的是「50 μιη」左右之厚度。再者,預浸料較理想的 是樹脂具有低流動性特性。此種預浸料可藉由使環氧樹脂 含浸於玻璃布中之後,使樹脂熱硬化來預先加深硬化度而 製作成。當然’即便使高黏度樹脂含浸於玻璃布中,或使 含有無機填料(例如二氧化矽填料)之樹脂含浸於玻璃布 中,或減少玻璃布中之樹脂含浸量,亦可製作預浸料。 剛性基材112、以及第1絕緣層ill及第2絕緣層U3構成 剛性基板11及12之核心’支撐剛性基板^及^,並且夾著 挽性基板13之一端而將其支樓及固定。具體而言,如圖4 中將圖1Α中之區域R11(第1剛性基板u與撓性基板13之接 合部分)加以放大所示般,第1絕緣層丨丨丨及第2絕緣層i i 3 自表面背面兩側被覆剛性基材112與撓性基板13,並且使 撓性基板13之一部分露出。該等第丨絕緣層U1及第2絕緣 層113 ’與撓性基板13之表面上所設之覆蓋層138及139重 合。 再者,剛性基板12與撓性基板13之連接部分之結構係與 剛性基板11及撓性基板13之連接部分之結構相同,因此, 於此省略關於剛性基板12之連接部分之詳細說明。 I37278.doc 12 201006335 由剛性基材112、撓性基板13、第丨絕緣層ιη及第2絕緣 層113所劃分之空間(該等構件間之空隙)中,如圖4所示填 充有樹脂125。樹脂125係例如於製造時自構成第丨絕緣層 111及第2絕緣層113之低流動性預浸料中滲出者,其與第j 絕緣層111及第2絕緣層113硬化成—體。 第1絕緣層111及第2絕緣層ι13的與撓性基板13之導體層 132及133之連接焊墊13b分別對向之各部分上,形成有通 道(接觸孔)141、116。撓性基板13中與通道141及116分別 對向之各部分(圖1B所示之形成有連接焊墊13b之部分), 去除了撓性基板13之遮蔽層136及137、以及覆蓋層138及 139。通道141及11 6分別貫通撓性基板丨3之絕緣層134及 135而使包含導體層132、133之各連接焊墊i3b露出。 通道141及116之各内表面上分別形成有以鍍銅等形成之 配線圖案(導體層)142、117。該等配線圖案142及117之電 鍍膜’分別與撓性基板13之導體層132、133之各連接焊墊 13b連接。又’通道141及116中分別填充有樹脂。該等通 道141及11 6内之樹脂係藉由例如利用擠壓,將上層絕緣層 (上層絕緣層144、114)之樹脂擠出所填充的。進而,第1絕 緣層111及第2絕緣層113之各上表面分別形成有與配線圖 案142、117連接之引出圖案143、118。該等引出圖案143 及118分別由例如鍍銅層構成。又,第1絕緣層u丨及第2絕 緣層113之各徺性基板13側端部,即較撓性基板丨3與剛性 基材112之邊界而更靠撓性基板13側之位置上,分別配置 有與其他部分絕緣之導體圖案151、124。藉由該等導體圖 137278.doc •13· 201006335 案151及124 ’可將剛性基板11内所產生之熱有效地釋放 出。 如此’本實施形態所涉及之軟硬配線板10中,剛性基板 11、12與撓性基板13不用連接器便實現了電性連接。即, 撓性基板13分別進入(埋入)剛性基板11、12中,藉此,於 該進入部分(埋入部分),撓性基板13與各剛性基板分別電 性連接(參照圖4)。因此,即便於因下落等而受到衝擊之情 形時,亦不會出現連接器脫離而導致接觸不良之問題。 又,由於係撓性基板之一部分埋入剛性基板中,故而剛 性基板對撓性基板與剛性基板之電性連接部位之表面背面 兩面進行接著及加強,這樣一來即便於軟硬配線板因下落 而受到衝擊之情形時,或者於因溫度環境發生變化而由於 剛性基板與撓性基板之CTE(C0efficient 〇f Thermal
Expansion,熱膨脹係數)之差導致產生應力的情形時,亦 可確保撓性基板與剛性基板之電性連接。 此意味著,軟硬配線板1〇與以連接器連接之基板相比電 性連接之可靠性更高。 又,撓性基板13之導體層132、133與剛性基板u、12之 配線圖案142、 11 7藉由錐形通道而連接,因此與利用在正 交於基板表面之方向上延伸之通孔進行之連接相比,於受 到衝擊時應力得到分散, ’從而難以產生龜裂等。而且,該
別填充有樹脂, 因此連接可靠性得到提高。 137278.doc 201006335 於第1絕緣層111及第2絕緣層113之各上表面,分別積層 有第1上層絕緣層144及第2上層絕緣層114。第1上層絕緣 層144及第2上層絕緣層114中,分別形成有與引出圖案 143、118分別連接之通道(第1上層通道)ι 46、119。進而, δ玄專通道146、119中分別填充有例如由銅形成之導體 148、120。再者,第1上層絕緣層144及第2上層絕緣層114 分別係例如使將樹脂含浸於玻璃布等中而成之預浸料硬化 所形成。 第1上層絕緣層144及第2上層絕緣層114之各上表面分別 積層有第3上層絕緣層145及第4上層絕緣層115。該等第3 上層絕緣層145及第4上層絕緣層i 15亦分別係例如使將樹 脂含浸於玻璃布等中而成之預浸料硬化所形成。第3上層 絕緣層145及第4上層絕緣層115中分別形成有與通道146、 119分別連接之通道(第2上層通道)147、121。該等通道 147、121中分別填充有例如由銅形成之導體149、122,該 等導體149、122分別與導體148、120電性連接。如此一 來,藉由通道146及147、以及U9及121而形成填充.增層. 通道。 第3上層絕緣層145及第4上層絕緣層115之各上表面分別 形成有導體圖案(電路圖案)15〇、123。而且,於該導體圖 案150、123之特定部位上分別連接著通道147、121,藉 此,導體層133與導體圖案i 23經由配線圖案117、引出圖 案118、導體120、及導體122而電性連接,又,導體層132 與導體圖案150經由配線圖案142、引出圖案143、導體 137278.doc -15- 201006335 148、及導體149而電性連接。 進而如圖3所示,第3上層絕緣層145及第4上層絕緣層 115之各上表面分別積層有第5上層絕緣層172及第6上層絕 緣層173。該等第5上層絕緣層172及第6上層絕緣層丨73, 亦分別係例如使將樹脂含浸於玻璃布等中而成之預浸料硬 化所形成。 於第5上層絕緣層172及第6上層絕緣層in上,分別形成 有與通道147、121分別連接之通道174、175。而且,於包 含該等通道174、175内在内的基板之表面背面上,分別形 成有例如由銅形成之導體圖案176、m。該等導體圖案 176、177分別與導體149、122電性連接。進而,基板表面 4"面上为別叹置有經圖案化之阻焊層298、299,且於導體 圖案176、177之特定部位上分別藉由例如化學鍍金而形成 有電極178、179。 此外,於軟硬配線板10之表面,尤其於剛性基板12之表 面形成有凹部(空腔)300,該凹部(空腔)3〇〇具有特定尺寸 (長度、寬度及深度),例如能收納IC (Integrated Cireuit, 積體電路)晶片等電子零件之程度之尺寸。藉由將如此之 凹部300形成於基板表面上而於凹部3〇〇内生成可自由使用 之空間。可於該空間中配置例如與軟硬配線板1〇電性連接 之零件、或與其他基板電性連接之零件等。因此,於將軟 硬配線板10用作例如行動電話之基板之情形時,能有助於 電話機本體之薄型化及多功能化。當然,凹部3〇〇内之空 間之用途為任意,亦可用於例如利用階差來進行定位等= 137278.doc -16· 201006335 他用途。
於製造上述之軟硬配線板10時,首先製造撓性基板 2)。具體而言’於加工成特定尺寸之聚醯亞胺基材 131之兩表面形成銅膜。繼而’冑由使銅膜圖案化而形成 包括配線圖案13a及連接焊墊13b之導體層132及133。而 且’分別以積層之方切導體層132、133之各表面形成例 如由聚醯亞胺形成之絕緣層134、出。進而,於該等絕緣 層134及135上,在除撓性基板13之端部以外之部分上塗佈 銀漿並使所塗佈之該銀漿硬化而形成遮蔽層m m。 繼而’以覆蓋該等遮蔽層136、137之各表面之方式形成覆 蓋層⑶及心再者,遮蔽層136、137與覆蓋層138、139 係避開連接焊墊13t)而形成。 經由上述之一連串步驟,製成具有上述圖2所示之積層 結構之晶圓。該晶圓係作為複數種製品所共用之材料而使 用即,如圖5所示,藉由利用例如雷射等,將該晶圓切 斷(切割)為特^大小,而獲得敎大小之撓性基板13。 接著’將以上述方式製作之撓性基板13與第_性基板 第2剛性基板12之各剛性基板進行接合。於進行該接 合時’例如圖6所示般,預先利用例如雷射等將複數種製 ㈣切斷而準備特定大小之請緣㈣及第 J 3又,例如圖7所示般,預先利用例如雷射等 將複數種製品所共用之晶圓切斷而準傷特定大小之間隔件 又 成為剛性基板11及12之核心之剛性基材丨12 例如 137278.doc 201006335 圖8所示般’亦係由複數種製品所共用之晶圓11〇製作成。 即’於晶圓110之表面背面分別形成例如由銅形成之導體 膜110a、ll〇b ’之後,經過例如特定之微影步驟(前處 理、層壓、曝光、顯影、餘刻、剝膜、内層檢查等)而使 該等導體膜110a、li〇b分別圖案化。如此一來便形成導體 圖案112a、112b。繼而,藉由例如雷射等而將晶圓110之 特定部分去除後獲得剛性基板i丨及12之剛性基材丨12。其 後’對以如此方式製作之剛性基材丨12之導體圖案表面進 行處理而形成粗縫面。 再者’剛性基材112係由例如「50〜1 50 μιη」、較理想的 疋「100 μηι」左右之厚度之玻璃環氧基材構成,第1絕緣 層111及第2絕緣層11 3係由例如「2〇〜5 〇 μιη」之厚度之預 次料構成。又’間隔件291係由例如已硬化之預浸料、或 聚醯亞胺膜等構成。為了例如使剛性基板丨丨及12於其表面 背面上形成對照性之結構,而將第丨絕緣層1U及第2絕緣 層113之厚度設定為同程度之厚度。間隔件291之厚度設定 成與第2絕緣層113之厚度為同程度。較理想的是,剛性基 材112之厚度與撓性基板13之厚度大致相同。如此,可於 剛性基材112與覆蓋層138及139之間所存在之空隙中填充 樹脂125,從而使撓性基板13與剛性基材112更牢固地接 合。 繼而,對圖5、圖6、及圖8之步驟中切割出之第丨絕緣層 111及第2絕緣層113、剛性基材112、及撓性基板13進行位 置對準後,配置為例如圖9A所示的那樣。此時,撓性基板 137278.doc -18- 201006335 13之各端部夾在第丨絕緣層lu及第2絕緣層ιΐ3之間而位置 對準。 進而,例如圖9B所示般,將圖7之步驟中切割出之間隔 件291,與第2絕緣層113並排配置於剛性基板丨丨與剛性基 板12之間所露出之撓性基板13的一表面(例如上方),且於 其外侧(於表面背面分別)配置例如由銅形成之導體膜丨6 ^、 162。間隔件291由例如接著劑固定。若為如此結構,則由 於間隔件291支撐導體膜162,故而能防止或抑制電鍍液滲 入撓性基板13與導體膜162之間之空隙中而損壞銅箔等問 題。 其次,於以上述方式進行了位置對準之狀態(圖9B)下, 例如圖9C所示般對該結構體進行加壓壓製。此時,自構成 第1絕緣層111及第2絕緣層113之各預浸料分別擠出樹脂 125,如上述圖4所示,由該樹脂125來填充剛性基材112與 挽性基板1 3之間之空隙。如此一來可藉由於空隙中填充有 樹脂125而使撓性基板13與剛性基材112牢固地接著。如此 之加壓壓製係例如使用水壓裝置,於溫度攝氏「2〇〇度」、 壓力「4〇 kgf」、加壓時間「3 hr」左右之條件下實施。 繼而,進行整體加熱等,使得構成第丨絕緣層u丨及第2 絕緣層113之預浸料及樹脂125硬化而形成為一體。此時, 撓性基板13之覆蓋層138及13 9(圖4)與第1絕緣層111及第2 絕緣層113之樹脂重合。藉由絕緣層111及1 i 3之樹脂重 合,而使通道141及116(於後步驟中形成)之周圍由樹脂固 定著’從而通道141與導體層132(或通道116與導體層133) 137278.doc -19· 201006335 之各連接部位之連接可靠性得以提高。 其次,於例如特定之前處理後,自例如co2雷射加工裝 置照射C〇2雷射’藉此如圖9D所示般形成通孔163。此 時,亦形成用以將撓性基板13(圖4)之導體層132、133與剛 性基板11、12分別連接的通道116、141(例如ivh (Interstitial Via Hole,局部層間導通孔))。 繼而,經除膠渣(去除膠渣)、軟蝕刻後,例如圖9E所示 般進行PN電鍍(例如化學鍍銅及電鍍銅),藉此,對結構體 整體之表面實施鑛銅。由該鍵銅所形成之銅與既存之導體 膜161、162成為一體’從而在亦包含通道116及141内、以 及通孔163内在内的基板整體之表面形成有銅膜171。此 時’撓性基板13由導體膜161及162覆蓋而不直接與電鑛液 接觸。因此’撓性基板1 3不會因電鍍液而受到損傷。 繼而’經例如特定之微影步驟(前處理、層壓、曝光、 顯影、蝕刻、剝膜、内層檢查等),而如圖9F所示使基板 表面之銅膜171圖案化。藉此,形成與撓性基板13(圖4)之 導體層132、133分別連接之配線圖案142、m及引出圖案 143、118 ’進而導體圖案151、124。此時,第1絕緣層m 及第2絕緣層113之各撓性基板13側端部分別殘存有銅箔。 而且其後對銅箔表面進行處理而形成粗糙面。 繼而,例如圖10A所示般,於上述處理所得之結果物之 表面背面分別配置第1上層絕緣層144及第2上層絕緣層 114,進而於其外側配置例如由銅形成之導體膜1丨、 144a。繼而,如圖i〇B所示,對該結構體進行加壓壓製。 137278.doc -20- 201006335 此時’藉由來自構成第!上層絕緣層144及第2上層絕緣層 Π4之各預浸料之樹脂而填充通道116及14ι。而且其後, 藉由例如加熱處理等而使預浸料及通道内之樹脂硬化後, 使第1上層絕緣層144及第2上層絕緣層114固化。 繼而’藉由例如半蝕刻而將導體膜114a及144a分別薄膜 化至特定之厚度為止。接著,於特定之前處理之後,藉由 -例如雷射而於第1上層絕緣層144上形成通道146,且於第2 參上層絕緣層114上形成通道119及切割線292,接著於進行 了除膠渣(去除膠渣)、軟蝕刻之後,例如圖1〇c所示般進 行PN電鍍(例如化學鍍銅及電鍍銅),藉此,於該等通道 146及119内、及切割線292内形成導體。再者,該導體亦 可藉由以例如絲網印刷法印刷導電漿料(例如混入有導電 粒子之熱硬化樹脂)而形成。 繼而,藉由例如半蝕刻而使基板表面之導體膜變薄至特 定厚度為止’其後,藉由經例如特定之微影步驟(前處 Φ 理、層壓、曝光、顯影、蝕刻、剝膜、内層檢查等),而 如圖10D所示使基板表面之導體膜圖案化。藉此形成導體 148及120。又,藉由蝕刻而去除切割線292内之導體。繼 而接著對導體表面進行處理而形成粗糙面。 於此,在說明下一步驟之前,對在該步驟之前先行實施 之步驟加以說明。即,於下一步驟之前,如圖丨丨所示預 先利用例如雷射等將複數種製品所共用之晶圓切斷而形成 特定大小之第3上層絕緣層145及第4上層絕緣層115。又, 關於間隔件293,亦係預先藉由利用例如雷射等將複數種 137278.doc -21 · 201006335 製品所共用之晶圓切斷’而如圖12所示般形成特定大小之 間隔件。再者,間隔件293係由例如已硬化之預浸料、聚 醯亞胺膜等構成。 而且’於下一步驟中,如圖13 A所示,於基板表面背面 配置圖11及圖12之步驟中切割出之第3上層絕緣層i4s及第 4上層絕緣層115、以及間隔件293,且於其外側(於表面背 面分別)配置例如由銅形成之導體膜丨45a、115a。其後,進 行例如加熱等而使第3上層絕緣層145及第4上層絕緣層115 固化。再者’第3上層絕緣層145及第4上層絕緣層11 5分別 由例如將樹脂含浸於玻璃布中而構成之通常之預浸料所構 成。 繼而,如圖13B所示,對結果物進行壓製。其後,藉由 例如半蝕刻而將導體膜145a及115a分別薄膜化至特定厚度 為止。而且,於特定之前處理之後,藉由例如雷射而於第 3上層絕緣層145及第4上層絕緣層115上分別形成通道 147、121,進行了除膠渣(去除膠渣)、軟蝕刻之後,例如 圖13C所示般進行PN電鍍(例如化學鍍銅及電鍍銅),藉 此’將導體填充於該等通道147及121内。如此,以同一種 導電漿料材料填充通道147及121之内部,藉此可提高通道 147及121在施加有熱應力時之連接可靠性。再者,該導體 亦可藉由以例如絲網印刷法印刷導電漿料(例如混入有導 電粒子之熱硬化樹脂)而形成。 繼而,如圖13D所示,藉由例如半蝕刻而使基板表面之 導體膜變薄至特定厚度為止,其後,藉由經例如特定之微 137278.doc -22- 201006335 影步驟(前處理、層壓、曝光'顯影、蝕刻、剝膜、内層 檢查等),而使基板表面之銅膜圖案化。藉此形成導體 及122、以及導體圖案150及123〇其後,對結果物進行黑 化處理。 繼而,如圖14A所示,於結果物之表面背面配置第5上層 絕緣層172及第6上層絕緣層173,且於其外侧(於表面背面 分別)配置例如由銅形成之導體膜172a&173a。再者,第5 上層絕緣層172及第6上層絕緣層173分別由例如將樹脂含 浸於玻璃布中而構成之預浸料所構成。 繼而,如圖14B所示進行擠壓。其後,藉由例如半蝕刻 而將導體膜172a及173a分別薄膜化至特定厚度為止。而 且,於特定之前處理之後,藉由雷射光等而於第5上層絕 緣層172及第6上層絕緣層173上分別形成通道174、175 , 並且如圖14C所示,將圖i4B中以虛線所示之各部分之絕 緣層、即間隔件291之端部(第2絕緣層113與間隔件291之 邊界部分)及間隔件293之端部(第4絕緣層115與間隔件293 之邊界部分)之絕緣層去除,而形成切割線(切 痕)294a〜29乜、295a及295b。此時,切割線294a〜294C係以 例如導體圖案151及124為終止部而形成(切割成)。又,切 割線295a及295b係以例如導體圖案123為終止部而形成, 此時,亦可調整能量或照射時間來將用作終止部之導體圖 案123、124、及151切割一定程度。 繼而’藉由進行PN電鍍(例如化學鍍銅及電鍍銅),而於 亦包含通道174及175内在内的基板整體之表面形成導體。 137278.doc -23- 201006335 、而,藉由例如半蝕刻而使基板表面之導體膜變薄至特定 厚度為止’其後’藉由經例如特定之微影步驟(前處理、 層壓、曝光、顯影、蝕刻、剝膜等),而使基板表面之銅 泊圖案化。如此一來,如圖14D所示,形成導體圖案176及 177°而且’於形成圖案之後對該圖案進行檢查。 繼而,藉由例如絲網印刷而於基板整體之表面形成阻焊 層,如圖14E所示,藉由經特定之微影步驟而使該阻焊層 圖案化。其後,進行例如加熱等而使已圖案化之該阻焊層 298及299硬化。 繼而’於間隔件291之端部及間隔件293之端部(參照圖 14B中之虛線)等進行開孔及外形加工,之後,如圖1 5 A所 示,將結構體301-303以自撓性基板13上剝離之方式去 除。此時,因配置有間隔件291及293而容易進行分離。 又,當將結構體301〜303自其他部分加以分離(去除)時, 導體圖案151只不過是藉由擠壓而抵壓於撓性基板13之覆 蓋層138及139上,並未固著(參照圖9C),因此,導體圖案 151之一部分(與撓性基板i 3接觸之部分)亦與結構體 301〜303—同被去除。 如此一來,使得撓性基板13之中央部露出,因此於撓性 基板13之表面背面(絕緣層之積層方向)上形成供撓性基板 13撓曲(彎曲)之空間(區域r1&r2)。藉此,使得軟硬配線 板10於該撓性基板13之部分上能夠彎曲等。 進而,於軟硬配線板10之表面、尤其於剛性基板12之表 面的間隔件293之部分(區域R3)上形成有凹部(空腔)3〇〇。 137278.doc -24- 201006335 如上所述般,如此之凹部300能用於例如收納電子零件 等。 於朝向所去除之部分(區域之各絕緣層的前端部 分’例如圖15B中以虛線所示般殘存有導體圖案124及 151、以及導體圖案123。該殘存之銅可視需要,如圖15C 所示般’藉由例如光罩蝕刻(前處理、層壓、曝光、顯 影、姓刻、剝膜等)而去除。 0 繼而’藉由例如化學鍍金而形成電極178、179,其後, 經外形加工、翹曲修正、通電檢查、外觀檢查、及最終檢 查’而製成上述圖3所示之軟硬配線板1〇。如上所述,該 軟硬配線板10具有如下結構:於剛性基板11及12之核心部 (第1絕緣層111及第2絕緣層113)之間夹著撓性基板13之端 部,且剛性基板U、12之各焊接區與撓性基板13之各連接 焊墊分別藉由電鍍膜而連接。又,於該軟硬配線板1〇之表 面形成有凹部300。 • 以上,對本發明之一實施形態所涉及之軟硬配線板10進 行了說明,但本發明並未限定於上述實施形態。 例如圖16所示般,於凹部300内形成有用以安裝電子零 件之連接端子180,因此容易進行電子零件之安裝。連接 . 端子180於例如上述圖l〇C、圖10D所示之步驟中係與導體 12〇-同形成。圖16之示例中,藉由所謂之倒裝晶片連接 而安裝電子零件500(IC晶片)。詳細而言,將電子零件5〇〇 之電極5〇1上所設之^凸個5〇2與連接端子則藉由導電性 接著劑503而電性連接,並由絕緣樹脂5〇4覆蓋該連接部 137278.doc -25- 201006335 分。 再者,此種用以安裝電子零件之電極或配線之材質等為 任意。例如圖17所示般,亦可使用含有導電粒子⑼以之 ACF (Anisotropic Conductive Film,異方性導電膜),使電 子零件500與連接端子180電性連接。若為如此之acf連 接,則能夠容易地進行位置對準。又,亦可藉由例如Au_ Au連接而安裝電子零件。若為如此之Au_Au連接則能夠 形成耐腐姓之連接部。 又,連接方法亦並未限定於倒裝晶片連接,可為任意。 例如圖18A所示,亦可經由導線5〇3b而以打線接合來安裝 電子零件。又,例如圖18B所示,亦可經由彈簧5〇3c來安 裝電子零件。或者亦可藉由連接器而安裝電子零件。 又,例如圖19A所示般,不僅可於剛性基板12之表面, 而且亦可於剛性基板11之表面形成凹部3〇〇a。又,如圖 19B所示,除剛性基板丨丨表面(絕緣層之積層方向之一端 面)之凹部300a以外,亦可於剛性基板12之表面背面(絕緣 層之積層方向之兩端面)分別形成凹部3〇〇 ' 3〇〇t>。進而, 如圖19C所示’除剛性基板12表面背面之凹部3〇〇及3〇〇b以 外’亦可於剛性基板11之表面背面分別形成凹部3〇〇a、 300c ° 凹部(凹陷)之形成方法並未限定於上述使用間隔件293 之方法’亦可藉由選擇性之蝕刻等而將與該空間相對應之 部分(區域R3)去除來形成凹部(凹陷)。其中,藉由使用間 隔件293 ’亦能容易地形成較深之凹部(凹陷)。 137278.doc -26- 201006335 上述實施形態中’各層之材質、尺寸、層數等可作任竟 變更。例如亦可使用RCF (Resin Coated Copper Foil,背勝 銅箔)來代替預浸料。 又,例如圖20所示般,剛性基板11亦可為僅於核心表面 背面之一方具有導體(配線層)者(剛性基板12亦相同)。 又’亦可藉由撓性基板而連接3個以上之剛性基板。例 . 如圖21A或圖21B所示般,亦可設為如下結構:作為夾著 Φ 撓性基板104、ι〇5而對向配置之剛性基板之組(對向剛性 基板),包括由剛性基板101與剛性基板102所構成之對向 剛性基板1001、及由剛性基板101與剛性基板103所構成之 對向剛性基板1002。剛性基板102及103與共用之剛性基板 101對向而配置。圖21A之示例中,對向剛性基板1〇〇1與對 向剛性基板1002彼此保持「90。」之角度而配置。圖213之 示例中,對向剛性基板1〇01與對向剛性基板1〇〇2彼此保持 「180°」之角度而配置。具有如此結構之軟硬配線板,亦 • 可藉由於該等3個剛性基板101〜103中之至少1個基板之一 主面或表面背面兩面上設置至少j個凹部,而取得與上述 • 效果同等之效果。又,亦可構成為包括3組以上之對向剛 性基板。 以上對本發明之貫施形態進行了說明,但應理解為出 於《χ汁上之考慮或其他原因而必需之各種修正或組合係包 含於「申請專利範圍」所揭示之發明、或「發明之實施形 態」中揭示之具體例所對應之發明的範圍内。 本申請案係基於2008年7月30曰申請之美國專利臨時申 137278.doc -27- 201006335 請案第61/084685號。本說明書係以參照方式而引入美國 專利臨時申請案第61/084685號之說明書、申請專利範 圍、圖式整體。 [產業上之可利用性] 本發明可應用於一部分由撓性基板構成之可彎曲之軟硬 配線板。 【圖式簡單說明】 圖1A係本發明之一實施形態所涉及之軟硬配線板之側視 圖。 圖1B係本發明之一實施形態所涉及之軟硬配線板之平面 圖。 圖2係撓性基板之剖面圖。 圖3係軟硬配線板之剖面圖。 圖4係圖1A之局部放大圖。 圖5係用以說明自複數種製品所共用之晶圓切割出撓性 基板之步驟之圖式。 圖6係用以說明自複數種製品所共用之晶圓切割出第工及 第2絕緣層之步驟之圖式。 圖7係用以說明自複數種塑σ 文双徑I 口口所共用之晶圓切割出間隔 件之步驟之圖式。 圖8係用以說明製作剛性基板之核心之步驟之圖式。 圖9Α係用以說明形成第丨層之步驟之圖式。 圖9Β係用以說明形成第1層之步驟之圖式。 圖9C係用以說明形成第1層之步驟之圖式。 137278.doc 201006335 圖9D係用以說明形成第1層之步驟之圖式。 圖9E係用以說明形成第1層之步驟之圖式。 圖9F係用以說明形成第丨層之步驟之圖式。 圖10A係用以說明形成第2層之步驟之圖式。 圖10B係用以說明形成第2層之步驟之圖式。 圖10C係用以說明形成第2層之步驟之圖式。 圖10D係用以說明形成第2層之步驟之圖式。 圖11係用以說明自複數種製品所共用之晶圓切割出第3 及第4上層絕緣層之步驟之圖式。 圖12係用以說明自複數種製品所共用之晶圓切割出間隔 件之步驟之圖式。 圖13 A係用以說明形成第3層之步驟之圖式。 圖13B係用以說明形成第3層之步驟之圖式。 圖13C係用以說明形成第3層之步驟之圖式。 圖13D係用以說明形成第3層之步驟之圖式。 • 圖14A係用以說明形成第4層之步驟之圖式。 圖14B係用以說明形成第4層之步驟之圖式。 圖14C係用以說明形成第4層之步驟之圖式。 圖14D係用以說明形成第4層之步驟之圖式。 圖14E係用以說明形成第4層之步驟之圖式。 圖1 5A係用以說明形成凹部之步驟之圖式。 圖15B係表示形&凹部後之狀態之圖式。 圖15 C係表示將凹部形成時所殘存之銅加以去除後之狀 態之圖式。 137278.doc -29· 201006335 圖16係用以說明軟硬配線板之變形例之圖式。 圖17係表示於凹部中配置有電子零件之軟硬配線板之圖 式。 圖18 A係表示電子零件之安裝態樣之變形例之圖式。 圖18B係表示電子零件之安裝態樣之變形例之圖式。 圖19A係用以說明軟硬配線板之變形例之圖式。 圖19B係用以說明軟硬配線板之變形例之圖式。 圖19C係用以說明軟硬配線板之變形例之圖式。 圖20係用以說明軟硬配線板之變形例之圖式。 圖21A係用以說明軟硬配線板之變形例之圖式。 圖21B係用以說明軟硬配線板之變形例之圖式。 【主要元件符號說明】 10 軟硬配線板 11、12、101〜103 剛性基板 13、104、105 撓性基板 111 ' 113 絕緣層 114、115、144、145、172、173 上層絕緣層 116、119、121、141、146、147、通道 174 ' 175 117 ' 142 配線圖案 118、143 引出圖案 120、122、148、149 導體 123、124、150、151、176、177 導體圖案 125 樹脂 137278.doc • 30· 201006335 131 基材 132 、 133 導體層 134 、 135 絕緣層 136 、 137 遮蔽層 138 ' 139 覆蓋層 180 連接端子 291 、 293 間隔件 292、294a〜294c、295a、295b 切割線(切痕) 300 、 300a〜300c 凹部(空腔) 500 電子零件 1001 、 1002 對向剛性基板 ❹ 137278.doc 31 -

Claims (1)

  1. 201006335 十、申請專利範圍: 1. 一種軟硬配線板,其特徵在於: 包括具有至少1個導體之剛性基板(11、12)、及具有至 少1個導體之撓性基板(13); 於上述剛性基板之表面形成有至少1個凹部(3 00); 上述撓性基板之至少一個導體與上述剛性基板之至少 一個導體電性連接。 2. 如請求項1之軟硬配線板,其中 、、 上述撓性基板之至少一部分埋入上述剛性基板中,且 於該埋入部分’上述撓性基板之至少一個導體(132、 133)與上述剛性基板之至少一個導體(丨丨8、丨43)電性連 接。 3. 如請求項1之軟硬配線板,其中 上述剛性基板中之至少1個基板層積形成有複數個絕 緣層 U11、113、U4、115、144、145、172、173)。 0 4.如請求項1之軟硬配線板,其中 至少1個上述凹部中形成有至少丨個用以安裝電子零件 之連接端子(18〇)。 5·如請求項4之軟硬配線板,其中 至v 1個上述凹部中所形成之上述連接端子上安裝有 電子零件(5〇〇)。 6.如請求項5之軟硬配線板,其中 上述電子零件藉由倒裝晶片連接而安裝於上述連接端 子上。 137278.doc 201006335 7 ·如請求項1之軟硬配線板,其中 上述撓性基板具有導體圖案(132、133); 上述剛性基板配置於上述撓性基板之水平方向上; 包括絕緣層(111、113、125),其係被覆上述撓性基板 與上述剛性基板,並使上述撓性基板之至少一部分露 出; 於該絕緣層上形成有導體圖案(11 8、143); 上述撓性基板之導體圖案與上述絕緣層上之導體圖案 係由電鍍膜(117、142)所連接。 8. —種軟硬配線板,其特徵在於: 包括具有至少1個導體之剛性基板(丨1、1 2、1 〇 j、 102、1〇3)、及具有至少1個導體之撓性基板、ι〇4、 105); 複數個上述剛性基板構成至少1組夾著上述撓性基板 而對向配置之對向剛性基板(11、12、1001、ι〇〇2); 於構成上述對向剛性基板之至少1個剛性基板之表面 形成有至少1個凹部(300、3〇〇a、3〇〇b、3〇〇c); 上述撓性基板之至少一個導體與上述剛性基板之至少 一個導體電性連接。 9. 如請求項8之軟硬配線板,其中 於構成上述對向剛性基板之剛性基板中之一基板之一 方主面或表面背面兩面上形成有至少丨個凹部。 1 〇_如請求項9之軟硬配線板,其中 於構成上述對向剛性基板之剛性基板中與上述一基板 137278.doc 201006335 11. 12. 13. 14.
    15. 16. 對向之其他基板之一方主面或表面背面兩面上形成有至 少1個凹部。 如請求項8之軟硬配線板,其中 於構成上述對向剛性基板之剛性基板中之一基板之表 面背面各面上分別形成有至少1個凹部。 如請求項11之軟硬配線板,其中 於構成上述對向剛性基板之剛性基板中與上述一基板 對向之其他基板的表面背面各面上分別形成有至少i個 凹部。 如請求項8之軟硬配線板,其中 上述撓性基板之至少一部分埋入上述剛性基板中,且 於該埋入部分’上述撓性基板之至少一個導體(132、 133)與上述剛性基板之至少一個導體(U8、143)電性連 接。 如請求項8之軟硬配線板,其中 於上述剛性基板中之至少1個基板上層積形成有複數 個絕緣層(111 、 113 、 114 、 115 、 144 、 145 、 172 、 173)。 如請求項8之軟硬配線板,其中 於至少1個上述凹部中形成有至少1個用以安裝電子零 件之連接端子(180)。 如請求項15之軟硬配線板,其中 於至少1個上述凹部中所形成之上述連接端子上安裝 有電子零件(500)。 137278.doc 201006335 17. 如請求項16之軟硬配線板,其中 上述電子零件藉由倒裝晶片連接而安裝於上述連接端 子上。 18. 如請求項8之軟硬配線板,其中 上述撓性基板具有導體圖案(132、133); 上述對向剛性基板配置於上述撓性基板之水平方向 上; 包括絕緣層(111、113、125),其係被覆上述撓性基板 與上述剛性基板’並使上述撓性基板之至少一部分露 出; 於該絕緣層上形成有導體圖案(118、丨43); 上述撓性基板之導體圖案與上述絕緣層上之導體圖案 係由電鍍膜(117、142)所連接。 19. 一種軟硬配線板,其特徵在於: 包括具有至少1個導體之剛性基板(1〇1、1〇2、1〇3)、 及具有至少1個導體之撓性基板(104、1〇5); 複數個上述剛性基板構成至少2組夹著上述撓性基板 而對向配置之對向剛性基板(1〇〇1、1〇〇2); 於構成上述對向剛性基板之至少丨個剛性基板之表面 形成有至少1個凹部(300、300a、3〇〇b、3〇〇c); 上述撓性基板之至少一個導體與上述剛性基板之至少 一個導體電性連接。 20.如請求項19之軟硬配線板,其中 於構成至少1個上述對向剛性基板之剛性基板中之一 137278.doc 201006335 21. 22. Φ 23. 24. ❹25. 26. 基板之一方主面或表面背面兩面上形成有5 w 人匁卫少1個凹 部。 如請求項20之軟硬配線板,其中 於構成至少1個上述對向剛性基板之剛性基板中之與 上述一基板對向之至少1個其他基板之一方主面或表面 背面兩面上形成有至少1個凹部。 如請求項19之軟硬配線板,其中 於構成至少1個上述對向剛性基板之剛性基板中之一 基板之表面背面各面上分別形成有至少1個凹部。 如請求項22之軟硬配線板,其中 於構成至少1個上述對向剛性基板之剛性基板中之與 上述一基板對向之至少1個其他基板之表面背面各面上 分別形成有至少1個凹部。 如請求項19之軟硬配線板,其中 上述至少2組之對向剛性基板係至少2個剛性基板 (102、103)分別夾著上述撓性基板(1〇4、1〇5)而與共用 之剛性基板(101)對向配置而成。 如請求項19之軟硬配線板,其中 上述撓性基板之至少一部分埋入上述剛性基板中,且 於該埋入部分,上述撓性基板之至少一個導體(丨32、 133)與上述剛性基板之至少一個導體(118、143)電性連 接。 如請求項19之軟硬配線板,其中 於上述剛性基板中之至少丨個基板上層積形成有複數 137278.doc 201006335 個絕緣層(111、113、114、115、144、145、172、 173)。 27. 如請求項19之軟硬配線板,其中 至少1個上述凹部中形成有至少丨個用以安裝電子零件 之連接端子(180)。 28. 如請求項27之軟硬配線板,其中 於至少1個上述凹部中所形成之上述連接端子上安裝 有電子零件(500) 〇 29. 如請求項28之軟硬配線板,其中 _ 上述電子零件係藉由倒裝晶片連接而安裝於上述連接 端子上。 30. 如請求項19之軟硬配線板,其中 上述撓性基板具有導體圖案(132、133); 上述對向剛性基板之至少i組配置於上述撓性基板之 水平方向上; 包括絕緣層(111、113、125),其係被覆上述撓性基板 與上述剛性基板,並使上述撓性基板之至少一部分露 G 出; 於該絕緣層上形成有導體圖案(118、143); 上述撓性基板之導體圖案與上述絕緣層上之導體圖案 係由電鍍膜(117、142)所連接。 31. —種軟硬配線板之製造方法,其特徵在於: 該軟硬配線板係包括層積有絕緣層之剛性基板,該製 造方法係包括如下步驟: 137278.doc -6 - 201006335 於設有間隔件(293)之狀態下層積上述絕緣層,且於 該層積之後,每個上層絕緣層去除上述間隔件,藉此 於上述剛性基板之表面形成形狀與上述間隔件之形狀 相對應之凹部(300)。 32.如請求項3 1之軟硬配線板之製造方法,其中 當去除上述間隔件時,於上述上層絕緣層之特定部仇 形成切痕(295a、295b) ’藉由該切痕,每個該上層絕緣 層使上述間隔件自其他部分分離並去除。
    137278.doc
TW097151254A 2008-07-30 2008-12-29 Flex-rigid wiring board and method for manufacturing the same TW201006335A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US8468508P 2008-07-30 2008-07-30

Publications (1)

Publication Number Publication Date
TW201006335A true TW201006335A (en) 2010-02-01

Family

ID=41607169

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097151254A TW201006335A (en) 2008-07-30 2008-12-29 Flex-rigid wiring board and method for manufacturing the same

Country Status (6)

Country Link
US (2) US8609991B2 (zh)
JP (1) JPWO2010013366A1 (zh)
KR (1) KR20100101000A (zh)
CN (1) CN102106197A (zh)
TW (1) TW201006335A (zh)
WO (1) WO2010013366A1 (zh)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4574288B2 (ja) * 2004-04-09 2010-11-04 大日本印刷株式会社 リジッド−フレキシブル基板の製造方法
US7982135B2 (en) * 2006-10-30 2011-07-19 Ibiden Co., Ltd. Flex-rigid wiring board and method of manufacturing the same
JP2011119616A (ja) * 2009-12-07 2011-06-16 Fujitsu Ltd プリント配線基板の製造方法、プリント配線基板、および電子装置
US20110147069A1 (en) * 2009-12-18 2011-06-23 International Business Machines Corporation Multi-tiered Circuit Board and Method of Manufacture
US8493747B2 (en) * 2010-02-05 2013-07-23 Ibiden Co., Ltd. Flex-rigid wiring board and method for manufacturing the same
CN102548253B (zh) * 2010-12-28 2013-11-06 富葵精密组件(深圳)有限公司 多层电路板的制作方法
KR101241544B1 (ko) * 2011-06-10 2013-03-11 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법
CN103124472B (zh) * 2011-11-18 2015-12-16 北大方正集团有限公司 一种刚挠结合印制电路板制作方法及刚挠结合印制电路板
CN103458605B (zh) * 2012-05-30 2016-12-14 欣兴电子股份有限公司 软硬复合电路板及其制作方法
KR102142521B1 (ko) * 2013-12-26 2020-08-07 삼성전기주식회사 경연성 인쇄회로기판 및 그의 제조 방법
KR20150125424A (ko) * 2014-04-30 2015-11-09 삼성전기주식회사 강연성 인쇄회로기판 및 강연성 인쇄회로기판의 제조 방법
US9681558B2 (en) 2014-08-12 2017-06-13 Infineon Technologies Ag Module with integrated power electronic circuitry and logic circuitry
US10211158B2 (en) 2014-10-31 2019-02-19 Infineon Technologies Ag Power semiconductor module having a direct copper bonded substrate and an integrated passive component, and an integrated power module
KR20160073766A (ko) * 2014-12-17 2016-06-27 삼성전기주식회사 연성 인쇄회로기판 및 그 제조 방법
KR101750836B1 (ko) * 2015-10-14 2017-06-27 대덕전자 주식회사 캐비티 회로기판 제조방법
KR101726568B1 (ko) 2016-02-24 2017-04-27 대덕전자 주식회사 회로기판 제조방법
US10993635B1 (en) 2016-03-22 2021-05-04 Flextronics Ap, Llc Integrating biosensor to compression shirt textile and interconnect method
CN108538799B (zh) * 2017-03-02 2024-02-27 弗莱克斯有限公司 互连部件和互连组件
US11224117B1 (en) 2018-07-05 2022-01-11 Flex Ltd. Heat transfer in the printed circuit board of an SMPS by an integrated heat exchanger
US11357111B2 (en) * 2018-08-27 2022-06-07 Tactotek Oy Method for manufacturing a multilayer structure with embedded functionalities and related multilayer structure
US10985484B1 (en) 2018-10-01 2021-04-20 Flex Ltd. Electronic conductive interconnection for bridging across irregular areas in a textile product
US10638616B1 (en) * 2018-10-30 2020-04-28 Taiwan Semiconductor Manufacturing Co., Ltd. Circuit carrier and manifacturing method thereof
KR102426308B1 (ko) * 2018-12-04 2022-07-28 삼성전기주식회사 인쇄회로기판 및 이를 포함하는 모듈
US11129284B2 (en) * 2019-09-16 2021-09-21 Apple Inc. Display system and rigid flex PCB with flip chip bonded inside cavity
EP3820258A1 (en) * 2019-11-08 2021-05-12 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier with exposed layer
KR20210073805A (ko) * 2019-12-11 2021-06-21 삼성전기주식회사 인쇄회로기판, 이를 포함하는 디스플레이 장치, 및 인쇄회로기판의 제조방법
CN114554673B (zh) * 2020-11-25 2024-03-15 鹏鼎控股(深圳)股份有限公司 柔性电路板及柔性电路板的制作方法
CN114599164B (zh) * 2022-03-11 2023-09-29 博敏电子股份有限公司 一种解决cob产品外层线路铜皮破损的方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6158294A (ja) * 1984-08-29 1986-03-25 シャープ株式会社 印刷配線板の製造法
US4715928A (en) * 1985-09-27 1987-12-29 Hamby Bill L Flexible printed circuits and methods of fabricating and forming plated thru-holes therein
US4860442A (en) * 1988-11-28 1989-08-29 Kulite Semiconductor Methods for mounting components on convoluted three-dimensional structures
JP2676112B2 (ja) * 1989-05-01 1997-11-12 イビデン株式会社 電子部品搭載用基板の製造方法
US5206463A (en) * 1990-07-24 1993-04-27 Miraco, Inc. Combined rigid and flexible printed circuits and method of manufacture
JPH05259647A (ja) * 1992-03-13 1993-10-08 Toshiba Corp プリント配線板
JP3261179B2 (ja) 1992-11-19 2002-02-25 株式会社トキメック 薄膜製造装置
JP3892259B2 (ja) * 2001-09-14 2007-03-14 カシオ計算機株式会社 半導体装置の製造方法
US6842585B2 (en) 2002-04-18 2005-01-11 Olympus Optical Co., Ltd. Camera
JP2003332743A (ja) * 2002-05-14 2003-11-21 Olympus Optical Co Ltd リジットフレキシブル基板
JP4408343B2 (ja) * 2003-04-30 2010-02-03 日本圧着端子製造株式会社 多層プリント配線板の接続構造
EP1659840A4 (en) * 2004-06-11 2010-03-03 Ibiden Co Ltd STARR BENDED PCB AND MANUFACTURING METHOD THEREFOR
JP2006140213A (ja) 2004-11-10 2006-06-01 Cmk Corp リジッドフレックス多層プリント配線板
JP5057653B2 (ja) * 2005-04-06 2012-10-24 エルナー株式会社 フレックスリジッド配線基板及びその製造方法
JP2007067244A (ja) * 2005-08-31 2007-03-15 Sony Corp 回路基板
JP4777759B2 (ja) * 2005-12-01 2011-09-21 富士フイルム株式会社 配線基板及び配線基板接続装置
JP4849908B2 (ja) 2006-02-27 2012-01-11 株式会社フジクラ リジッド基板の接続構造
JP5168838B2 (ja) 2006-07-28 2013-03-27 大日本印刷株式会社 多層プリント配線板及びその製造方法
US8071883B2 (en) 2006-10-23 2011-12-06 Ibiden Co., Ltd. Flex-rigid wiring board including flexible substrate and non-flexible substrate and method of manufacturing the same
EP2278866B1 (en) * 2006-10-24 2012-05-09 Ibiden Co., Ltd. Flex-rigid wiring board
EP1951016B1 (en) * 2006-10-30 2013-05-29 Ibiden Co., Ltd. Flex-rigid wiring board and method for manufacturing the same
US7982135B2 (en) 2006-10-30 2011-07-19 Ibiden Co., Ltd. Flex-rigid wiring board and method of manufacturing the same
KR100796982B1 (ko) * 2006-11-21 2008-01-22 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP2008140941A (ja) * 2006-11-30 2008-06-19 Olympus Corp 実装構造

Also Published As

Publication number Publication date
US9084381B2 (en) 2015-07-14
US20100025087A1 (en) 2010-02-04
JPWO2010013366A1 (ja) 2012-01-05
WO2010013366A1 (ja) 2010-02-04
US20120060367A1 (en) 2012-03-15
US8609991B2 (en) 2013-12-17
CN102106197A (zh) 2011-06-22
KR20100101000A (ko) 2010-09-15

Similar Documents

Publication Publication Date Title
TW201006335A (en) Flex-rigid wiring board and method for manufacturing the same
TW201006334A (en) Flex-rigid wiring board and electronic device
TWI355867B (en) Wiring board and method for manufacturing the same
TW201208504A (en) Wiring board and method for manufacturing wiring board
JPWO2010038489A1 (ja) 電子部品内蔵配線板及びその製造方法
US20160113120A1 (en) Printed wiring board and method for manufacturing the same
TW201026172A (en) Flex-rigid wiring board and method for manufacturing the same
JP6139653B2 (ja) 部品内蔵樹脂多層基板
JPWO2009118935A1 (ja) フレックスリジッド配線板及びその製造方法
TW201251556A (en) Printed circuit board and method for manufacturing the same
JP2020145462A (ja) 素子内蔵型印刷回路基板
TW201029540A (en) Wiring board and fabrication method therefor
JP5027193B2 (ja) 配線板及びその製造方法
TW201424501A (zh) 封裝結構及其製作方法
TW201136463A (en) Wiring board and method for manufacturing the same
JP2016048768A (ja) 配線板及び半導体装置の製造方法
JP4899409B2 (ja) 多層プリント配線基板及びその製造方法
KR20090123032A (ko) 반도체 칩 내장형 인쇄회로기판 제조 방법
JP2006049536A (ja) 多層回路基板
JP6387226B2 (ja) 複合基板
JP4892924B2 (ja) 多層プリント配線基板及びその製造方法
JP6735793B2 (ja) 複合基板及びリジッド基板
JP2007115952A (ja) インターポーザ基板及びその製造方法
JP2016025096A (ja) プリント配線板およびその製造方法
JP2014072325A (ja) 多層配線基板及びその製造方法