KR20170044219A

KR20170044219A - 캐비티 회로기판 제조방법

Info

Publication number: KR20170044219A
Application number: KR1020150143174A
Authority: KR
Inventors: 안준태; 조성수
Original assignee: 대덕전자 주식회사
Priority date: 2015-10-14
Filing date: 2015-10-14
Publication date: 2017-04-25
Also published as: US20170111999A1; CN106604572A; KR101750836B1

Abstract

본 발명은 RCF (resin coated film)라는 SR (solder resist) 타입의 절연층 자재를 이용해서 내층회로 위에 절연층 적층을 실시하고, 퍼미스(pumice) 공정 또는 습식 블라스트(wet blast) 공정을 적용하여 내층회로 위에 적층된 절연층을 식각하여 캐비티를 제작하는 것을 특징으로 한다.

Description

캐비티 회로기판 제조방법{METHOD OF FABRICATING CAVITY PRINTED CIRCUIT BOARD}

본 발명은 캐비티 회로기판(Cavity Printed Circuit Board; Cavity PCB)에 관한 것으로서, 특히 RCF(Resin Coated Film) 자재를 사용한 캐비티 회로기판 제조방법에 관한 것이다.

칩이 기판 위로 돌출되도록 표면실장 하는 종래기술을 극복해서, 회로기판의 표면에 캐비티를 제작해서 칩을 캐비티 속 표면에 실장함으로써, 회로기판의 총 두께를 박막화 하는 기술이 요구되고 있다.

캐비티를 제작하는 데 있어서 통상적으로 레이저 드릴 방식이 적용되는데, 레이저 드릴 공법은 제작하고자 하는 캐비티 공간의 크기에 따라 레이저 어블레이션(laser ablation) 가공시간이 길어지고, 레이저로 태울 수 있는 캐비티 깊이에 한계가 있으며, 생산성이 낮은 단점이 있다. 또한, 바닥면에 레이저 빔에 의해 손상을 입지 않는 금속이 필요하며, 동박회로 또는 다른 물질로 되어 있어야 원하는 깊이를 만들 수 있으며, 이 경우 바닥면에 회로를 형성시킬 수 없는 단점이 있다.

또 다른 종래기술로서 필컷(fill-cut) 공법이 사용되고 있는데, 필컷 공법은 이형필름(release film)을 피복한 후 레이저로 컷팅을 하고 벗겨내어 캐비티를 제작하는 공법이다. 그러나 이 공법은 이형필름의 정확한 위치 정합이 요구되며, 반복자동 또는 수작업 공수가 많이 소요되며, 이형필름 두께에 제한이 있고, 적층 시 밀림이 발생할 수 있으며, 레이저 가공시 캐비티 바닥면의 양 끝단에 손상이 발생할 수 있다.

1. 대한민국 특허공개 제10-2015-0107348호. 2. 대한민국 특허공개 제10-2013-0032529호. 3. PCT 국제특허공개 WO 2011/099820 A2. 4. 미국특허공개 US 2008/0117608 A1.

본 발명의 제1 목적은 회로기판에 캐비티를 제조하는 방법을 제공하는 데 있다.

본 발명의 제2 목적은 상기 제1 목적에 부가하여, 내층회로에 손상을 입히지 않으면서 정밀하게 캐비티를 제작할 수 있는 회로기판 제조방법을 제공하는 데 있다.

상기 목적을 달성하기 위하여, 본 발명은 RCF (resin coated film)라는 SR (solder resist) 타입의 절연층 자재를 이용해서 내층회로 위에 절연층 적층을 실시하고, 퍼미스(pumice;돌가루 처리) 공정 또는 습식 블라스트(wet blast) 공정을 적용하여 내층회로 위에 적층된 절연층을 식각하여 캐비티를 제작하는 것을 특징으로 한다.

본 발명은 내층 회로 위에 롤 타입(roll type)의 RCF (resin coated film) 자재를 진공밀착기로 적층하여 밀착하는 것을 특징으로 한다. 이때에 롤 타입의 RCF 위에는 시트 타입 (sheet type)의 동박을 밀착하여 외층 동박을 확보한다. 본 발명은 내층 코어 위에 밀착한 RCF와 동박을 베이킹(bake) 기기를 사용해서 큐어링(cure) 함으로써 SR 타입의(Solder Resist type)의 절연층을 형성한다.

이어서 소정의 위치에 비아 홀(via hole)을 가공하고 동도금을 실시한 후 선택적으로 식각함으로써 외층회로를 형성한다. 외층회로 위에 드라이필름을 도포하고 캐비티를 형성할 부위만 노출되도록 드라이필름을 선택적으로 식각해서 마스크를 형성한다.

마스크 개구부에 의해 표면이 노출된 RCF는 퍼미스 공정 또는 습식 블라스트(wet blast) 처리를 통해 식각되어 캐비티가 만들어지게 된다. 이어서, 드라이필름 마스크를 박리하여 제거하고 RCF에 대한 제2차 큐어링(cure)을 실시한다. 최종적으로, 솔더레지스트를 인쇄해서 외층의 표면 회로를 보호하고, 동박 표면에는 필요에 따라 OSP 처리 또는 금도금 처리 등 피니시 처리를 실시한다.

본 발명은 퍼미스 공법으로 캐비티를 제작하기 때문에, 가공시간을 단축하여 공정 비용을 저감하는 효과가 있다. 또한, 본 발명은 하부 내층 회로면을 손상시키지 아니함은 물론이고 하부면에 회로를 형성할 수 있는 장점이 있다. 본 발명에 따른 캐비티 제조방법은 바닥에 회로를 형성할 수 있으므로 설계자유도(design freedom)가 높아지고, 캐비티 높이에 대한 자유도도 역시 증가한다.

도1a 내지 도1h는 본 발명에 따른 회로기판 제조방법을 나타낸 도면.

본 발명은 (a) 절연층에 동박회로가 형성된 내층 코어 위에 RCF와 동박을 진공밀착기로 밀착하고 베이킹기에서 제1차 큐어링을 실시하는 단계; (b) 비아 홀을 가공하고 동도금을 실시해서 비아 홀을 동(Cu)으로 충진하고 상기 동박 표면을 동(Cu)으로 피복하는 단계; (c) 상기 동으로 피복된 동박 위에 캐비티를 제작할 부위에 대응한 RCF 표면만이 노출되도록 마스크를 형성하는 단계; (d) 퍼미스 공정 또는 습식 블라스트 공정을 진행해서 표면이 노출된 RCF를 식각 함으로써 캐비티를 형성하는 단계; 및 (e) 마스크를 박리하여 제거하고 제2차 큐어링을 실시하는 단계를 포함하는 회로기판 제조방법을 제공한다.

이하, 첨부도면 도1a 내지 도1h를 참조하여 본 발명에 따른 회로기판 제조방법을 상세히 설명한다.

도1a 내지 도1h는 본 발명에 따른 회로기판 제조방법을 나타낸 도면이다.

우선, 내층 코어에 회로를 형성한다. 도1a를 참조하면, 본 발명의 양호한 실시예에 따라 절연층(10)의 일면에 선정된 회로패턴이 전사된 동박(20)이 도시되어 있다.

도1b를 참조하면, 본 발명은 회로가 형성된 내층 코어 위에 RCF(resin coated film) 자재를 밀착하는 것을 특징으로 한다. 본 발명은 종래기술에 통상적으로 사용하였던 시트 타입의 RCC(resin coated copper) 또는 프리프레그, 레진 등을 사용하는 대신에, 롤 타입(roll type)의 RCF를 사용하는 것을 특징으로 한다.

본 발명의 양호한 실시예로서, 진공밀착기를 이용해서 롤 타입의 RCF(30)을 내층회로 위에 밀착하고, 그 위에 시트타입의 동박(40)을 밀착할 수 있다. 본 발명에 따른 RCF는 솔더레지스트 타입의 절연체인 것을 특징으로 한다. 밀착 후에 베이킹기(Baking Device)를 이용해서 프리 큐어(pre-cure)를 실시한다. 편의상, 프리 큐어를 제1차 큐어라 칭하기로 한다.

도1c를 참조하면, 외층의 동박(40)을 소정의 회로 패턴에 따라 레이저로 식각하여 비아 홀(via hole)을 가공하고, 동도금을 실시해서 비아 홀을 동(Cu)으로 충진한다. 도1c에는 도1b 단계에서 밀착한 동박과 동도금 결과 피복된 동(Cu)을 구별하지 아니하고 동일한 도면부호 40으로 나타내었음에 유의한다.

도1d를 참조하면, 외층에 피복된 동박(40)에 대해 소정의 회로패턴에 따라 식각을 진행해서 외층에 회로를 형성한다. 이어서, 기판의 외층 회로 위에 드라이필름(50)을 피복하고 캐비티를 만들고자 하는 부위만 개구가 되도록 드라이필름(50)을 선택적으로 식각하여 마스크를 제작한다.

도1e를 참조하면, 캐비티를 제작하고자 하는 부위의 RCF(30) 표면만을 노출하는 드라이필름(50)이 식각 마스크로 피복되어 있다. 도1f를 참조하면, 드라이필름(50)을 식각 마스크로 해서 퍼미스 공정(돌가루 처리 공정) 또는 습식 블라스트(wet blast) 공정을 진행함으로써, 표면이 노출된 RCF(30)을 식각하여 캐비티를 형성한다.

도1g를 참조하면, 마스크로 사용하였던 드라이필름(50)을 박리 제거하고 제2차 큐어링(Post Cure)을 실시한다. 도1h를 참조하면, 솔더레지스트(60)을 인쇄해서 표면을 보호하도록 하고 노출된 동박은 필요에 따라 OSP 또는 금조금 등 표면 피니시 처리를 실시한다. 최종적으로 캐비티에 칩을 실장하고 와이본딩 또는 플립칩 본딩을 실시한다.

전술한 내용은 후술할 발명의 특허청구범위를 더욱 잘 이해할 수 있도록 본 발명의 특징과 기술적 장점을 다소 폭넓게 개선하였다. 본 발명의 특허청구범위를 구성하는 부가적인 특징과 장점들이 이하에서 상술 될 것이다. 개시된 본 발명의 개념과 특정 실시예는 본 발명과 유사 목적을 수행하기 위한 다른 구조의 설계나 수정의 기본으로서 즉시 사용될 수 있음이 당해 기술 분야의 숙련된 사람들에 의해 인식되어야 한다.

본 발명에서 개시된 발명 개념과 실시예가 본 발명의 동일 목적을 수행하기 위하여 다른 구조로 수정하거나 설계하기 위한 기초로서 당해 기술 분야의 숙련된 사람들에 의해 사용될 수 있을 것이다. 또한, 당해 기술 분야의 숙련된 사람에 의한 그와 같은 수정 또는 변경된 등가 구조는 특허 청구 범위에서 기술한 발명의 사상이나 범위를 벗어나지 않는 한도 내에서 다양한 진화, 치환 및 변경이 가능하다.

본 발명은 퍼미스 공법으로 캐비티를 제작하기 때문에, 가공시간을 단축하여 공정 비용을 저감하는 효과가 있다. 또한, 본 발명은 하부 내층 회로면을 손상시키지 아니함은 물론이고 하부면에 회로를 형성할 수 있는 장점이 있다. 본 발명에 따른 캐비티 제조방법은 바닥에 회로를 형성할 수 있으므로 설계자유도가 높아지고, 캐비티 높이에 대한 자유도도 역시 증가한다.

Claims

회로기판을 제조하는 방법에 있어서,
(a) 절연층에 동박회로가 형성된 내층 코어 위에 RCF와 동박을 진공밀착기로 밀착하고 베이킹기에서 제1차 큐어링을 실시하는 단계;
(b) 비아 홀을 가공하고 동도금을 실시해서 비아 홀을 동(Cu)으로 충진하고 상기 동박 표면을 동(Cu)으로 피복하는 단계;
(c) 상기 동으로 피복된 동박 위에 캐비티를 제작할 부위에 대응한 RCF 표면만이 노출되도록 마스크를 형성하는 단계;
(d) 퍼미스 공정 또는 습식 블라스트 공정을 진행해서 표면이 노출된 RCF를 식각 함으로써 캐비티를 형성하는 단계; 및
(e) 마스크를 박리하여 제거하고 제2차 큐어링을 실시하는 단계
를 포함하는 회로기판 제조방법.