KR101042060B1

KR101042060B1 - 회로기판의 제조방법

Info

Publication number: KR101042060B1
Application number: KR1020090046631A
Authority: KR
Inventors: 임철홍; 김범석; 이상진; 김호범
Original assignee: 주식회사 코리아써키트
Priority date: 2009-05-27
Filing date: 2009-05-27
Publication date: 2011-06-16
Also published as: KR20100128159A

Abstract

개시된 회로기판의 제조방법은, 절연층이 부착된 제1,2동박을 적층시켜 동박적층판을 형성하는 단계, 제2동박에서 테두리부분을 제거하여 배리어를 형성하는 단계, 배리어가 형성된 동박적층판 방향으로 절연층이 부착된 제3동박을 적층시키는 단계, 제3동박에 패턴을 형성하는 단계, 패턴이 형성된 동박적층판 방향으로 절연층이 부착된 제4동박을 적층시키는 단계, 제4동박에 비아홀을 형성하는 단계, 배리어 영역에 대응하는 제1동박 부분을 제거하고, 제1,2동박의 절연층 부분을 제거하는 단계, 비아홀에 대응하는 배리어 영역을 제외한 나머지 배리어 부분을 제거하고, 제거된 배리어 영역에 대응하는 제3동박의 절연층 부분을 제거하는 단계, 제거되지 않은 나머지 배리어 영역을 제거하고, 제거되지 않은 나머지 제1동박을 제거하는 단계, 제4동박에 패턴을 형성하는 단계를 포함한다.

이와 같은, 회로기판의 제조방법은, 절연층을 포함하는 상기 제1,2동박을 적층한 후, 제2동박에서 테두리 영역만을 제거하여 배리어 부분을 형성하고, 제1,2동박의 테두리에 위치하는 절연층을 남겨둔 상태로 배리어 부분에 대응하는 영역으로 제3동박 및 제4동박에 패턴을 형성한다. 따라서, 테두리부분의 절연층이 회로기판을 보강하면서 틀어짐이나 휨을 방지하게 된다.

Description

회로기판의 제조방법{Method of manufacturing circuit substrate}

본 발명은 회로기판의 제조방법에 관한 것으로서, 보다 상세하게는 양면에 회로를 형성한 박판의 회로기판을 제조하는 방법에 관한 것이다.

최근 전자 장치가 박형화, 소형화 및 경량화 되어 감에 따라 회로기판의 두께도 박형화 되고 있다. 이에 따라 고밀도 회로기판에 사용되는 양면판의 두께도 더욱 더 얇아지고 있다. 그렇지만, 종래의 유리 섬유포 기재에 열경화성 수지 조성물을 함침시켜 제작한 동박 적층판은, 두께가 0.3mm 이하가 되면 휨(warpage)이 발생하기 쉬워 이동이 용이하지 못할 뿐만 아니라 가공에 어려움이 따르게 된다.

이와 같은 문제점을 해결하기 위하여, 상기 회로기판에 칩을 탑재하거나 상기 회로기판을 이동시, 상기 기판의 휨을 억제하는 장치를 사용하는 경우도 있지만, 이는 생산성을 저하시키는 문제점을 유발하였다. 또한, 질화 알루미늄, 알루미나 등의 세라믹의 기판도 사용되고 있지만, 얇은 두께에서는 갈라지기 쉽고 인쇄회로기판의 크기를 크게 하지 못할 뿐만 아니라 가공도 번잡하여 제작 비용의 상승을 초래하게 된다.

본 발명은, 완성된 기판의 휨 발생이 억제되는 회로기판의 제조방법을 제공하는데 목적이 있다.

본 발명은, 절연층이 부착된 제1동박 및 제2동박을 적층시켜 동박적층판을 형성하는 단계와, 상기 제2동박에서 테두리부분을 제거하여 배리어를 형성하는 단계와, 상기 배리어가 형성된 동박적층판 방향으로 절연층이 부착된 제3동박을 적층시키는 단계와, 상기 제3동박에 패턴을 형성하는 단계와, 상기 패턴이 형성된 동박적층판 방향으로 절연층이 부착된 제4동박을 적층시키는 단계와, 상기 제4동박에 비아홀을 형성하는 단계와, 상기 배리어 영역에 대응하는 상기 제1동박 부분을 제거하고, 상기 제1 및 제2동박의 절연층 부분을 제거하는 단계와, 상기 비아홀에 대응하는 상기 배리어 영역을 제외한 나머지 상기 배리어 부분을 제거하고, 상기 제거된 배리어 영역에 대응하는 상기 제3동박의 절연층 부분을 제거하는 단계와, 상기 제거되지 않은 나머지 배리어 영역을 제거하고, 상기 제거되지 않은 나머지 제1동박을 제거하는 단계 및, 상기 제4동박에 패턴을 형성하는 단계를 포함하는 회로기판의 제조방법을 제공한다.

이때, 상기 제4동박에 패턴을 형성하는 단계를 거친 후에는, 상기 제3동박의 패턴이 형성된 부분을 제외한 나머지 부분에 포토 솔더 레지스트를 도포하는 단계와, 상기 제3동박의 패턴이 형성된 부분 및 상기 제4동박의 패턴이 형성된 부분 을 도금하는 단계를 포함할 수 있다.

또한, 상기 제3동박은 상기 제2동박보다 두께가 두껍게 형성할 수 있다.

본 발명에 따른 회로기판의 제조방법은, 절연층을 포함하는 상기 제1,2동박을 적층한 후, 제2동박에서 테두리 영역만을 제거하여 배리어 부분을 형성하고, 제1,2동박의 테두리에 위치하는 절연층을 남겨둔 상태로 배리어 부분에 대응하는 영역으로 제3동박 및 제4동박에 패턴을 형성한다. 따라서, 테두리부분의 절연층이 회로기판을 보강하면서 틀어짐이나 휨을 방지하게 된다.

이하 첨부된 도면을 참조로 본 발명의 바람직한 실시예들을 상세히 설명하기로 한다.

도 1은 본 발명의 일실시예에 따른 회로기판의 제조방법을 나타낸 순서도이다. 도 1을 참조하면, 상기 회로기판의 제조방법은, 동박적층판(100)을 형성하는 단계(S1), 배리어(200)를 형성하는 단계(S2), 제3동박(300)을 적층하는 단계(S3), 제3동박(300)에 패턴(320)을 형성하는 단계(S4), 제4동박(400)을 적층하는 단계(S5), 제4동박(400)에 비아홀(430)을 형성하는 단계(S6), 제1동박(110) 및 제1,2동박(110)(120)의 절연층(111)(121) 일부분을 제거하는 단계(S7), 배리어(200) 및 제3동박(300)의 절연층(310) 일부분을 제거하는 단계(S8), 나머지 배리어(200) 및 제1동박(110)을 제거하는 단계(S9), 제4동박(400)에 패턴(420)을 형성하는 단계(S10)를 포함하고 있다.

도 2를 참조하면, 먼저 일면에 각각 절연층(111)(121)이 형성된 제1 및 제2동박(110)(120)을 적층시켜 동박적층판(100)을 형성하는 단계를 수행한다.(S1) 이때, 상기 제1 및 제2동박(110)(120)들은 상호 절연층(111)(121)이 접하도록 적층된다. 여기서, 상기 절연층(111)(121)은 에폭시, 내열수지, 종이/페놀 등을 사용할 수 있다. 더욱 바람직하게는 상기 절연층(111)(121)은 글라스파이버가 없는 에폭시를 사용하여, 이후, 상기 절연층(111)(121)을 플라즈마나 레이져와 같은 건식방법으로 제거를 용이하게 할 수 있게 된다. 이외에 상기 절연층(111)(121)은 폴리에스테르 수지, 에폭시 수지, 디아릴프탈레이트 수지, 페놀 수지 및 멜라민 수지로부터 구성된 군으로부터 선택된 적어도 하나로 이루어 질 수 있다.

일실시예에서, 상기 동박적층판(100)의 각 제1 및 제2동박(110)(120) 두께는 12㎛보다 얇게 형성되며, 보다 바람직하게 3㎛ 이하로 형성한다. 이렇게, 얇은 두께의 제1,2동박(110)(120)을 가지는 상기 동박적층판(100)을 사용함으로써, 하프 에칭(Half etching)공정을 수행하지 않아도 되므로, 제조공정 시간이 단축되는 장점이 있다.

이렇게, 상기 동박적층판(100)이 형성되면(S1), 도 3과 같이 상기 동박적층판(100)의 상기 제2동박(120)에서 테두리 부분을 제거하여 배리어(200)를 형성한다.(S2) 이때, 상기 제2동박(120)의 테두리 부분은 에칭 공정에 의해 제거하게 된다. 즉, 상기 제1동박(110) 전체 면을 감싸도록 에칭 레지스트를 부착함과 더불어, 상기 제2동박(120)에는 상기 제2동박(120)의 면적보다 작은 에칭 레지스트(도면미도시)를 부착한 상태로, 상기 동박적층판(100)을 에칭액에 침수시킨다. 그러면, 상 기 에칭 레지스트를 제외한 나머지 부분, 즉, 상기 제2동박(120)의 테두리 부분이 제거된다. 여기서, 상기 제2동박(120)의 테두리 제거는 상기와 같은 에칭방법 외에도 일반적인 공지의 에칭방법에 의해 제거할 수 있음은 물론이다. 이렇게, 상기 제2동박(120)의 테두리 부분이 제거된 후, 남은 상기 배리어(200) 영역에 대응하는 부분들로 이후 회로기판의 패턴(320)(420)들이 형성된다.

상기 동박적층판(100)에 배리어(200)가 형성되면(S2), 도 4와 같이 상기 배리어(200)가 형성된 상기 동박적층판(100) 방향으로 절연층(310)이 부착된 제3동박(300)을 적층시킨다.(S3) 이때, 상기 제3동박(300)의 절연층(310)이 상기 동박적층판(100)에 부착되게 적층시킨다. 이러한, 상기 제3동박(300)의 절연층(310)은 앞서 설명한 제1,2동박(110)(120)의 절연층(111)(121)과 마찬가지로 에폭시, 내열수지, 종이/페놀 등을 사용할 수 있다. 더욱 바람직하게는 상기 절연층(310)은 글라스파이버가 없는 에폭시를 사용하여, 이후, 상기 절연층(310)을 플라즈마나 레이져와 같은 건식방법으로 제거를 용이하게 할 수 있게 된다. 이외에 폴리에스테르 수지, 에폭시 수지, 디아릴프탈레이트 수지, 페놀 수지 및 멜라민 수지로부터 구성된 군으로부터 선택된 적어도 하나로 이루어 질 수 있다. 그리고, 상기 제3동박(300)은 앞서 설명한 상기 제2동박(120)보다 두께가 두껍도록 형성한다. 따라서, 이후, 상기 제2동박(120)을 에칭에 의해 완전히 제거시, 상기 제3동박(300)은 완전히 제거되지 않고 남을 수 있게 된다.

상기 동박적층판(100)에 상기 제3동박(300)을 적층한 후에는(S3), 도 5와 같이 상기 제3동박(300)에 패턴(320)을 형성한다(S4). 여기서, 상기 제3동박(300)에 형성되는 패턴(320)은 회로패턴 외에 와이어 본딩 패드패턴(Wire bonding pad pattern), 솔더 볼 패드패턴(Solder ball pad pattern) 등을 포함할 수 있다. 이러한, 상기 제3동박(300)의 패턴(320)은 일반적인 에칭 공정에 의해 형성된다. 즉, 상기 제3동박(300)에 드라이필름(도면미도시)을 도포한다. 여기서, 제1동박(110)에도 드라이필름을 도포할 수 있는데, 이러한 경우, 이후 상기 동박적층판(100) 전체를 에칭액에 침수시키는 에칭작업이 가능하게 된다. 그리고, 패턴이 형성된 아트워크필름(Art work film)(도면미도시)을 상기 드라이필름에 밀착시킨 후, 자외선을 조사한다. 이때, 상기 아트 워크 필름의 패턴이 인쇄된 부분은 자외선이 투과하지 못하고, 패턴이 인쇄되지 않은 부분은 자외선이 투과하여 상기 드라이필름을 경화시킨다. 이후, 상기 아트 워크 필름을 제거한 후, 상기 제3동박(300)을 현상액에 담그면, 경화되지 않은 상기 드라이필름 부분이 현상액에 의해 제거되고, 경화된 상기 드라이필름 부분만 남아서 에칭 레지스트 패턴(Etching resist pattern)을 형성한다. 이같이, 패턴이 형성된 상기 드라이필름을 에칭 레지스트로 사용하여, 상기 제3동박(300)을 에칭액에 침수시킴으로써, 상기 드라이필름의 패턴에 대응하는 부분을 제외한 나머지 부분의 상기 제3동박(300)을 제거한다. 이후, 상기 제3동박(300)에 도포된 상기 드라이필름을 박리액을 사용하여 제거한다.

이같이, 에칭에 의해 상기 제3동박(300)에 패턴(320)이 형성되면(S4), 도 6과 같이 상기 패턴(320)이 형성된 상기 동박적층판(100) 방향으로 절연층(410)이 부착된 제4동박(400)을 적층시킨다.(S5) 즉, 상기 제4동박(400)의 절연층(410)이 상기 동박적층판(100)에 적층된 상기 제3동박(300)에 부착되게 적층시킨다. 이러 한, 상기 제4동박(400)의 절연층(410)은 앞서 설명한 제1,2,3동박(110)(120)(300)의 절연층(111)(121)(310)과 마찬가지로 에폭시, 내열수지, 종이/페놀 등을 사용할 수 있다. 이외에 폴리에스테르 수지, 에폭시 수지, 디아릴프탈레이트 수지, 페놀 수지 및 멜라민 수지로부터 구성된 군으로부터 선택된 적어도 하나로 이루어 질 수 있다.

상기 동박적층판(100)의 제3동박(300)에 상기 제4동박(400)을 적층한 후에는(S5), 도 7과 같이 상기 제4동박(400)에 이후 상기 제3동박(300)과 제4동박(400)에 형성되는 회로 연결을 위한 비아홀(Via hole; 430)을 형성한다(S6). 여기서, 상기 비아홀(430)을 형성하는 과정은 CNC 드릴(Computer Numerical Control drill) 또는 레이저 드릴을 사용하여 앞서 패턴된 랜드(도면미도시) 부분에 형성하게 된다. 이때, CNC 드릴을 이용하여 상기 비아홀(430)을 형성한 후에는, 드릴링시 발생하는 제4동박(400)의 버(Burr), 비아홀(430) 측벽의 먼지, 제4동박(400) 표면의 먼지 등을 제거하는 디버링(Deburring) 공정을 수행한다. 이 경우, 상기 제4동박(400) 표면에 거칠기가 부여됨으로써, 이후 도금공정에서 도금할 금속의 밀착력이 향상된다. 반면에, 레이저를 이용하는 방식은 YAG 레이저(Yttrium Aluminum Garnet laser)를 이용하여 상기 제4동박(400)과 절연층(410)을 동시에 가공할 수도 있고, 상기 비아홀(430)이 형성될 부분의 제4동박(400)을 식각한 후 이산화탄소 레이저를 이용하여 절연층(410)을 가공할 수도 있다. 이 경우, 상기 비아홀(430)을 형성시 발생되는 열로 인하여 상기 절연층(410)이 녹아서 상기 비아홀(430)의 측벽에 발생하는 스미어(Smear)를 제거하는 디스미어(Desmear)공정을 수행한다.

이같이, 드릴작업에 의해 상기 제4동박(400)에 비아홀(430)이 형성되면(S6), 도 8과 같이 상기 제1동박(110) 및 상기 제1,2동박(110)(120)의 절연층(111)(121)을 제거한다.(S7), 이때, 상기 제1동박(110) 및 상기 제1,2동박(110)(120)의 절연층(111)(121)은, 상기 배리어(200) 영역에 대응하는 부분이 제거된다. 여기서, 상기 제1동박(400)은 상기 배리어(200) 영역에 대응되지 않는 영역인, 테두리 부분으로 드라이필름을 도포한다. 따라서, 상기 제1동박(400) 부분이 에칭액에 침지되더라도 상기 제1동박(400)의 테두리 부분은 제거되지 않고, 상기 배리어(200) 영역에 대응되는 부분만이 제거된다. 그리고, 상기 배리어(200) 영역에 대응하는 상기 제1,2동박(110)(120)의 절연층(111)(121), 즉, 상기 제거된 제1동박(400) 영역에 대응하는 상기 제1,2동박(110)(120)의 절연층(111)(121) 부분 제거는, 제거할 부분을 절연층 에칭액에 침지되면서 제거하는 습식방법이나, 플라즈마나 레이져를 이용하는 건식방법에 의해 제거된다.

이렇게, 상기 배리어(200) 영역에 대응하는 상기 제1동박(400) 및 상기 제1,2동박(110)(120)의 절연층(111)(121) 부분을 제거하면(S7), 도 9와 같이 상기 비아홀(430)에 대응하는 상기 배리어(200) 영역을 제외한 나머지 상기 배리어(200) 부분을 제거함과 더불어 상기 제거된 배리어(200) 영역에 대응하는 상기 제3동박(300)의 절연층(310) 부분을 제거한다.(S8) 이때, 상기 비아홀(430)에 대응하는 상기 배리어(200) 영역을 제외한 나머지 상기 배리어(200) 부분은 에칭에 의해 제거된다. 여기서, 상기 제거되지 않은 제1동박(110)과 상기 비아홀(430)에 대응하는 상기 배리어(200) 영역 및 상기 제4동박(400)에는 에칭액에 침지된 상태에서 제거 되지 않도록 드라이필름을 도포한다. 그리고, 상기 비아홀(430)에 대응하는 상기 배리어(200) 영역을 제외한 나머지 상기 배리어(200) 부분 제거는, 앞서 설명한 바와 같이 제거할 부분을 절연층 에칭액에 침지하여 제거하는 습식방법이나, 플라즈마나 레이져를 이용하는 건식방법에 의해 제거된다.

상기 비아홀(430)에 대응하는 상기 배리어(200) 영역을 제외한 나머지 상기 배리어(200) 부분 및 상기 제거된 배리어(200) 영역에 대응하는 상기 제3동박(300)의 절연층(310) 부분을 제거한 후에는(S8)는, 도 10과 같이 상기 제거되지 않은 나머지 배리어(200) 부분 및 상기 제1동박(110)을 제거한다.(S9) 이때, 상기 나머지 배리어(200) 부분 및 상기 제1동박(110)은 에칭에 의해 제거된다. 이때, 상기 제4동박(400)은 에칭액에 침지된 상태에서 제거되지 않도록 드라이필름이 도포된다. 여기서, 상기 에칭액에 의해 상기 제거되지 않은 배리어(200)가 제거시, 상기 제3동박(300)도 제거되는데, 앞서 설명한 바와 같이, 상기 제3동박(300)은 상기 배리어(200)가 되는 상기 제2동박(120)보다 두께가 두꺼워 상기 배리어(200)가 완전히 제거되더라도 상기 제3동박(300)은 완전히 제거되지 않고 남아 있게 되어 패턴(320)을 유지할 수 있게 된다.

이같이, 상기 제거되지 않은 나머지 배리어(200) 부분 및 상기 제1동박(110)을 제거한 후에는(S9), 도 11과 같이 상기 제4동박(400)에 패턴(420)을 형성한다.(S10) 여기서, 상기 제4동박(400)에 형성되는 패턴(420)은 회로패턴 외에 와이어 본딩 패드패턴(Wire bonding pad pattern), 솔더 볼 패드패턴(Solder ball pad pattern) 등을 포함할 수 있다. 이러한, 상기 제4동박(400)의 패턴(420)은 앞서 설 명한 제3동박(300)과 같은 일반적인 에칭 공정에 의해 형성된다.

상기 제4동박(400)에 패턴(420)을 형성한 후에는(S10), 도 12 및 도 13과 같이 상기 제3동박(300)의 패턴(320)이 형성된 부분을 제외한 나머지 부분에 포토 솔더 레지스트(PSR)(500)를 도포하는 단계(S10), 상기 제3동박(300)의 패턴(320)이 형성된 부분 및 상기 제4동박(400)의 패턴(420)이 형성된 부분을 도금(600)하는 단계(S11)를 수행할 수 있다. 여기서, 상기 포토 솔더 레지스트(500)를 상기 제3동박(300)의 패턴(320)이 형성된 부분을 제외한 나머지 부분에 도포하는 방식은 스크린 인쇄방식, 롤러 코팅방식, 커튼 코팅방식, 스프레이 코팅방식 등을 사용할 수 있다. 그리고, 상기 제3동박(300)의 패턴(320)이 형성된 부분 및 상기 제4동박(400)의 패턴(420)이 형성된 부분에서의 도금(600)은 니켈(Ni)/금(Au) 도금을 하게 되는데, 상기 포토 솔더 레지스트(500)가 도금 레지스트로 작용하여 다른 기판이나 칩과 접속될 부분에만 니켈(Ni)/금(Au)이 도금된다. 이같이, 니켈(Ni)/금(Au) 도금(600)은 기판에 대한 최종적인 마무리 처리로서, 상기 포터 솔더 레지스트(500)로 덮이지 않고 노출된 동박부위가 산화되는 것을 방지하고, 실장되는 부품의 납땜성을 향상시키며, 좋은 전도성을 부여하게 된다. 이때, 금(Au)과 접착성을 높이기 위하여 먼저 니켈(Ni)을 도금하고나서, 금(Au)을 도금하는 것이 바람직하다.

이와 같이, 일실시예에 따른 상기 회로기판의 제조방법은, 상기 절연층(111)(121)을 포함하는 상기 제1,2동박(110)(120)을 적층한 후, 상기 제2동박(120)에서 테두리 영역만을 제거하여 상기 배리어(200) 부분을 형성하고, 상기 제1,2동박(110)(120) 테두리 영역의 절연층(111)(121)을 남겨둔 상태로 상기 배리어(200) 부분에 대응하는 영역으로 제3동박(300) 및 제4동박(400)에 패턴(320)(420)을 형성한다. 따라서, 도 14와 같이 상기 테두리부분의 절연층(111)(121)이 칩(11)이 설치된 상기 회로기판(10)을 보강하면서 틀어짐이나 휨을 방지하게 된다.

본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.

도 1은 본 발명의 일실시예에 따른 회로기판의 제조방법을 나타낸 순서도이다.

도 2 내지 도 13은 도 1의 S1 내지 S12 단계를 나타낸 단면도이다.

도 14는 도 1에 의해 제조된 회로기판의 단면도이다.

<도면의 주요부분에 대한 부호의 간단한 설명>

100: 동박적층판 110: 제1동박

111,121,310,410: 절연층 120: 제2동박

300: 제3동박 320,420: 패턴

400: 제4동박 430: 비아홀

Claims

절연층이 부착된 제1동박 및 제2동박을 적층시켜 동박적층판을 형성하는 단계와;

상기 제2동박에서 테두리부분을 제거하여 배리어를 형성하는 단계와;

상기 배리어가 형성된 동박적층판 방향으로 절연층이 부착된 제3동박을 적층시키는 단계와;

상기 제3동박에 패턴을 형성하는 단계와;

상기 패턴이 형성된 동박적층판 방향으로 절연층이 부착된 제4동박을 적층시키는 단계와;

상기 제4동박에 비아홀을 형성하는 단계와;

상기 배리어 영역에 대응하는 상기 제1동박 부분을 제거하고, 상기 제1 및 제2동박의 절연층 부분을 제거하는 단계와;

상기 비아홀에 대응하는 상기 배리어 영역을 남겨둔 채 나머지 상기 배리어 부분을 제거하고, 상기 제거된 배리어 영역에 대응하는 상기 제3동박의 절연층 부분을 제거하는 단계와;

남아있는 나머지 배리어 영역을 제거하고, 남아있는 나머지 제1동박을 제거하는 단계; 및,

상기 제4동박에 패턴을 형성하는 단계를 포함하는 회로기판의 제조방법.
청구항 1에 있어서,

상기 제4동박에 패턴을 형성하는 단계를 거친 후에는,

상기 제3동박의 패턴이 형성된 부분을 제외한 나머지 부분에 포토 솔더 레지스트를 도포하는 단계와,

상기 제3동박의 패턴이 형성된 부분 및 상기 제4동박의 패턴이 형성된 부분을 도금하는 단계를 포함하는 회로기판의 제조방법.
청구항 1 또는 청구항 2에 있어서,

상기 제3동박은 상기 제2동박보다 두께가 두꺼운 회로기판의 제조방법.