JP2007207880A - 部品内蔵型プリント配線板の部品接続ビア形成システム及び部品内蔵型プリント配線板の製造方法 - Google Patents
部品内蔵型プリント配線板の部品接続ビア形成システム及び部品内蔵型プリント配線板の製造方法 Download PDFInfo
- Publication number
- JP2007207880A JP2007207880A JP2006022909A JP2006022909A JP2007207880A JP 2007207880 A JP2007207880 A JP 2007207880A JP 2006022909 A JP2006022909 A JP 2006022909A JP 2006022909 A JP2006022909 A JP 2006022909A JP 2007207880 A JP2007207880 A JP 2007207880A
- Authority
- JP
- Japan
- Prior art keywords
- component
- wiring board
- printed wiring
- built
- connection via
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73267—Layer and HDI connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【課題】高品質で歩留まり良く部品内蔵プリント配線板を得ることができる部品接続ビア形成システム及び部品内蔵型プリント配線板の製造方法の提供。
【解決手段】搭載部品の位置ずれ量をもとにデータを補正する補正手段と、当該補正されたデータに基づいて、前記部品と接続する接続ビアを形成するレーザ手段とを備えていることを特徴とする部品内蔵型プリント配線板の部品接続ビア形成システム。
【選択図】図1
【解決手段】搭載部品の位置ずれ量をもとにデータを補正する補正手段と、当該補正されたデータに基づいて、前記部品と接続する接続ビアを形成するレーザ手段とを備えていることを特徴とする部品内蔵型プリント配線板の部品接続ビア形成システム。
【選択図】図1
Description
本発明は、部品内蔵型プリント配線板の部品接続ビア形成システム及び部品内蔵型プリント配線板の製造方法に関するものであり、特に、内蔵する部品の搭載の際に位置ずれが生じた際にも、高品質の部品内蔵型プリント配線板を高い歩留まりで得るための部品接続ビア形成システム及び部品内蔵型プリント配線板の製造方法に関する。
近年、プリント配線板の内部に各種の部品類を導入した部品内蔵型のプリント配線板に関する開発がされ、実用に供されている。従来、斯かる部品内蔵型のプリント配線板としては、一般に、図12に示されるような構造のものが知られている(例えば、特許文献1参照)。
以下この図12を用いて従来技術を説明する。まず、図12(a)に示されるように、あらかじめパッド71を回路形成したベース基板72を用意し、そのパッド71にクランプ79や吸着機などを使用して部品80を搭載する。また、部品80の下面にはあらかじめ接着材73を塗布し、当該接着材73にて部品80をパッド71に接着固定することで、所望の位置に部品80を搭載することができる。
次いで、部品80の搭載後には、部品80をプリント配線板の内層部に導入することを目的として、図12(b)に示されるように絶縁材74を部品80の上方部より積層し、銅箔75と共に加熱環境下で加圧し、次いで、図12(c)に示されるように銅箔75を回路形成して導体パターン77を形成することで、部品内蔵型のプリント配線板を構成する。
しかしながら、上記のような接着材73を使用した部品80の搭載方法は、図12(b)に示されるように、部品が本来搭載されるべき部品搭載設計位置に対して異なった位置に搭載されることによる不具合、いわゆる部品の位置ずれ不具合と呼称される問題を生じることがあった。
このような、部品80の位置ずれ不具合を生じた場合には、図12(c)に示されるように、プリント配線板の構造的な欠陥を生じさせる。すなわち、接続ビア76と部品80に接続される電極パッド78との接続部に位置ずれが生じ、主に導通不良に起因する部品内蔵型のプリント配線板の不良発生が問題となっていた。
因に、上記の接着材を使用した接着固定型の部品搭載方法以外の従来方法としては、はんだ接続による部品の搭載方法が従来の方法として挙げられ、このはんだ接続法によれば、リフローなどの加熱によりはんだが溶融し、このはんだの溶融によるセルフアライメントが機能するために、部品の位置ずれ不具合を適正位置に修復することができ、位置ずれ問題を回避することができる。しかしながら、上記接着材による接着固定型の部品搭載方法においては、前記はんだのセルフアライメントのような位置ずれを修復する機能が無いために、製造工程内で上記部品の位置ずれを修復することは困難であった。
さらに、上記部品の位置ずれに関しては、複数の発生要素が挙げられる。例えば第1に、クランプ79が部品80を掴む際の機械的な掴みずれを生じるものである。第2に、クランプ79により部品80を搭載する際の機械的な位置ずれを生じるものがある。第3に、部品80をパッド部71に接着する際に、強固な接着を構成するために加熱及び加圧が行なわれるが、その際に発生する接着材73の流動ずれから生じるものがある。また、これら以外にも、ベース基板72の平坦性による影響や、固定圧力の不均一さによる影響からも部品の位置ずれ不具合を生じることがあった。
そのため、上記接着材による接着固定型の部品搭載方法においては、仮に一つの位置ずれ不具合を抑制することは出来たとしても、完全に位置ずれ不具合の発生を無くすことは、上記複数の位置ずれ発生要素があるために極めて困難なのが実状であった。
また、上記接着材による接着固定型の部品搭載方法においては、リペアーによる再接続修復が材料特性の面から困難であるため、高い歩留まりで製品を製造することが難しかった。
このような背景において従来は、部品搭載の際に位置ずれを生じた場合には、当該部品が搭載されているプリント配線板の個片箇所(以下、この個片箇所をピースと記載する)を個別に欠陥部として判定し、当該欠陥部のピースにマーキングし、当該マーキングしたピースのみを不良品として処理することを行なってきた(例えば、特許文献2参照)。
図13は、前記欠陥部のピースを不良品として識別する態様を模式図として示したものである。図13に示されるように、上記のような理由で位置ずれ不具合を生じた位置ずれ部品84a及び84bは、個別に不良のピースとして識別し、他の設計上的確な位置に搭載された部品に関しては、良品な製品として識別して、部品内蔵型プリント配線板の製造を行なっていた。
しかしながら、上記のような不良識別処理方法においては、次のような問題を生じていた。すなわち、プリント配線板の内部に導入する部品が安価なものであれば不良金額は少なく、コスト面で対応することができるものであるが、半導体部品のような能動部品を内蔵する場合においては、個々の部品が高価であり、不良損失金額が高額なものとなっていた。
また、前記位置ずれ不具合を生じた部品は、図12(c)に示されるような導通接続の問題を生じるが、それは部品との接続箇所が問題であり、部品自身の性能自体は特に劣化が生じている訳では無い。そのため、上記のような不良識別処理方法においては、結果的に安定した性能を示す部品を不良品として処理してしまう、と云う問題があった。
特開2005−235881号公報
特開2003−139720号公報
以上のような背景に基づき本発明が解決しようとする課題は、接着材を使用した接着固定型の部品の搭載方法において、プリント配線板の内部に導入される部品の搭載位置にずれが生じた際であっても、高品質で歩留まりの良く部品内蔵型のプリント配線板を得るための部品内蔵型プリント配線板の部品接続ビア形成システム及び当該高品質の部品内蔵型のプリント配線板を歩留まり良く製造することができる方法を提供することにある。
発明者らは上記課題を解決するために種々検討を重ねた。その結果、プリント配線板の内層部に導入する部品に部品マークを設けて搭載した後、自動外観検査機(AOI)を使用して当該部品マークを識別して部品マークの搭載位置データを検出し、然る後、当該部品マークの搭載位置データを設計上の位置データと比較して位置ずれ量を算出し、更に当該位置ずれ量を反映させた補正データを作成し、当該補正データをもとにレーザ加工機を使用して、接続ビアを形成すれば、極めて良い結果が得られることを見出して発明を完成するに至った。
すなわち、本発明は、部品内蔵型プリント配線板の当該部品に接続する接続ビアを形成するシステムであって、ベース基板に搭載された部品が有する部品マークを読み取る検査手段と、当該部品マークの搭載位置データを検出する検出手段と、当該部品マークの搭載位置データと部品マークの設計位置データとの入力を受ける受信手段と、当該入力された部品マークの搭載位置データと部品マークの設計位置データから搭載部品の位置ずれ量を算出する演算手段と、当該算出された搭載部品の位置ずれ量と許容閾値から搭載部品の位置ずれ不具合箇所を識別する識別手段と、当該位置ずれ不具合箇所と識別された部品に接続する接続ビアの形成位置を前記搭載部品の位置ずれ量をもとにデータを補正する補正手段と、当該補正されたデータに基づいて、前記部品と接続する接続ビアを形成するレーザ手段とを備えていることを特徴とする部品内蔵型プリント配線板の部品接続ビア形成システムにより上記課題を解決したものである。
また、本発明は、前記接続ビアが、前記部品と当該部品の上層の導体パターンとを接続するビアであることを特徴とする部品内蔵型プリント配線板の部品接続ビア形成システムにより上記課題を解決したものである。
また、本発明は、前記ベース基板に搭載された部品が半導体部品からなることを特徴とする部品内蔵型プリント配線板の部品接続ビア形成システムにより上記課題を解決したものである。
また、本発明は、前記識別手段で識別される位置ずれ不具合箇所が、位置ずれ不具合を生じたピースの単位で識別されることを特徴とする部品内蔵型プリント配線板の部品接続ビア形成システムにより上記課題を解決したものである。
また、本発明は、前記補正手段で補正されるデータが、位置ずれ不具合を生じたピースの単位で補正されることを特徴とする部品内蔵型プリント配線板の部品接続ビア形成システムにより上記課題を解決したものである。
また、本発明は、ベース基板の所望の箇所に部品を搭載する工程と、前記部品の搭載後の位置ずれ量を測定する工程と、前記部品の上方より絶縁層を積層する工程と、前記位置ずれ量に基づいて接続ビア用の位置データを補正し、当該補正後の位置データを用いて、前記部品と接続する接続ビアを形成する工程とを備えることを特徴とする部品内蔵型プリント配線板の製造方法により上記課題を解決したものである。
また、本発明は、前記接続ビアが、前記部品と当該部品の上層の導体パターンとを接続するビアであることを特徴とする部品内蔵型プリント配線板の製造方法により上記課題を解決したものである。
また、本発明は、前記ベース基板の所望の箇所に搭載された部品が、半導体部品からなることを特徴とする部品内蔵型プリント配線板の製造方法により上記課題を解決したものである。
また、本発明は、前記部品の搭載後の位置ずれ量の測定を、位置ずれ不具合が生じたピースの単位で測定することを特徴とする部品内蔵型プリント配線板の製造方法により上記課題を解決したものである。
また、本発明は、前記位置ずれ量に基づいて行なわれるデータの補正を、位置ずれ不具合が生じたピースの単位で補正することを特徴とする部品内蔵型プリント配線板の製造方法により上記課題を解決したものである。
また、本発明は、前記接続ビアの形成を、前記の部品接続ビア形成システムを用いて行なうことを特徴とする部品内蔵型プリント配線板の製造方法により上記課題を解決したものである。
本発明によれば、プリント配線板の内部に導入される部品の搭載位置にずれが生じた場合であっても、当該部品との精度の良い位置合わせにより、接続ビアを形成し得るので、高品質の部品内蔵型のプリント配線板を歩留まり良く製造することができる。
以下、本発明を実施するための最良の形態について、図面と共に詳しく説明する。
図1は、本発明の部品内蔵型プリント配線板の部品接続ビア形成システム及び部品内蔵型プリント配線板の製造方法について、その全体的な構成をフローチャートにて示したものである。
前記背景技術にて示した従来の部品内蔵型プリント配線板は、一般に、図1に示されるフローチャートのF11からF17に示される工程を行なうことにて製造されていた。
すなわち、始めに、両面基板などのベース基板を用意し(F11)、当該ベース基板に部品を搭載し(F12)、当該部品の上方より絶縁材を積層する(F13)。次いで、部品の電極パッド部に接続するようにレーザ加工にて接続ビアを形成し(F14)、当該接続ビアに導体めっきを行なうことで導体接続を形成し(F15)、部品の上層に位置する導体パターンを形成し(F16)、最後に当該導体パターンに被覆するようにソルダーレジスト(SR)を形成する(F17)ことで部品内蔵型プリント配線板を製造していた。
これらの工程により製造される部品内蔵型プリント配線板において、部品搭載の際に部品の位置ずれが生じた場合には、背景技術においても記載した通り、図2(a)に示されるような部品1と接続ビア8との導通接続に欠陥を生じるものであった。
このような図2(a)に示されるような欠陥構造は、部品1と接続ビア8との位置関係にずれが生じることが原因で発生するものである。そこで、上記のような態様で製造される部品内蔵型プリント配線板の部品1と接続ビア8との位置関係ついて、図2(b)にそれを模式図として示した。
すなわち、ピース単位で隣接する部品1a、1b、1cにおいて、部品1bにのみ位置ずれ不具合を生じた場合、図2(b)に示されるように部品1aと部品1cが正常な搭載位置であるのに対して、部品1bの位置がずれているように示される。その一方で、部品1の上部にある接続ビア8は、設計された接続ビア8を正位置に形成するため、部品1aに対応する接続ビア8a及び部品1cに対応する接続ビア8cは位置合わせ良好な形状となる。しかしながら、図2(b)に示されるように、部品1bに対応する接続ビア8bは、相対的に良好な位置合わせ形状とはならない。そのため、前記記載の図2(a)に示されるような導通接続に欠陥を生じるものであった。
一方、本発明の部品内蔵型プリント配線板の部品接続ビア形成システム及び部品内蔵型プリント配線板の製造方法においては、図2(c)に示されるように、部品1dに対応する接続ビア8d及び部品1fに対応する接続ビア8fは位置合わせ良好な形状を保持し、加えて、前記同様に位置ずれを生じた部品1eに対しては、当該位置ずれ量に基づくデータを算出し、当該位置ずれ量に対応する補正を行なうことで、接続ビア8eをピース単位で、部品1eの位置ずれに対応するように形成することができる。
このような対応を行なうことにより、図2(c)に示される部品1eは接続ビア8eと合わせ精度良く製品を製造することができるために、高品質で、歩留まり良く、部品内蔵型のプリント配線板が得られる。
次に、本発明の部品内蔵型プリント配線板の部品接続ビア形成システム及び部品内蔵型プリント配線板の製造方法について、図1に示されるフローチャートを使用して説明する。
当該本発明の部品接続ビア形成システムは、図1に示される検査手段(F21)、検査手段(F22)、受信手段(F24)、演算手段(F25)、識別手段(F26)、補正手段(F27)及びレーザ手段(F28)によって構成され、各手段はコンピュータによって作動制御されている。
当該本発明の部品接続ビア形成システムは、図1に示される検査手段(F21)、検査手段(F22)、受信手段(F24)、演算手段(F25)、識別手段(F26)、補正手段(F27)及びレーザ手段(F28)によって構成され、各手段はコンピュータによって作動制御されている。
始めに、両面基板などのベース基板を用意し(F11)、当該ベース基板に部品を搭載する(F12)。この工程は従来の技術と同様に行なわれる。
しかしながら、ベース基板に部品を搭載する(F12)の過程で位置ずれ不具合を生じた場合、本発明においては当該部品の位置ずれ量を測定する目的で、検査手段(F21)によりベース基板に搭載した部品に含有する部品マークを読み取る。ここに、当該検査手段(F21)としては、例えば自動外観検査機(AOI)等が好適に使用される。
次いで、検出手段(F22)にて部品マークの搭載位置を平面座標データとして検出作成し、設計上での部品マークの位置座標データ(F23)と共に、受信手段(F24)に送信し、当該受信手段(F24)にて当該両方のデータを受け取る。
次いで、前記受信手段(F24)で入力を受けた部品マークの搭載位置データと部品マークの設計位置データをもとに、搭載部品の位置ずれ量を演算手段(F25)にて算出する。
次いで、前記演算手段(F25)で算出された搭載部品の位置ずれ量と許容閾値位置ずれ量とを比較することで、前記位置ずれを生じた部品が許容閾値以下に相当するか、いわゆる搭載部品の位置ずれ不具合を生じているかを、ピース単位で識別手段(F26)にて識別する。
次いで、前記識別手段(F26)により位置ずれ不具合を生じていることが識別された場合は、当該位置ずれ不具合に対応する搭載部品に接続される接続ビアの位置を前記搭載部品の位置ずれ量をもとにデータをピース単位で補正手段(F27)にて補正する。
次いで、前記補正手段(F27)で補正されたデータに基づいて、レーザ手段(F28)にて接続ビアの形成を行なう(F14)。
このレーザ手段(F28)にてレーザ加工された接続ビア形成(F14)においては、ベース基板に搭載された部品の位置ずれ量が補正された状態でレーザ加工されているため、部品と接続ビアとが、合わせ精度良く製品を製造することができるために、高品質で、歩留まり良く、部品内蔵型プリント配線板が得られる。
図3は、本発明で得られる部品内蔵型プリント配線板の外観形状の一例について示したものである。始めに、プリント配線板の内部に導入される個々の部品はピース10上に接着材の使用により搭載され、その後に当該部品の上に絶縁層が積み重ねられることでプリント配線板に内蔵される。
また、前記部品が搭載されるピース10は、その複数個がシートマーク21を有するシート20内に多面付けされ、図3においては一例として、12個のピース10がシート20に面付けされた状態を示している。さらに、前記シート20は、その複数個がボードマーク31を有するボード30に多面付けされ、図3においては一例として、4個のシート20がボード30に面付けされた状態を示している。
このように、部品内蔵型プリント配線板の製造においては、部品が搭載されるピース10が単体としては小さい形状であるため、それらを集合させてシート20を形成し、さらにシート20を集合させてボード30を形成することで、製造1ロットにおいて多数個のピース10を得ることが行なわれる。
図4は、本発明においてプリント配線板の内部に導入される部品1について示したものである。当該部品の特徴的な箇所としては、図4(a)に示されるように部品1の表面部に部品マーク2が設けられている点である。
前記部品マーク2の主な役割は、部品1をプリント配線板の内層部における所望の位置に搭載した後に、当該部品1の位置ずれについて、その位置ずれ量を認識できるようにするためのものである。
すなわち、図4(a)に示される部品1の表面部に設けられた部品マーク2を自動外観検査機(AOI)などの装置を使用することにより読み取り、当該部品マーク2が搭載されている位置の平面座標を検出し、その座標データを設計値データと比較し、数値として演算処理することにより、部品1の位置ずれ量を情報として把握することが可能となる。
ここで、従来技術を参照とすると、図13に示されるような位置ずれ部品84a,84bにおいては、前記部品マーク2を有していないために、位置ずれ部品84a,84bの位置ずれ量を正確に補足することは困難であった。また、当該部品マーク2に類似するマーク類が存在する場合でも、作業員による測長検査を行なうことによって、単に部品の位置がずれていることを認識し、前述のように当該部品を不良品として処理するに留まるものであった。
しかしながら、図4(a)に示される部品1の表面部に設けられた部品マーク2は、自動外観検査機(AOI)などにより読み取りを行なうことで、搭載位置を平面座標として認識することができる。加えて、設計上の座標値と比較して数値として演算することにより、部品1の位置ずれ量を搭載位置の平面において、縦方向変位と横方向変位並びに角度(θ)変位を把握することが可能となり、この位置ずれ量の情報をもとに、部品に接続する接続ビアの形成を行なうことができるようになるものである。
前記部品1の表面部に設けられた部品マーク2の数は、1個の部品に対して3ないし4個の部品マークを設けることが好ましい。これは、部品1の座標を正確に把握することができることと、特に角度(θ)変位による位置ずれを把握することができるためである。
しかしながら、近年の技術の発展にともなう部品1の小型化を背景とした場合、前記3ないし4個の部品マークを設けることが困難であることがある。このような場合には2個の部品マークを設け、設計値と比較することでも縦方向変位と横方向変位並びに角度(θ)変位を把握することが可能である。
図4(b)は、図4(a)に示される部品マーク2及び電極パッド3を含めたD1−D2断面における観察図である。
図4(b)に示されるように、部品マーク2は同一平面上に電極パッド3と混載しており、絶縁材5によって、部品マーク2と電極パッド3の表面は平坦化されている。
部品1に半導体部品を使用した場合は、図4(b)に示されるように、半導体微細回路などが形成されたシリコンウエハ6の上に従来の技術における柱状の電極構造として部品マーク2と電極パッド3を形成することが可能であり、同一平面上に部品マーク2と電極パッド3とを混載させて作成し、次いで絶縁材5によって、部品マーク2と電極パッド3との間隙部分を埋設することによって、部品マーク2と電極パッド3の表面部分は平坦化される。前記半導体部品においては、合わせ精度の要求が高いこと、半導体部品の単価が高いために高い歩留まりが要求されることなどの理由より、部品1には特にファイスアップ型の半導体部品を使用することが良い。
また、部品1は接着材7により、プリント配線板の内層部における所望の位置に接着固定により搭載する。この際に接着材7は図4(c)に示されるようにあらかじめ部品1の下面に塗布しても良いし、もしくは前記プリント配線板の内層部にあらかじめ塗布して、その後部品1を当該箇所に接着しても良い。
図5は、前記部品1の表面部に設けられた部品マーク2の形状について示した模式図である。当該部品マーク2は、搭載の際に位置ずれが生じた部品について、自動外観検査機(AOI)により座標を読み取り、その座標を設計値と比較することで位置ずれ量を数値的に算出することを目的としている。したがって、自動外観検査機(AOI)により読み取りが行なえる形状であることが良い。
図5(a)から(e)に示される種々の形状は、部品マーク2として使用される形状の例示である。始めに部品マーク2は、図5(a)に示されるような真円の形状であっても良い。これは前記真円の形状であっても読み取り位置を前記自動外観検査機(AOI)にあらかじめ入力することで、読み取りが行なえるためである。
しかしながら、図5(a)に示されるように、部品マーク2の同一平面上においては、同形状の電極パッド3が複数設けられていることが多く、自動外観検査機が部品マーク2と電極パッド3とを識別しない場合もしくは誤認する場合がある。そのため、図5(a)に示されるような真円の形状を部品マーク2に使用する際には、電極パッド3とのサイズを異なるものを使用し、大小の形状の違いによる変化を設けることが良い。
一方、上記部品マーク2と電極パッド3とを容易に識別することを目的として、部品マーク2の形状は図5(b)から(e)に示される電極パッド3の形状と異なるものを使用することが好適である。
図5(b)に示される部品マーク2形状はドーナッツ形状にしたものであり、前記形状の中央抜き部の中心部(点線の交点位置)を座標として自動外観検査機(AOI)が認識することができる。図5(c)に示される形状は、さらにドーナッツ形状の中央に導体部を設けたものであり、当該中央導体部の中心部(点線の交点位置)を座標として認識することができる。図5(d)に示される部品マーク2形状は、導体を十字形状にしたものであり、当該十字形状の中心部(点線部の交点位置)を座標として認識することができる。図5(e)に示される部品マーク2形状は、矛先が中央に対面するくさび形状にしたものであり、当該くさび形状の中心部(点線部の交点位置)を座標として認識することができる。
このように、部品マーク2の形状は、当該部品マーク2の中心部を自動外観検査機(AOI)が認識することができれば多様な形状を使用することができる。また、これらの部品マーク2を使用することにより、自動外観検査機(AOI)にて容易に個々の部品マーク2の座標を認識することができる。
図6及び図7は、本発明の部品内蔵型プリント配線板の部品接続ビア形成システムにおける、各処理をステップとしてフローチャートで示したものである。特に、図6においては部品をベース基板に搭載し、当該部品が有する部品マークを読み取り、部品マークの搭載位置データを設計上の設計位置データと共に受信手段であるCAD/CAMに入力するまでのアクションステップを示したものである。
ステップ1は、両面基板などのベース基板を用意し、当該ベース基板に部品を搭載するステップである。ベース基板上への部品の搭載は、従来技術と同様に接着材を使用した接着固定方式による搭載が行なわれる。また、ここでのステップは、本発明の全体構成を示す図1のベース基板(F11)、部品搭載(F12)に該当する。
ステップ2は、部品マークの読み取りを行なうステップである。前記図4において詳細説明したように、部品1はその表面部に部品マーク2を有している。この部品マーク2を自動外観検査機(AOI)を使用することにより読み取りを行なう。前記部品マーク2の読み取りは、ベース基板上に搭載されている全ての部品についておこなわれる。全ての部品において、位置ずれの発生を調べるためである。また、ここでのステップは、本発明の全体構成を示す図1の検査手段(F21)に該当する。
ステップ3は、搭載されている部品の部品マーク2の位置について、搭載座標データの作成を行なうステップである。搭載座標データはベース基板上に基準点を設け、当該基準点からの距離を平面座標として示すことにより得ることができる。ここでの基準に関してはベース基板上であれば任意の場所に設けることができ、例えば、図3に示されるボードマーク31などが好適に使用される。また、ここでのステップは、本発明の全体構成を示す図1の検出手段(F22)に該当する。
ステップ4は、前記搭載座標データの送信を行なうステップである。送信先としてはデータ処理が可能な、CAD/CAMなどの受信手段に送信する。
ステップ5は、設計座標データの送信を行なうステップである。設計座標データとは、設計上で作成されている部品マーク2の位置座標であり、ベース基板上の基準点からの距離を平面座標として示している。当該設計座標データは、換言すれば、ベース基板上に理想的に搭載される部品1ないしは部品マーク2の位置を示すものであり、部品1の位置ずれ量は当該設計座標データに対して前記搭載座標データがどのくらい離れているかをもとに算出される。また、ここでのステップは、本発明の全体構成を示す図1の設計データ(F23)に該当する。
ステップ6は、前記ステップ4での搭載座標データ及びステップ5での設計座標データをCAD/CAMに入力するステップである。ここで両者の座標データを入力し、揃えることで、次ステップにおいて部品1の位置ずれ量を算出するデータの準備を行なう。また、ここでのステップは、本発明の全体構成を示す図1の受信手段(F24)に該当する。
さらに、図7においては、上記ステップ6に引き続き、CAD/CAM上に入力された搭載座標データと設計座標データをもとに、位置ずれ量を算出し、補正を加えた後に、当該補正に基づいて接続ビアの形成を行なうまでのアクションをステップとしてフローチャートで示したものである。
ステップ7の演算処理及びステップ8の部品ずれ量の算出は、前記CAD/CAM上に入力された搭載座標データと設計座標データをもとに、位置ずれ量を算出する演算処理を行なうステップである。このステップ7及び8については、図8、図9を使用して以下に説明する。また、ここでの両方のステップは、本発明の全体構成を示す図1の演算手段(F25)に該当する。
図8は、部品を搭載する際に位置ずれを生じた場合において、自動外観検査機(AOI)により当該部品に設けられた部品マークの座標を搭載座標データとして、当該座標データを設計データと比較することで位置ずれ量を数値的に算出することを説明する模式図である。
図8では、設計上で部品が正常に搭載されるべき位置を部品の輪郭を意味する四角形状の点線で示し、この設計上で部品が搭載されるべき位置を図8内においては設計位置とした。また、この設計位置においては、当該部品に含有する部品マークの座標が設計上で3点が設けられており、図8内においては、これらの部品マークをA1、A2、A3で示している。
加えて、図8では、部品を搭載する際に位置ずれが生じて搭載された位置を、部品の輪郭を意味する四角形状の実線で示し、この位置ずれが生じて搭載された位置を図8内においては位置ずれ搭載位置とした。また、この位置ずれ搭載位置においては、当該部品に含有する部品マークの座標が設計上で3点が設けられており、図8内においては、これらの部品マークをB1、B2、B3で示している。
これは、設計上では点線箇所に部品を搭載するものであったが、位置ずれ不具合を生じて、結果として実線箇所に部品が搭載された状態を、図8の模式図で示している。そして、部品マークにおいては、設計上ではA1、A2、A3が示されており、位置ずれ不具合を生じた場合の部品マークはB1、B2、B3で示されている。
前記位置ずれ量の具体的な算出方法としては、始めに、部品搭載終了後の状態において、位置ずれ不具合を生じた場合の部品マーク(B1〜B3)の平面座標を測定する。この測定においては、例えば図3に示されるボードマーク31などのマークを基準点として、その基準点からの平面的な距離を座標として測定される。
また、測定においては個々の部品の位置ずれを測定することを目的とするため、プリント配線板上に搭載された複数ある部品の部品マークの全てを測定する。例えば、図3に示されるの構造の場合においては、1つのピースに1つの部品が搭載された際に、ボード30上に48個の部品が搭載される。そして、個々の部品は3つの部品マークを有している。この場合、ボード30上には144の部品マークが存在し、それらの座標の全てを測定する。
前記部品マークの座標測定は、人的手段による測定にて行なうこともできるが、上記のような態様で行なわれる部品マークの座標測定は自動外観検査機(AOI)を用いて行なうことが容易であり、正確に行なえるために良い。
一方、このような部品マークの座標測定データは、各部品マークを読み取る検査手段とその読み取った部品マークの位置を座標として作成する検出手段によって得られる。
前記自動外観検査機(AOI)としては、部品マークを読み取る検査手段と部品マークの位置を座標として作成する検出手段の両方の機能を兼ね備えているものが好適である。しかしながら、当該機能がない自動外観検査機(AOI)においては、部品マークを読み取る検査手段のみに対応し、後者の部品マークの位置を座標として作成する検出手段をCAD/CAMによる設計装置にて対応するのが良い。
このような態様で測定される各部品マークの平面座標より、部品の位置ずれ量を算出することができる。すなわち、上記設計上での部品マーク位置(A1〜A3)と、位置ずれ不具合を生じた場合の部品マーク位置(B1〜B3)を座標上で演算処理することで部品の位置ずれ量が算出される。
図9は、上記位置ずれ量の算出の一例を示したものである。
図9(a)は位置ずれを生じた部品の角度変位量を演算処理により算出するために、図8より設計上での部品マーク位置(A2、A3)及び位置ずれ不具合を生じた場合の部品マーク位置(B2、B3)を抽出して表示したものである。
図9(a)に示されるように、位置ずれを生じた部品の角度変位量は、設計上での部品マーク位置(A2、A3)を結ぶ直線と、位置ずれ不具合を生じた場合の部品マーク位置(B2、B3)を結ぶ直線との交点を求め、当該交点の角度(θ)により座標上で演算処理することができる。
また、図9(b)は位置ずれを生じた部品の縦方向変位によるずれ量及び横方向変位によるずれ量を演算処理により算出するために、図8での部品マーク位置(A1〜A3)及び位置ずれ不具合を生じた場合の部品マーク位置(B1〜B3)を抽出して表示したものである。
図9(b)に示されるように、位置ずれを生じた部品の縦方向変位によるずれ量及び横方向変位によるずれ量は、始めに設計上での部品マーク位置(A1〜A3)より部品の中心部となるA4を算出し、同様に位置ずれ不具合を生じた場合の部品マーク位置(B1〜B3)より部品の中心部となるB4を算出する。次いで、前記A4とB4の位置座標より、縦方向変位によるずれ量及び横方向変位によるずれ量を演算処理により算出することができる。
上記の算出方法は例示であるが、このような算出方法から、部品に含有する部品マークの座標をもとに、演算処理により、縦方向変位によるずれ量及び横方向変位によるずれ量並びに角度変位によるずれ量を算出することができる。
以上の内容が、図7におけるステップ7(演算処理)及びステップ8(部品ずれ量の算出)についての詳細説明である。次いで、図7におけるステップ9(許容閾値の判定)の説明を行なう。
ステップ9は、許容閾値の判定を行なうステップである。許容閾値の判定とは、前ステップ8にて算出された部品ずれ量が許容できるずれ量であるか否かの判定を行なうことを目的としている。これは、算出された部品ずれ量がプリント配線板の品質を低下させるようであれば不良箇所として判定するべきであるが、当該ずれ量がプリント配線板の品質を低下させるには至らないようであれば許容できるとして、不良箇所と判定するべきでない。この見極めの基準となるのが閾値である。この閾値の設定は、要求されるプリント配線板の仕様により種々の条件が設定できるが、ここではステップ9として、閾値の設定と当該閾値に基づく許容の判定を行なう。
ステップ10は、不具合ピースの識別を行なうステップである。不具合ピースの識別とは、前記ステップ9において許容閾値を超えて、部品の位置ずれ量が大きいと判定された箇所について、当該箇所を不具合のピースとして識別することを目的としている。
図面での説明としては、例えば図13に示されるような位置ずれ部品84が搭載されているピースを識別するものである。この識別においては、ピース単位で行なうことができる。また、ここでのステップは、本発明の全体構成を示す図1の識別手段(F26)に該当する。
ステップ11は、不具合ピースの位置補正を行なうステップである。不具合ピースの位置補正とは、前記ステップ10において部品の位置ずれ量が大きいと判定されたピース箇所を、部品の位置ずれ量に合わせてピース単位で補正を行なうことを目的としている。
例えば、部品の位置ずれが前記演算処理の算出により行なわれ、縦方向変位で20μm、横方向変位で30μm、角度変位で3度と算出された場合、当該部品の上部に配置される接続ビアの位置を同様に、縦方向変位で20μm、横方向変位で30μm、角度変位で3度ずらして補正することが必要である。
このステップ11の不具合ピースの位置補正は、ピース単位で行なうことができる。また、ここでのステップは、本発明の全体構成を示す図1の補正手段(F27)に該当する。
ステップ12は、ボードデータの編成を行なうステップである。ボードデータの編成とは、前記ステップ11においてピース単位で補正された接続ビアを設計データに適合させて、複数のピースが面付けされたボードの状態としてデータの編成するものである。
図面での説明としては、例えば図13に示されるような位置ずれ部品84が搭載されているピースの箇所に、先に作成した位置ずれ補正後の接続ビアを適切に適合させることである。
ステップ13は、NCデータを作成するステップである。NCデータとは、数値制御(NC)工作機械の工具の移動方向と量を指示するためのデータである。ここでのNCデータは、レーザ加工により接続ビア用の開口部を形成するために使用する、いわゆるビアの位置データである。これまでのステップにおいて、データの取扱いに関しては、CAD/CAMの種類や作業種別などによりもよるが、テキストデータ、ベクターデータ、ガーバーデータが主に使用される。しかしながら、レーザ加工で使用されるデータに関しては、レーザ加工により接続ビア用の開口部を形成するために使用する、ビアの位置データとしてNCデータが必要となる。したがって、このステップにおいては、これらのデータからNCデータを作成する。
ステップ14は、レーザ制御ユニットへ送信を行なうステップである。レーザ制御ユニットとは、レーザ加工を行なうためのデータを処理するためのユニットである。上記NCデータがレーザ制御ユニットへ送信されることで、レーザ加工機は、当該NCデータにある座標位置に接続ビアを設ける。
次に、本発明の部品内蔵型プリント配線板の製造方法について、図面を使用して説明する。
図10は、本発明の部品内蔵型プリント配線板の製造方法について示したものである。始めに、部品1を搭載するためにベース基板42を用意する。図10においては、ベース基板42として両面板を使用した例を示しているが、部品1が搭載されるものであれば両面板に限定されることはなく、多層板を使用しても良く、また、銅板のような単体の金属板を使用しても良い。
次いで、ベース基板42の回路形成を行ない、部品を搭載するためのパッド41やプリント配線板に要求される形状の導体パターンを形成する。図10においては、ベース基板42の部品搭載面側のみを回路形成した状態を示しているが、ベース基板42の両面が回路形成されても良い。また、ここでの回路形成方法としては、主にサブトラクティブ方法により回路を形成することができ、ベース基板42にドライフィルムを張り付けた後に、露光、現像、エッチング、ドライフィルム剥離の工程順により回路形成を行ない、図10(a)に示されるようなベース基板42を得る。
回路形成後のベース基板42のパッド41においては、次工程で行なわれる接着材7による部品1の固定が密着しやすいようにパッド41の表面をエッチング液などにより粗化処理をしても良い。
次いで、ベース基板42の部品搭載を目的とするパッド41部に、接着材を使用した接着固定方式の形態で部品1を搭載する。ここで、搭載する部品1においては、その表面部分に電極パッド3と共に部品マーク2が設けられていることが必要である。また、搭載する部品1の裏面部分には接着材7が塗布されており、当該接着材によりパッド41部に、部品1を接着固定する。
上記ベース基板42への部品1の搭載においては、部品1をクランプもしくは吸着機を使用することによりパッド41部に仮固定し、加熱および必要に応じて加圧することで、強固に接着する。
また、上記ベース基板42への部品1の搭載においては、図10(a)に示されるように、部品の設計上の搭載位置に対して位置がずれて搭載される不具合が生じることがある。当該位置ずれ不具合が発生した場合、従来技術においては当該箇所を不良箇所として処理されたが、本発明においては不良とすることなしに、次工程を行なう。
ベース基板42への部品の搭載が終了した後に、自動外観検査機(AOI)による検査が行なわれる。この検査においては部品1に含有する部品マーク2を検査し、当該部品マーク2を座標上で検出し、設計データと比較することで、位置ずれ量を把握する工程が行なわれる。この位置ずれ量を把握においては前述で記載した図1に示される本発明の構成図及び図6、7に示される各アクションのステップにより行なわれる。一方、本項においては製造方法に主眼を置き、上記ベース基板42への部品1の搭載以降の製造方法を説明する。
ベース基板42への部品1の搭載後は、当該部品1の上方面より絶縁材44を積み重ね、積層プレスによる加熱、加圧を行なうことで図10(b)に示されるような構造体を得る。
絶縁材44においては、部品1の厚み方向に高さを考慮し、あらかじめ部品1の搭載位置に部品サイズのぬき穴を形成することが良い。これは、絶縁材44を積層した際に部品1の高さが表層位置まで追従し、目的とする部品内蔵型プリント配線板の表層部に発生する凹凸不具合を抑制するためであり、貫通穴を設けることで当該貫通穴が部品1の収納部となり、積層終了後には表層に凹凸不具合を発生させることなく、平坦性が良好な部品内蔵型プリント配線板が得られるためである。
次いで、図10(b)に示される構造体に、レーザ加工により接続ビア8の形成を行なう。
ここでのレーザ加工により接続ビア8の形成の一例としては、レーザ加工による接続ビア8の形成の一例としては、1ショットあたりのエネルギー密度を0.7〜1.2J/cm2に設定して、50〜150ショットを施し、トップ径が50μmで、ボトム径が35〜45μmの接続ビア8を形成する。
本発明の全体構成を示す図1を使用して説明すると、これまでの一連の製造方法は、両面基板などのベース基板を用意し(F11)、当該ベース基板に部品を搭載し(F12)、当該部品の上方より絶縁材を積層し(F13)、レーザ加工による接続ビアの形成(F14)から構成される。
その一方で、ベース基板に部品を搭載(F12)した後に、検査手段(F21)により検査を行っている。そして、当該検査手段(F21)で得られた情報は、上記ベース基板用意(F11)から接続ビア形成(F14)までの製造工程とは別ルートで処理され、補正手段(F27)にて、位置ずれ補正後のデータとして接続ビア形成用のNCデータを完成させる。
すなわち、レーザ加工による接続ビア8の形成においては、前記位置ずれ補正後の接続ビア8形成用のNCデータを使用して、上記のレーザ加工条件により、接続ビア8の形成を行なう。また、接続ビア8の形成後には、有機性残渣を取り除くことを目的として、デスミア処理を行ない、図10(c)に示される構造体を得る。
次いで、接続ビア8を形成した後の図10(c)に示される構造体を使用して、無電解銅めっき及び電解銅めっきを順に行ない、接続ビア8の内部及び絶縁材44の表面に銅めっきを付着させ、次いで当該絶縁材44の表面の銅めっき部を回路形成することで、図11(a)に示される導体パターン9を形成した構造体を得る。
次いで、前記導体パターン9を形成した後の図11(a)に示される構造体を使用して、当該導体パターン9の上にソルダーレジスト45を形成することで、図11(a)に示される構造体を得る。
このような態様で製造される本発明の部品内蔵型のプリント配線板は、プリント配線板の内部に導入される部品の搭載位置にずれが生じた場合であっても、当該部品との精度の良い位置合わせ方法により、プリント配線板の接続ビア形成することができ、高品質で歩留まりの良く製造することができる。
1,1a〜1f:部品
2:部品マーク
3:電極パッド
5:絶縁材
6:シリコンウエハ
7:接着材
8:接続ビア
9:導体パターン
10:ピース
20:シート
21:シートマーク
30:ボード
31:ボードマーク
41:パッド
42:ベース基板
44:絶縁材
45:ソルダーレジスト
71:パッド
72:ベース基板
73:接着材
74:絶縁材
75:銅箔
76:接続ビア
77:導体パターン
78:電極パッド
79:クランプ
80:部品
84,84a,84b:位置ずれ部品
2:部品マーク
3:電極パッド
5:絶縁材
6:シリコンウエハ
7:接着材
8:接続ビア
9:導体パターン
10:ピース
20:シート
21:シートマーク
30:ボード
31:ボードマーク
41:パッド
42:ベース基板
44:絶縁材
45:ソルダーレジスト
71:パッド
72:ベース基板
73:接着材
74:絶縁材
75:銅箔
76:接続ビア
77:導体パターン
78:電極パッド
79:クランプ
80:部品
84,84a,84b:位置ずれ部品
Claims (11)
- 部品内蔵型プリント配線板の当該部品に接続する接続ビアを形成するシステムであって、ベース基板に搭載された部品が有する部品マークを読み取る検査手段と、当該部品マークの搭載位置データを検出する検出手段と、当該部品マークの搭載位置データと部品マークの設計位置データとの入力を受ける受信手段と、当該入力された部品マークの搭載位置データと部品マークの設計位置データから搭載部品の位置ずれ量を算出する演算手段と、当該算出された搭載部品の位置ずれ量と許容閾値から搭載部品の位置ずれ不具合箇所を識別する識別手段と、当該位置ずれ不具合箇所と識別された部品に接続する接続ビアの形成位置を前記搭載部品の位置ずれ量をもとにデータを補正する補正手段と、当該補正されたデータに基づいて、前記部品と接続する接続ビアを形成するレーザ手段とを備えていることを特徴とする部品内蔵型プリント配線板の部品接続ビア形成システム。
- 前記接続ビアが、前記部品と当該部品の上層の導体パターンとを接続するビアであることを特徴とする請求項1に記載の部品内蔵型プリント配線板の部品接続ビア形成システム。
- 前記ベース基板に搭載された部品が、半導体部品からなることを特徴とする請求項1又は2に記載の部品内蔵型プリント配線板の部品接続ビア形成システム。
- 前記識別手段で識別される位置ずれ不具合箇所が、位置ずれ不具合を生じたピースの単位で識別されることを特徴とする請求項1〜3の何れか1項に記載の部品内蔵型プリント配線板の部品接続ビア形成システム。
- 前記補正手段で補正されるデータが、位置ずれ不具合を生じたピースの単位で補正されることを特徴とする請求項1〜4の何れか1項に記載の部品内蔵型プリント配線板の部品接続ビア形成システム。
- ベース基板の所望の箇所に部品を搭載する工程と、前記部品の搭載後の位置ずれ量を測定する工程と、前記部品の上方より絶縁層を積層する工程と、前記位置ずれ量に基づいて接続ビア用の位置データを補正し、当該補正後の位置データを用いて、前記部品と接続する接続ビアを形成する工程とを備えることを特徴とする部品内蔵型プリント配線板の製造方法。
- 前記接続ビアが、前記部品と当該部品の上層の導体パターンとを接続するビアであることを特徴とする請求項6に記載の部品内蔵型プリント配線板の製造方法。
- 前記ベース基板の所望の箇所に搭載された部品が、半導体部品からなることを特徴とする請求項6又は7に記載の部品内蔵型プリント配線板の製造方法。
- 前記部品の搭載後の位置ずれ量の測定を、位置ずれ不具合が生じたピースの単位で測定することを特徴とする請求項6〜8の何れか1項に記載の部品内蔵型プリント配線板の製造方法。
- 前記位置ずれ量に基づいて行なわれるデータの補正を、位置ずれ不具合が生じたピースの単位で補正することを特徴とする請求項6〜9の何れか1項に記載の部品内蔵型プリント配線板の製造方法。
- 前記接続ビアの形成を、請求項1〜5の何れか1項記載の部品接続ビア形成システムを用いて行なうことを特徴とする請求項6〜10の何れか1項に記載の部品内蔵型プリント配線板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006022909A JP2007207880A (ja) | 2006-01-31 | 2006-01-31 | 部品内蔵型プリント配線板の部品接続ビア形成システム及び部品内蔵型プリント配線板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006022909A JP2007207880A (ja) | 2006-01-31 | 2006-01-31 | 部品内蔵型プリント配線板の部品接続ビア形成システム及び部品内蔵型プリント配線板の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007207880A true JP2007207880A (ja) | 2007-08-16 |
Family
ID=38487090
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006022909A Pending JP2007207880A (ja) | 2006-01-31 | 2006-01-31 | 部品内蔵型プリント配線板の部品接続ビア形成システム及び部品内蔵型プリント配線板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007207880A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009246271A (ja) * | 2008-03-31 | 2009-10-22 | Tdk Corp | 電子素子内蔵基板への配線方法および電子素子内蔵基板の製造方法 |
JP2013546188A (ja) * | 2010-12-03 | 2013-12-26 | ネーデルランドセ・オルガニサティ・フォール・トゥーヘパスト−ナトゥールウェテンスハッペライク・オンデルズーク・テーエヌオー | フレキシブル基板上に電気構成要素を組み立てる方法および装置、ならびに電気構成要素とフレキシブル基板との組立体 |
JP2017090747A (ja) * | 2015-11-12 | 2017-05-25 | ウシオ電機株式会社 | 露光装置、基板製造システム、露光方法、および基板製造方法 |
-
2006
- 2006-01-31 JP JP2006022909A patent/JP2007207880A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009246271A (ja) * | 2008-03-31 | 2009-10-22 | Tdk Corp | 電子素子内蔵基板への配線方法および電子素子内蔵基板の製造方法 |
JP2013546188A (ja) * | 2010-12-03 | 2013-12-26 | ネーデルランドセ・オルガニサティ・フォール・トゥーヘパスト−ナトゥールウェテンスハッペライク・オンデルズーク・テーエヌオー | フレキシブル基板上に電気構成要素を組み立てる方法および装置、ならびに電気構成要素とフレキシブル基板との組立体 |
US9338894B2 (en) | 2010-12-03 | 2016-05-10 | Nederlandse Organisatie Voor Toegepast-Natuurwetenschappelijk Onderzoek Tno | Method and apparatus for assembling electric components on a flexible substrate as well as assembly of an electric component with a flexible substrate |
JP2017090747A (ja) * | 2015-11-12 | 2017-05-25 | ウシオ電機株式会社 | 露光装置、基板製造システム、露光方法、および基板製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101697001B (zh) | 一种检测多层印制电路板层间位置偏移的方法 | |
JP4493421B2 (ja) | プリント回路基板検査装置とプリント回路基板組み立て検査ラインシステムおよびプログラム | |
JP2007214402A (ja) | 半導体素子及び半導体素子内蔵型プリント配線板 | |
JP2007199225A (ja) | 露光システム及び部品内蔵型プリント配線板の製造方法 | |
JP2009147397A (ja) | 検査マーク構造、基板シート積層体、多層回路基板、多層回路基板の積層合致精度の検査方法、及び基板シート積層体の設計方法 | |
JP2007019139A (ja) | フィードバック補正方法および装置、部品実装方法および装置、部品実装システム | |
CN104023486A (zh) | 软硬多层线路板及其电测定位孔的制作方法 | |
CN110708859A (zh) | 一种埋铜块及增强埋入式铜块结合力的制作方法 | |
CN110545616A (zh) | 一种便于监测层偏的pcb板及其制作方法 | |
JP2008091439A (ja) | 多層プリント配線板の製造方法 | |
JP2007207880A (ja) | 部品内蔵型プリント配線板の部品接続ビア形成システム及び部品内蔵型プリント配線板の製造方法 | |
JPH10163630A (ja) | 多層印刷回路基盤及びその製造方法 | |
US20100263207A1 (en) | Panelizing Method for Printed Circuit Board Manufacturing | |
JP5067048B2 (ja) | プリント配線板 | |
JP4804959B2 (ja) | プリント回路基板の位置合わせ方法及びその装置 | |
CN114423166A (zh) | 厚铜多层板压合制作方法及厚铜多层板 | |
JP4922666B2 (ja) | プリント配線基板の製造方法およびプリント配線基板の検査用パターンユニット | |
CN107484359A (zh) | 印制电路板中内埋应变计的制备方法 | |
JP2000294935A (ja) | 多層基板及び多層基板の検査方法 | |
JPS62166914A (ja) | 多層印刷配線板の基準孔穿孔装置 | |
CN117156692B (zh) | 一种有效改善pcb整板平整度的压合方法 | |
KR102296548B1 (ko) | 인쇄회로기판의 코어 오적용 검사 방법 | |
CN117320330B (zh) | 一种多层pcb板的内层的制作方法 | |
JPH03114294A (ja) | 多層積層板の基準穴明け法 | |
KR102351185B1 (ko) | 접합 기판 시트 및 기판 시트의 결합 방법 |