JP2008211190A - 検査マーク構造、基板シート積層体、多層回路基板、多層回路基板の積層合致精度の検査方法、及び基板シート積層体の設計方法 - Google Patents
検査マーク構造、基板シート積層体、多層回路基板、多層回路基板の積層合致精度の検査方法、及び基板シート積層体の設計方法 Download PDFInfo
- Publication number
- JP2008211190A JP2008211190A JP2008012988A JP2008012988A JP2008211190A JP 2008211190 A JP2008211190 A JP 2008211190A JP 2008012988 A JP2008012988 A JP 2008012988A JP 2008012988 A JP2008012988 A JP 2008012988A JP 2008211190 A JP2008211190 A JP 2008211190A
- Authority
- JP
- Japan
- Prior art keywords
- inspection
- via hole
- mark structure
- substrate sheet
- face
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
【解決手段】熱プレス加工をする前の少なくとも2層の積層体を構成する基板シート11cに設けられた検査用ビアホール1aと、検査用ビアホール1aが設けられた基板シート11cの一方の主面側に形成された、検査用ビアホール1aの端面1fの周囲に、端面と接触しない所定距離Dをおいて設けられた、ランドパターン電極1bと、検査用ビアホールが設けられた基板シート11cの他方の主面側に形成された、検査用ビアホール1aの端面と電気的に接続するように設けられた導通用電極1cとを備えた、検査マーク構造1。
【選択図】図1
Description
前記検査用ビアホールが設けられた前記基板シートの一方の面側に形成された、前記検査用ビアホールの端面の周囲に、前記端面と接触しない所定距離をおいて設けられた、ランドパターン電極と、
前記検査用ビアホールが設けられた前記基板シートの他方の面側に形成された、前記検査用ビアホールの端面と電気的に接続するように設けられた導通用電極とを備えた、検査マーク構造である。
前記ランドパターン電極と前記検査用ビアホールの端面の周囲との間の前記所定距離は、全部又は一部の前記検査マーク構造毎に異なっている、検査マーク構造群である。
それぞれの検査マーク構造の前記ランドパターン電極の、前記検査用ビアホールの前記端面の周囲を切れ目無く囲む前記形状は同一であって、
前記形状の配置は、互いに一致しない、検査マーク構造群である。
前記検査用ビアホールの前記端面の形状は円形であり、
前記ランドパターン電極の、前記検査用ビアホールの前記端面の周囲を切れ目無く囲む前記形状は長円又は楕円形状であり、
それぞれの前記形状の長円又は楕円は互いに直交している、第10の本発明の検査マーク構造群である。
前記複数の基板シートの層に設けられた回路電極と、
前記複数の基板シートの層に形成された、第1の本発明の検査マーク構造を備えた、基板シート積層体である。
前記検査マーク構造における前記ランドパターン電極の、前記検査用ビアホールの前記端面の周囲を切れ目無く囲む形状は、前記検査用ビアホールの前記端面の形状と非相似の形状を有し、
それぞれの検査マーク構造の前記ランドパターン電極の、前記検査用ビアホールの前記端面の周囲を切れ目無く囲む前記形状は同一であって、
前記形状の配置は、互いに一致しない、第12の本発明の基板シート積層体である。
前記検査用ビアホールが設けられた前記基板シートの一方の面側に形成された、前記検査用ビアホールの端面の周囲に、前記端面と接触するように設けられた、ランドパターン電極と、
前記検査用ビアホールが設けられた前記基板シートの他方の面側に形成された、前記検査用ビアホールの端面と電気的に接続するように設けられた導通用電極とを備えた、検査マーク構造である。
前記検査用ビアホールの端面の外径は、全部又は一部の前記検査マーク構造毎に異なっている、検査マーク構造群である。
前記複数の基板シートの層に設けられた回路電極と、
前記複数の基板シートの層に形成された、第15の本発明の検査マーク構造を備えた、基板シート積層体である。
前記検査マーク構造における前記検査用ビアホールの端面と前記ランドパターン電極との接触部分の大きさは、複数の前記検査マーク構造の全部又は一部毎に異なっている、第19の本発明の基板シート積層体である。
前記複数の基板シートの層に設けられた回路電極と、
前記複数の基板シートの層に形成された、少なくとも2層の基板シート積層体を構成する基板シートのいずれかに設けられた検査用ビアホールと、前記検査用ビアホールが設けられた前記基板シートの一方の面側に形成された、前記検査用ビアホールの端面の周囲に、前記端面と接触しない所定距離をおいて、又は前記端面と接触するように設けられた、ランドパターン電極と、前記検査用ビアホールが設けられた前記基板シートの他方の面側に形成された、前記検査用ビアホールの端面と電気的に接続するように設けられた導通用電極とを含む、検査マーク構造と
を有する多層回路基板の積層合致精度の検査方法であって、
前記検査マーク構造の前記導通用電極と前記ランドパターン電極とを電気的に接続する工程と、
(A)前記検査用ビアホールの端面の周囲に、前記端面と接触しない所定距離をおいて前記ランドパターン電極を有する前記検査マーク構造の場合は、前記接続により導通がないときに、又、(B)前記検査用ビアホールの端面の周囲に、前記端面と接触するように設けられた前記ランドパターン電極を有する前記検査マーク構造の場合は、前記接続により導通があるときに、
前記積層合致精度が保たれていると判断する工程とを備えた、多層回路基板の積層合致精度の検査方法である。
前記試験用基板シート積層体を熱プレス加工して試験用多層回路基板を作成する工程と、
第22の本発明の多層回路基板の積層合致精度の検査方法を用いて、前記試験用多層回路基板の前記積層合致精度として、前記基板の位置ずれの方向又は位置ずれの大きさを取得する工程と、
取得した前記基板の位置ずれの方向又は位置ずれの大きさを用いて、前記所定の設計条件を修正する工程を備えた、基板シート積層体の設計方法である。
図1(a)は、本発明の実施の形態1に係る多層回路基板の検査マーク構造の構成を模式的に示す図であり、図1(b)は図1(a)の要部を模式的に示す拡大図である。ただし図18(a)と同一又は相当部には、同一符号を付した。
図5(a)は、本発明の実施の形態2による多層回路基板の検査マーク構造群の模式的平面図であり、図5(b)は、それぞれ図5(a)のA−A′直線による模式的断面図である。
図7(a)は、本発明の実施の形態3による多層回路基板の検査マーク構造の模式的平面図であり、図7(b)は、図7(a)のA−A′直線による模式的断面図である。
図11(a)(b)は、本発明の実施の形態4の検査マーク構造群を示す図である。各図において、図1、図2と同一又は相当部には、同一符号を付した。
図12(a)は、本発明の実施の形態5による多層回路基板の検査マーク構造の模式的平面図であり、図12(b)は、図12(a)のA−A′直線による模式的断面図である。
本発明の実施の形態6として、上述した本発明の各実施の形態の検査マーク構造又は検査マーク構造群を用いた検査方法を用いた多層回路基板の製造方法を、図1に示す電気回路12を備えた5層の多層回路基板の製造を例に取り、図16のフローチャートを参照して説明する。
1a 検査用ビアホール
1b、1b′ ランドパターン電極
1c、1c′ 導通用電極
1e、1e′ 開口部
1f 端面
2a、4a、5 配線
2b 検流計
3a〜3d、6a、6b、7a、7b、8a〜8d、8e〜8h サブパターン電極
10 基板シート積層体
11a〜11e 基板シート
12 電気回路
40、41 境界
42a、42b、43a、43b 位置
101 ビアホール
102 回路電極
Claims (25)
- 少なくとも2層の基板シート積層体を構成する基板シートのいずれかに設けられた検査用ビアホールと、
前記検査用ビアホールが設けられた前記基板シートの一方の面側に形成された、前記検査用ビアホールの端面の周囲に、前記端面と接触しない所定距離をおいて設けられた、ランドパターン電極と、
前記検査用ビアホールが設けられた前記基板シートの他方の面側に形成された、前記検査用ビアホールの端面と電気的に接続するように設けられた導通用電極とを備えた、検査マーク構造。 - 前記ランドパターン電極は、前記検査用ビアホールの前記端面の周囲を切れ目無く囲む形状を有する、請求項1に記載の検査マーク構造。
- 前記ランドパターン電極の、前記検査用ビアホールの前記端面の周囲を切れ目無く囲む形状は、前記検査用ビアホールの前記端面の形状と相似する形状を有する、請求項2に記載の検査マーク構造。
- 前記ランドパターン電極の、前記検査用ビアホールの前記端面の周囲を切れ目無く囲む形状は、前記検査用ビアホールの前記端面の形状と非相似の形状を有する、請求項2に記載の検査マーク構造。
- 前記ランドパターン電極は、前記検査用ビアホールの前記端面の周囲を切れ目をもって囲む形状を有する、請求項1に記載の検査マーク構造。
- 前記ランドパターン電極は、前記検査用ビアホールの端面の周囲に設けられた、複数のサブパターン電極から構成されている、請求項5に記載の検査マーク構造。
- 前記サブパターン電極は、前記検査用ビアホールの端面に対して点対称に配置されている、請求項6に記載の検査マーク構造。
- 同一形状の2個又は4個の前記サブパターン電極が、前記検査用ビアホールの端面の周囲に等間隔で設けられている、請求項7に記載の検査マーク構造。
- 請求項1に記載の検査マーク構造を複数備えた検査マーク構造群であって、 前記ランドパターン電極と前記検査用ビアホールの端面の周囲との間の前記所定距離は、全部又は一部の前記検査マーク構造毎に異なっている、検査マーク構造群。
- 請求項4に記載の検査マーク構造を複数備えた検査マーク構造群であって、
それぞれの検査マーク構造の前記ランドパターン電極の、前記検査用ビアホールの前記端面の周囲を切れ目無く囲む前記形状は同一であって、
前記形状の配置は、互いに一致しない、検査マーク構造群。 - それぞれの前記検査マーク構造において、
前記検査用ビアホールの前記端面の形状は円形であり、
前記ランドパターン電極の、前記検査用ビアホールの前記端面の周囲を切れ目無く囲む前記形状は長円又は楕円形状であり、
それぞれの前記形状の長円又は楕円は互いに直交している、請求項10に記載の検査マーク構造群。 - ビアホールを有する複数の基板シートと、
前記複数の基板シートの層に設けられた回路電極と、
前記複数の基板シートの層に形成された、請求項1に記載の検査マーク構造を備えた、基板シート積層体。 - 前記検査マーク構造は複数であって、
前記検査マーク構造における前記ランドパターン電極の、前記検査用ビアホールの前記端面の周囲を切れ目無く囲む形状は、前記検査用ビアホールの前記端面の形状と非相似の形状を有し、
それぞれの検査マーク構造の前記ランドパターン電極の、前記検査用ビアホールの前記端面の周囲を切れ目無く囲む前記形状は同一であって、
前記形状の配置は、互いに一致しない、請求項12に記載の基板シート積層体。 - 請求項12に記載の基板シート積層体を熱プレス加工して形成される、多層回路基板。
- 少なくとも2層の基板シート積層体を構成する基板シートのいずれかに設けられた検査用ビアホールと、
前記検査用ビアホールが設けられた前記基板シートの一方の面側に形成された、前記検査用ビアホールの端面の周囲に、前記端面と接触するように設けられた、ランドパターン電極と、
前記検査用ビアホールが設けられた前記基板シートの他方の面側に形成された、前記検査用ビアホールの端面と電気的に接続するように設けられた導通用電極とを備えた、検査マーク構造。 - 前記ランドパターン電極は、前記検査用ビアホールの端面の周囲に設けられ、それぞれが前記端面と接触する複数のサブパターン電極から構成されている、請求項15に記載の検査マーク構造。
- 前記サブパターン電極は、前記検査用ビアホールの端面に対して点対称に配置されている、請求項16に記載の検査マーク構造。
- 請求項15に記載の検査マーク構造を複数備えた検査マーク構造群であって、
前記検査用ビアホールの端面の外径は、全部又は一部の前記検査マーク構造毎に異なっている、検査マーク構造群。 - ビアホールを有する複数の基板シートと、
前記複数の基板シートの層に設けられた回路電極と、
前記複数の基板シートの層に形成された、請求項15に記載の検査マーク構造を備えた、基板シート積層体。 - 前記検査マーク構造は複数であって、
前記検査マーク構造における前記検査用ビアホールの端面と前記ランドパターン電極との接触部分の大きさは、複数の前記検査マーク構造の全部又は一部毎に異なっている、請求項19に記載の基板シート積層体。 - 請求項18に記載の基板シート積層体を熱プレス加工して形成される、多層回路基板。
- ビアホールを有する複数の基板シートと、
前記複数の基板シートの層に設けられた回路電極と、
前記複数の基板シートの層に形成された、少なくとも2層の基板シート積層体を構成する基板シートのいずれかに設けられた検査用ビアホールと、前記検査用ビアホールが設けられた前記基板シートの一方の面側に形成された、前記検査用ビアホールの端面の周囲に、前記端面と接触しない所定距離をおいて、又は前記端面と接触するように設けられた、ランドパターン電極と、前記検査用ビアホールが設けられた前記基板シートの他方の面側に形成された、前記検査用ビアホールの端面と電気的に接続するように設けられた導通用電極とを含む、検査マーク構造と
を有する多層回路基板の積層合致精度の検査方法であって、
前記検査マーク構造の前記導通用電極と前記ランドパターン電極とを電気的に接続する工程と、
(A)前記検査用ビアホールの端面の周囲に、前記端面と接触しない所定距離をおいて前記ランドパターン電極を有する前記検査マーク構造の場合は、前記接続により導通がないときに、又、(B)前記検査用ビアホールの端面の周囲に、前記端面と接触するように設けられた前記ランドパターン電極を有する前記検査マーク構造の場合は、前記接続により導通があるときに、
前記積層合致精度が保たれていると判断する工程とを備えた、多層回路基板の積層合致精度の検査方法。 - 前記積層合致精度は、前記多層回路基板を構成する各基板間の位置ずれの有無、位置ずれの方向、位置ずれの大きさの少なくとも1つである、請求項22に記載の多層回路基板の積層合致精度の検査方法。
- 所定の設計条件で、ビアホールを有する複数の基板シートの層に形成された、少なくとも2層の基板シート積層体を構成する基板シートのいずれかに設けられた検査用ビアホールと、前記検査用ビアホールが設けられた前記基板シートの一方の面側に形成された、前記検査用ビアホールの端面の周囲に、前記端面と接触しない所定距離をおいて、又は前記端面と接触するように設けられた、ランドパターン電極と、前記検査用ビアホールが設けられた前記基板シートの他方の面側に形成された、前記検査用ビアホールの端面と電気的に接続するように設けられた導通用電極とを有する、検査マーク構造が形成された前記複数の基板シートを、その層間に回路電極が位置するように積層して、試験用基板シート積層体を作成する工程と、
前記試験用基板シート積層体を熱プレス加工して試験用多層回路基板を作成する工程と、
請求項22に記載の多層回路基板の積層合致精度の検査方法を用いて、前記試験用多層回路基板の前記積層合致精度として、前記基板の位置ずれの方向又は位置ずれの大きさを取得する工程と、
取得した前記基板の位置ずれの方向又は位置ずれの大きさを用いて、前記所定の設計条件を修正する工程を備えた、基板シート積層体の設計方法。 - 前記所定の設計条件は、前記複数の基板シートのそれぞれの積層位置である、請求項24に記載の基板シート積層体の設計方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008012988A JP2008211190A (ja) | 2007-02-01 | 2008-01-23 | 検査マーク構造、基板シート積層体、多層回路基板、多層回路基板の積層合致精度の検査方法、及び基板シート積層体の設計方法 |
TW97103718A TW200840452A (en) | 2007-02-01 | 2008-01-31 | Inspection mark structure, substrate sheet lamination, multi-layer circuit board, lamination matching precision inspection mark structure for multi-layer circuit board, and design method of substrate sheet lamination |
US12/023,144 US20080186045A1 (en) | 2007-02-01 | 2008-01-31 | Test mark structure, substrate sheet laminate, multilayered circuit substrate, method for inspecting lamination matching precision of multilayered circuit substrate, and method for designing substrate sheet laminate |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007023557 | 2007-02-01 | ||
JP2008012988A JP2008211190A (ja) | 2007-02-01 | 2008-01-23 | 検査マーク構造、基板シート積層体、多層回路基板、多層回路基板の積層合致精度の検査方法、及び基板シート積層体の設計方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009083351A Division JP2009147397A (ja) | 2007-02-01 | 2009-03-30 | 検査マーク構造、基板シート積層体、多層回路基板、多層回路基板の積層合致精度の検査方法、及び基板シート積層体の設計方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008211190A true JP2008211190A (ja) | 2008-09-11 |
Family
ID=39787194
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008012988A Pending JP2008211190A (ja) | 2007-02-01 | 2008-01-23 | 検査マーク構造、基板シート積層体、多層回路基板、多層回路基板の積層合致精度の検査方法、及び基板シート積層体の設計方法 |
JP2009083351A Pending JP2009147397A (ja) | 2007-02-01 | 2009-03-30 | 検査マーク構造、基板シート積層体、多層回路基板、多層回路基板の積層合致精度の検査方法、及び基板シート積層体の設計方法 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009083351A Pending JP2009147397A (ja) | 2007-02-01 | 2009-03-30 | 検査マーク構造、基板シート積層体、多層回路基板、多層回路基板の積層合致精度の検査方法、及び基板シート積層体の設計方法 |
Country Status (3)
Country | Link |
---|---|
JP (2) | JP2008211190A (ja) |
CN (1) | CN101242711A (ja) |
TW (1) | TW200840452A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011066252A (ja) * | 2009-09-18 | 2011-03-31 | Ngk Spark Plug Co Ltd | 多数個取り配線基板およびその製造方法 |
KR101032228B1 (ko) | 2009-08-27 | 2011-05-02 | 삼성전기주식회사 | 다층 회로 기판 및 이를 포함하는 카메라 모듈 |
JP2012109469A (ja) * | 2010-11-19 | 2012-06-07 | Kyocera Corp | 多数個取り配線基板 |
JP2012114341A (ja) * | 2010-11-26 | 2012-06-14 | Shinko Seisakusho:Kk | 多層プリント配線板 |
CN112616266A (zh) * | 2020-12-25 | 2021-04-06 | 悦虎晶芯电路(苏州)股份有限公司 | 表面阶梯型电路板对位检查方法及电路板 |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102087325B (zh) * | 2009-12-07 | 2013-01-09 | 富葵精密组件(深圳)有限公司 | 软性电路板的检测方法 |
JP5143211B2 (ja) * | 2009-12-28 | 2013-02-13 | パナソニック株式会社 | 半導体モジュール |
CN102291949B (zh) * | 2010-06-18 | 2013-08-28 | 富葵精密组件(深圳)有限公司 | 多层电路板制作方法 |
CN102548249B (zh) * | 2010-12-13 | 2014-02-05 | 富葵精密组件(深圳)有限公司 | 电路板的制作方法 |
CN105934085A (zh) * | 2016-06-28 | 2016-09-07 | 广东欧珀移动通信有限公司 | Pcb板及具有其的移动终端 |
CN112788833A (zh) * | 2021-01-12 | 2021-05-11 | 日月光半导体(上海)有限公司 | 印刷电路板及检测印刷电路板层间位置偏移的方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6453499A (en) * | 1986-12-15 | 1989-03-01 | Nec Corp | Multilayer printed wiring board and inspection of same |
JPH0718480U (ja) * | 1993-09-13 | 1995-03-31 | 株式会社アドバンテスト | 多層プリント配線板の層間位置ずれ検出構造 |
JPH09205281A (ja) * | 1996-01-26 | 1997-08-05 | Matsushita Electric Works Ltd | 多層プリント配線板の内層回路パターンずれ検査方法 |
JP2000294935A (ja) * | 1999-04-01 | 2000-10-20 | Fujitsu Ten Ltd | 多層基板及び多層基板の検査方法 |
JP2000340950A (ja) * | 1999-05-31 | 2000-12-08 | Matsushita Electric Ind Co Ltd | 多層回路基板における積層合致精度検査マーク構造 |
JP2002252472A (ja) * | 2001-02-27 | 2002-09-06 | Nippon Mektron Ltd | 層間位置ずれ検知回路を有する積層プリント基板 |
-
2008
- 2008-01-23 JP JP2008012988A patent/JP2008211190A/ja active Pending
- 2008-01-31 TW TW97103718A patent/TW200840452A/zh unknown
- 2008-01-31 CN CNA2008100057907A patent/CN101242711A/zh active Pending
-
2009
- 2009-03-30 JP JP2009083351A patent/JP2009147397A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101032228B1 (ko) | 2009-08-27 | 2011-05-02 | 삼성전기주식회사 | 다층 회로 기판 및 이를 포함하는 카메라 모듈 |
JP2011066252A (ja) * | 2009-09-18 | 2011-03-31 | Ngk Spark Plug Co Ltd | 多数個取り配線基板およびその製造方法 |
JP2012109469A (ja) * | 2010-11-19 | 2012-06-07 | Kyocera Corp | 多数個取り配線基板 |
JP2012114341A (ja) * | 2010-11-26 | 2012-06-14 | Shinko Seisakusho:Kk | 多層プリント配線板 |
CN112616266A (zh) * | 2020-12-25 | 2021-04-06 | 悦虎晶芯电路(苏州)股份有限公司 | 表面阶梯型电路板对位检查方法及电路板 |
Also Published As
Publication number | Publication date |
---|---|
TW200840452A (en) | 2008-10-01 |
JP2009147397A (ja) | 2009-07-02 |
CN101242711A (zh) | 2008-08-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2008211190A (ja) | 検査マーク構造、基板シート積層体、多層回路基板、多層回路基板の積層合致精度の検査方法、及び基板シート積層体の設計方法 | |
JP4697037B2 (ja) | 部品内蔵基板及びその配線不良検査方法 | |
TWI510151B (zh) | A substrate for a built-in element, and a substrate for a built-in element | |
CN101662895A (zh) | 多层电路板、该电路板的制作方法及其对准度的检测方法 | |
TWI474768B (zh) | A method of manufacturing a substrate having a built-in member, and a substrate for a built-in member manufactured by the method | |
US9107334B2 (en) | Ceramic substrate and method of manufacturing the same | |
JP2008091439A (ja) | 多層プリント配線板の製造方法 | |
JPH10163630A (ja) | 多層印刷回路基盤及びその製造方法 | |
US20080186045A1 (en) | Test mark structure, substrate sheet laminate, multilayered circuit substrate, method for inspecting lamination matching precision of multilayered circuit substrate, and method for designing substrate sheet laminate | |
JP5067048B2 (ja) | プリント配線板 | |
JP6099902B2 (ja) | 配線基板の製造方法 | |
WO2011127867A2 (zh) | 一种多层电路板及其制造方法 | |
US20140110152A1 (en) | Printed circuit board and method for manufacturing same | |
JP5774332B2 (ja) | プローブカード用セラミック基板及びその製造方法 | |
JP4848676B2 (ja) | 部品内蔵基板、この部品内蔵基板を用いた部品内蔵モジュール、および部品内蔵基板の製造方法 | |
TWI399152B (zh) | 電路板盲孔的製作方法 | |
JP4737055B2 (ja) | 積層印刷配線基板 | |
JP2005268414A (ja) | 多層セラミック基板およびその製造方法 | |
JP2007207880A (ja) | 部品内蔵型プリント配線板の部品接続ビア形成システム及び部品内蔵型プリント配線板の製造方法 | |
JP5104874B2 (ja) | 積層順序検査方法および配線板製造方法 | |
CN212413708U (zh) | Pcb制程能力综合检测的治工具 | |
TWI404472B (zh) | 電路板之製作方法 | |
JP2011075532A (ja) | プローブカード及びその製造方法 | |
JP7101512B2 (ja) | 回路基板及びその製造方法 | |
JP2009239165A (ja) | 多層配線基板の製造方法および多層配線基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090120 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090127 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090330 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090330 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090804 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090904 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20091020 |