TWI404472B - 電路板之製作方法 - Google Patents

電路板之製作方法 Download PDF

Info

Publication number
TWI404472B
TWI404472B TW100100256A TW100100256A TWI404472B TW I404472 B TWI404472 B TW I404472B TW 100100256 A TW100100256 A TW 100100256A TW 100100256 A TW100100256 A TW 100100256A TW I404472 B TWI404472 B TW I404472B
Authority
TW
Taiwan
Prior art keywords
circuit board
alignment
pad
copper
product area
Prior art date
Application number
TW100100256A
Other languages
English (en)
Other versions
TW201230905A (en
Inventor
Cong-Lei
Original Assignee
Zhen Ding Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhen Ding Technology Co Ltd filed Critical Zhen Ding Technology Co Ltd
Priority to TW100100256A priority Critical patent/TWI404472B/zh
Publication of TW201230905A publication Critical patent/TW201230905A/zh
Application granted granted Critical
Publication of TWI404472B publication Critical patent/TWI404472B/zh

Links

Landscapes

  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

電路板之製作方法
本發明涉及電路板製作領域,尤其涉及一種電路板之製作方法。
印刷電路板因具有裝配密度高等優點而得到了廣泛之應用。關於電路板之應用請參見文獻Takahashi, A. Ooki, N. Nagai, A. Akahoshi, H. Mukoh, A. Wajima, M. Res. Lab, High density multilayer printed circuit board for HITAC M-880,IEEE Trans. on Components, Packaging, and Manufacturing Technology, 1992, 15(4): 418-425。
先前技術中,隨電路板高密度互連技術之迅速發展,疊孔於電路板中得到廣泛應用。疊孔是由形成於多層導電線路中之盲孔相互堆疊形成。由於電路板之製作過程中,需要多次採用壓合等高溫處理以及蝕刻等濕處理,使得電路板製作過程中各層之間產生不同漲縮,將會導致形成之疊孔之各盲孔之間位置偏差。然而,隨著電路板佈線密度之提高,盲孔中之底墊(Target pad)設計得越來越小,這樣之偏差將會導致製作得到之高密度電路板之信賴性較差,並存於電測不良之問題。為了提高多層疊孔之間之對位精度,這需要提高雷射成孔時之對位精度。
有鑑於此,提供一種能夠有效之提高電路板內之疊孔之間之對位精度之電路板之製作方法實屬必要。
以下將以實施例說明一種電路板之製作方法。
一種電路板之製作方法,包括步驟:提供內層電路板,所述內層電路板包括產品區域及週邊區域,所述產品區域內形成有第一焊墊,所述週邊區域形成有多個第一對位標記,所述內層電路板沿著多個第一對位標記中之其中兩個第一對位標記之連線分為至少兩個不相重疊之區域,所述第一焊墊與所述多個第一對位標記位於所述內層電路板之同側;於所述內層電路板形成有所述第一焊墊和第一對位標記之一側壓合第一覆銅基板;採用X-ray銑靶機於壓合有第一覆銅基板之內層電路板中形成與第一對位標記一一對應之第一對位孔,所述第一對位孔貫穿所述覆銅基板及所述內層電路板;分別以部分或者全部位於每個所述區域內之多個第一對位孔為定位基準,於每個所述區域內形成第一盲孔,每個所述第一盲孔均與所述第一焊墊相對應,並於每個所述第一盲孔內壁形成第一金屬鍍層;於第一覆銅基板內製作形成第二焊墊及與每個第一對位標記一一相鄰之第二對位標記,每個所述第二焊墊通過第一盲孔內之第一金屬鍍層與第一焊墊相互導通,第二對位標記形成於所述週邊區域;於所述第一覆銅基板形成有所述第二焊墊和第二對位標記之一側壓合第二覆銅基板;採用X-ray銑靶機於第二覆銅基板、第一覆銅基板及內層電路板中形成與第二對位標記一一對應之第二對位孔;以及分別以部分或者全部位於每個所述區域內之多個第二定位孔為定位基準,於每個所述區域內形成第二盲孔,每個所述第二盲孔均與所述第二焊墊相對應,並於每個所述第二盲孔內壁形成第二金屬鍍層。
相較於先前技術,本技術方案提供之電路板製作方法,於產品區域之週邊形成多個對位標記,並根據設置之對位標記將產品區域分割成多個區域。這樣,於進行雷射成孔之過程中,可以選取與每個區域相鄰之定位孔作為定位基準。於電路板生產過程中,壓合或者蝕刻等工藝操作容易造成電路板之漲縮,而且面積較大產生之漲縮變化也較大。本技術方案中,於雷射成孔過程中,將產品區域分割為多個區域分別進行雷射成孔。從而相對於整個產品區域直接形成盲孔,可以提高電路板中之疊孔對位精度,提高電路板疊孔之信賴性。
下面結合附圖及實施例對本技術方案提供之電路板之製作方法作進一步說明。
本技術方案提供之電路板之製作方法包括如下步驟:
第一步,請一併參閱圖1及圖2,提供內層電路板110。
內層電路板110為製作有導電線路之電路板。內層電路板110可以為單面電路板或雙面電路板,其也可以為多層電路板。本實施例中,以內層電路板110為單面電路板為例進行說明。內層電路板110大致為長方形,其包括位於中間位置之產品區域111和環繞產品區域111之週邊區域112。於產品區域111內形成有多個電路板單元1111,每個電路板單元1111與一個預製作之電路板產品之形成相對應。
本實施例中,內層電路板110包括基板113、形成於基板113之一個表面上之多條第一導電線路114、多個第一焊墊115和多個第一對位標記116。所述第一導電線路114和第一焊墊115形成於內層電路板110之產品區域111之每個電路板單元1111內,多個第一對位標記116形成於內層電路板110之週邊區域112。
每個電路板單元1111內均形成有第一焊墊115,第一焊墊115之形狀為圓形,第一焊墊115之直徑為5.5密耳至8密耳。本實施例中,產品區域111大致為長方形,第一對位標記116之個數為6個,均設置於週邊區域112靠近產品區域111之位置,每3個沿著產品區域111之長度方向排列。位於產品區域111兩側之第一對位標記116一一對應設置。位於產品區域111同一側之3個第一對位標記116,其中兩個分別靠近產品區域111之長邊之兩端,另外一個大致靠近產品區域111之長邊之中間位置。從而,位於產品區域111之長邊之中間位置之兩個第一對位標記116之連線將內層電路板110分成相鄰之第一區域1112和第二區域1113。第一區域1112和第二區域1113內均具有多個電路板單元1111。從而位於產品區域111之長邊之中間位置之兩個第一對位標記116既位於第一區域1112內,也位於第二區域1113內。每個第一對位標記116之大小均相同,每個第一對位標記116之直徑為2.0至3.5毫米。第一對位標記116與第一導電線路114及第一焊墊115同時通過蝕刻形成,多個第一對位標記116與第一焊墊115之間之相對位置關係固定。
第二步,請參閱圖3,於內層電路板110設有第一導電線路114之一側壓合第一覆銅基板120。
本實施例中,第一覆銅基板120為單面覆銅板(copper clad laminate),包括第一絕緣層121及第一銅箔層122。將第一絕緣層121與內層電路板110設有第一導電線路114及第一對位標記116之一側相對,通過熱壓合之方式,使得所述內層電路板110與所述第一覆銅基板120結合為一個整體。
第三步,請一併參閱圖4,通過X-ray銑靶機於壓合有第一覆銅基板120之內層電路板110中形成至少一個與所述多個第一對位標記116一一對應之第一對位孔101,所述第一對位孔101貫穿所述第一覆銅基板120及所述內層電路板110。
X-ray銑靶機通過從第一覆銅基板120之第一銅箔層122之一側對內層電路板110之第一對位標記116進行掃描,並將其掃描到之第一對位標記116對應之位置通過機械鑽孔之方式形成第一對位孔101。這樣,靠近產品區域111之長邊之中間位置之第一對位孔101既位於第一區域1112相鄰,也位於第二區域1113相鄰,形成之六個第一對位孔101中之四個部分或者全部位於第一區域1112,六個第一對位孔101中之四個部分或者全部位於第二區域1113內。第一對位孔101為貫穿第一覆銅基板120及內層電路板110之通孔。
第四步,請參閱圖5、圖6及圖7,以位於所述第一區域1112之第一對位孔101為對位基準,採用雷射燒蝕之方式於第一區域1112對應之第一覆銅基板120內形成多個與第一焊墊115一一對應之第一盲孔102,以以位於所述第二區域1113之第一對位孔101為對位基準,採用雷射燒蝕之方式於第二區域1113對應之第一覆銅基板120內形成多個與第一焊墊115一一對應之第一盲孔102,並於所述第一盲孔102內形成第一金屬鍍層103,以使得所述第一焊墊115與第一銅箔層122相互導通。
於第一盲孔102之內壁形成第一金屬鍍層103可以採用化學鍍或者電鍍之方式形成,所述第一金屬鍍層103可以為銅。
第五步,請一併參閱圖8及圖9,將所述第一銅箔層122製作形成第二導電線路1221、第二焊墊1222及第二對位標記1223。
本實施例中,採用蝕刻之方式將第一銅箔層122製作形成第二導電線路1221、第二焊墊1222及第二對位標記1223。其中,第二導電線路1221及第二焊墊1222與每個電路板單元1111相對應,每個第二焊墊1222均與一個第一焊墊115相互正對,從而每個第二焊墊1222與對應之第一焊墊115一個第一盲孔102內之第一金屬鍍層103相互導通。第二對位標記1223對應形成於週邊區域112內。第二對位標記1223之個數也為6個,第二對位標記1223之設置方式與第一對位標記116之設置方式相同,每個第二對位標記1223均與一個第一對位標記116相鄰,但並不與第一對位孔101相對應。同樣,六個第二對位標記1223中之四個部分或者全部位於第一區域1112內,六個第二對位標記1223中之四個部分或者全部位於第二區域1113內。
第六步,請參閱圖10,於第一覆銅基板120形成有第二導電線路1221、第二焊墊1222及第二對位標記1223之一側壓合第二覆銅基板130。
第二覆銅基板130也為單面覆銅板,其包括第二絕緣層131及第二銅箔層132。將第二絕緣層131與第二導電線路1221及第二對位標記1223之一側相對,通過熱壓合之方式,第二覆銅基板130緊密結合於第二導電線路1221及第二對位標記1223之一側。
第七步,請參閱圖11,通過X-ray銑靶機於第二覆銅基板130、第一覆銅基板120及內層電路板110中形成與所述多個第二對位標記1223一一對應之第二對位孔104,所述第二對位孔104貫穿所述第二覆銅基板130、第一覆銅基板120及內層電路板110。
X-ray銑靶機通過從第二覆銅基板130之第二銅箔層132之一側對第二對位標記1223進行掃描,並將其掃描到之第二對位標記1223對應之位置通過機械鑽孔之方式形成第二對位孔104。這樣,靠近產品區域111之長邊之中間位置之第二對位孔104部分位於第一區域1112內,其他部分位於第二區域1113內,形成之六個第二對位孔104中之四個部分或者全部位於第一區域1112內,六個第二對位孔104中之四個部分或者全部位於第二區域1113內。
第八步,請參閱圖12、圖13及圖14,以部分或者全部位於第一區域1112內之第二對位孔104為對位基準,採用雷射燒蝕之方式於第一區域1112對應之第二銅箔層132內形成多個與第二焊墊1222一一對應之第二盲孔105,以部分或者全部位於第二區域1113內之第二對位孔104為對位基準,採用雷射燒蝕之方式於第二區域1113對應之第二覆銅基板130內形成多個與第二焊墊1222一一對應之第二盲孔105,並於所述第二盲孔105內形成第二金屬鍍層106,以使得所述第二焊墊1222與第二銅箔層132相互導通。
第九步,請參閱圖15,將所述第二銅箔層132製作形成第三焊墊1322。
本實施例中,採用蝕刻之方式將第二銅箔層132製作形成第三導電線路(圖未示)及第三焊墊1322。其中,第三導電線路1321及第三焊墊1322與每個電路板單元1111相對應,每個第三焊墊1322均與一個第二焊墊1222相互正對,從而每個第三焊墊1322與對應之第二焊墊1222通過一個第二盲孔105內之第二金屬鍍層106相互導通。
本實施例中,當用於製作更多層疊孔之電路板時,還可以於形成第三導電線路時形成第三對位標記,第三對位標記對應形成於週邊區域內。第三對位標記之個數也為個,第三對位標記之設置方式與第一對位標記116之設置方式相同,但並不與第一對位孔101和第二對位孔104相對應。同樣,六個第三對位標記中之四個與第一區域1112相鄰,六個第三對位標記中之四個與第二區域1113相鄰。從而可以重複上述之第六步至第九步,從而得到更多層之具有疊孔電路板。
可以理解之是,本技術方案中第一對位標記116、第二對位標記1223及對應之第一對位孔101和第二對位孔104之設置方式不限於本實施例中設置之方式,設置之個數也不限於本實施例中之個數。當產品區域111之面積較大時,可以於設計電路板時,於產品區域之中間設置出一週邊區域,從而於該週邊區域內形成第一對位標記及第二對標記,從而可以於雷射成孔之過程中,可以將產品區域分割為更多之區域。
本技術方案提供之電路板製作方法,於產品區域之週邊形成多個對位標記,並根據設置之對位標記將產品區域分割成多個區域。這樣,於進行雷射成孔之過程中,可以選取與每個區域相鄰之定位孔作為定位基準。於電路板生產過程中,壓合或者蝕刻等工藝操作容易造成電路板之漲縮,而且面積較大產生之漲縮變化也較大。本技術方案中,於雷射成孔過程中,將產品區域分割為多個區域分別進行雷射成孔。從而相對於整個產品區域直接形成盲孔,可以提高電路板中之疊孔對位精度,提高電路板疊孔之信賴性。
惟,以上所述者僅為本發明之較佳實施方式,自不能以此限制本案之申請專利範圍。舉凡熟悉本案技藝之人士援依本發明之精神所作之等效修飾或變化,皆應涵蓋於以下申請專利範圍內。
101‧‧‧第一對位孔
102‧‧‧第一盲孔
103‧‧‧第一金屬鍍層
104‧‧‧第二對位孔
105‧‧‧第二盲孔
106‧‧‧第二金屬鍍層
110‧‧‧內層電路板
111‧‧‧產品區域
1111‧‧‧電路板單元
1112‧‧‧第一區域
1113‧‧‧第二區域
112‧‧‧週邊區域
113‧‧‧基板
114‧‧‧第一導電線路
115‧‧‧第一焊墊
116‧‧‧第一對位標記
120‧‧‧第一覆銅基板
121‧‧‧第一絕緣層
122‧‧‧第一銅箔層
1221‧‧‧第二導電線路
1222‧‧‧第二焊墊
1223‧‧‧第二對位標記
130‧‧‧第二覆銅基板
131‧‧‧第二絕緣層
132‧‧‧第二銅箔層
1322‧‧‧第三焊墊
圖1是本技術方案實施例提供之內層電路板之平面示意圖。
圖2是圖1之內層電路板沿線II-II之剖面示意圖。
圖3是圖2之內層電路板壓合第一覆銅基板後之剖面示意圖。
圖4是壓合有第一覆銅基板之內層電路板中形成第一對位孔後之平面示意圖。
圖5是圖4形成第一盲孔後之平面示意圖。
圖6是圖5沿VI-VI線之剖面示意圖。
圖7是圖6中之第一盲孔內形成第一金屬鍍層後之剖面示意圖。
圖8是圖7中之第一銅箔層形成第二焊墊和第二對位標記後之剖面示意圖。
圖9是第一銅箔層形成第二焊墊和第二對位標記後之平面示意圖。
圖10是圖8壓合第二覆銅基板後之剖面示意圖。
圖11是圖10形成第二對位孔後之平面示意圖。
圖12是圖11形成第二盲孔後之平面示意圖。
圖13是圖12沿XIII-XIII線之剖面示意圖。
圖14是圖13之第二盲孔內形成第二金屬鍍層後之剖面示意圖。
圖15是圖14中之第二銅箔層形成第二焊墊後之剖面示意圖。
105‧‧‧第二盲孔
106‧‧‧第二金屬鍍層
1223‧‧‧第二對位標記
131‧‧‧第二絕緣層
132‧‧‧第二銅箔層

Claims (8)

  1. 一種電路板之製作方法,包括步驟:
    提供內層電路板,所述內層電路板包括產品區域及週邊區域,所述產品區域內形成有第一焊墊,所述週邊區域形成有多個第一對位標記,所述內層電路板沿著多個第一對位標記中之兩個第一對位標記之連線分為至少兩個不相重疊之區域,所述第一焊墊與所述多個第一對位標記位於所述內層電路板之同側;
    在所述內層電路板形成有所述第一焊墊和第一對位標記之一側壓合第一覆銅基板;
    採用X-ray銑靶機在壓合有第一覆銅基板之內層電路板中形成與第一對位標記一一對應之第一對位孔,所述第一對位孔貫穿所述覆銅基板及所述內層電路板;
    分別以部分或者全部位於每個所述區域內之多個第一對位孔為定位基準,在每個所述區域內形成第一盲孔,每個所述第一盲孔均與所述第一焊墊相對應,並在每個所述第一盲孔內壁形成第一金屬鍍層;
    在第一覆銅基板內製作形成第二焊墊及與第一對位標記一一相鄰之多個第二對位標記,每個所述第二焊墊通過第一盲孔內之第一金屬鍍層與第一焊墊相互導通,第二對位標記形成於所述週邊區域;
    在所述第一覆銅基板形成有所述第二焊墊和第二對位標記之一側壓合第二覆銅基板;
    採用X-ray銑靶機在第二覆銅基板、第一覆銅基板及內層電路板中形成與第二對位標記一一對應之第二對位孔;以及
    分別以部分或者全部位於每個所述區域內之多個第二定位孔為定位基準,在每個所述區域內形成第二盲孔,每個所述第二盲孔均與所述第二焊墊相對應,並在每個所述第二盲孔內壁形成第二金屬鍍層。
  2. 如申請專利範圍第1項所述之電路板之製作方法,其中,所述第一對位標記與所述第一焊墊同時通過蝕刻銅箔形成,所述第二對位標記與所述第二焊墊同時通過蝕刻銅箔形成。
  3. 如申請專利範圍第1項所述之電路板之製作方法,其中,所述多個第一對位標記分別設置於產品區域之相對兩側,位於產品區域一側之多個第一對位標記與位於產品區域另一側之第一對位標記一一對應,沿著位於產品區域一側中間部分之第一定位標記與該第一對位標記對應之產品區域之另一側之第一對位標記之連線將內層電路板分為多個區域。
  4. 如申請專利範圍第1項所述之電路板之製作方法,其中,所述多個第一對位標記之個數為六個,在所述產品區域之相對兩側分別設置有三個第一對位標記,位於產品區域同一側之三個第一對位標記中之兩個分別靠近產品區域之兩端,另一個靠近產品區域之中間,所述內層電路板沿著靠近產品區域中間之兩個第一對位標記之連線分為兩個區域。
  5. 如申請專利範圍第4項所述之電路板之製作方法,其中,所述第二對位標記之個數也為六個,在所述產品區域之相對兩側分別設置有三個第二對位標記,位於產品區域同一側之三個第二對位標記中之兩個分別靠近產品區域之兩端,另一個靠近產品區域之中間,分別有四個第二對位標記之部分或者全部位於一個所述區域。
  6. 如申請專利範圍第5項所述之電路板之製作方法,其中,所述第一對位標記與第二對位標記在垂直於內層電路板所述平面之方向上不相互重疊。
  7. 如申請專利範圍第1項所述之電路板之製作方法,其中,所述電路板之製作方法還包括在所述第二覆銅基板內製作第三焊墊之步驟,所述第三焊盤與第二焊盤通過第二盲孔內之第二電鍍金屬層相互導通。
  8. 如申請專利範圍第1項所述之電路板之製作方法,其中,所述第一焊墊與第二焊墊相互正對。
TW100100256A 2011-01-05 2011-01-05 電路板之製作方法 TWI404472B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW100100256A TWI404472B (zh) 2011-01-05 2011-01-05 電路板之製作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW100100256A TWI404472B (zh) 2011-01-05 2011-01-05 電路板之製作方法

Publications (2)

Publication Number Publication Date
TW201230905A TW201230905A (en) 2012-07-16
TWI404472B true TWI404472B (zh) 2013-08-01

Family

ID=46934266

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100100256A TWI404472B (zh) 2011-01-05 2011-01-05 電路板之製作方法

Country Status (1)

Country Link
TW (1) TWI404472B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI465172B (zh) * 2013-08-23 2014-12-11 Unimicron Technology Corp 多層電路板的製作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200527993A (en) * 2003-11-20 2005-08-16 Du Pont Method of making innerlayer panels and printed wiring boards using x-ray identification of fiducials
TW200906247A (en) * 2007-07-25 2009-02-01 Samsung Electro Mech Printed circuit board manufacturing system and manufacturing method thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200527993A (en) * 2003-11-20 2005-08-16 Du Pont Method of making innerlayer panels and printed wiring boards using x-ray identification of fiducials
TW200906247A (en) * 2007-07-25 2009-02-01 Samsung Electro Mech Printed circuit board manufacturing system and manufacturing method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI465172B (zh) * 2013-08-23 2014-12-11 Unimicron Technology Corp 多層電路板的製作方法

Also Published As

Publication number Publication date
TW201230905A (en) 2012-07-16

Similar Documents

Publication Publication Date Title
TWI466607B (zh) 具有內埋元件的電路板及其製作方法
CN102548221B (zh) 电路板的制作方法
TWI469700B (zh) 具有內埋元件的電路板及其製作方法
TWI531290B (zh) 多層電路板及其製作方法
TWI498067B (zh) 多層電路板及其製作方法
KR20110066044A (ko) 다층인쇄회로기판 및 그 제조방법
TW201427509A (zh) 具有內埋元件的電路板及其製作方法
TW201401942A (zh) 多層電路板及其製作方法
TW201410097A (zh) 柔性多層電路板及其製作方法
TWI538582B (zh) 多層電路板及其製作方法
TW201448692A (zh) 埋入式高密度互連印刷電路板及其製作方法
TW201417638A (zh) 軟硬結合電路板及其製作方法
TW201410093A (zh) 軟硬結合電路基板、軟硬結合電路板及製作方法
CN110167289B (zh) 一种多层电路板的制作方法
TW201633871A (zh) 軟硬結合電路板及其製作方法
TWI472273B (zh) 電路板及其製作方法
TW201427524A (zh) 可撓折的電路板及其製作方法
JP6099902B2 (ja) 配線基板の製造方法
KR20130053289A (ko) 인쇄회로기판의 제조방법
JP2011119616A (ja) プリント配線基板の製造方法、プリント配線基板、および電子装置
KR20110131049A (ko) 인쇄회로기판 및 그 제조방법
TWI404472B (zh) 電路板之製作方法
JP5067048B2 (ja) プリント配線板
TWI399152B (zh) 電路板盲孔的製作方法
TWI462660B (zh) 電路板及其製作方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees