CN102291949B - 多层电路板制作方法 - Google Patents

多层电路板制作方法 Download PDF

Info

Publication number
CN102291949B
CN102291949B CN201010203168.4A CN201010203168A CN102291949B CN 102291949 B CN102291949 B CN 102291949B CN 201010203168 A CN201010203168 A CN 201010203168A CN 102291949 B CN102291949 B CN 102291949B
Authority
CN
China
Prior art keywords
marginal zone
copper ring
copper
concentric
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201010203168.4A
Other languages
English (en)
Other versions
CN102291949A (zh
Inventor
陈业宁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Avary Holding Shenzhen Co Ltd
Zhending Technology Co Ltd
Original Assignee
Fukui Precision Component Shenzhen Co Ltd
Zhending Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fukui Precision Component Shenzhen Co Ltd, Zhending Technology Co Ltd filed Critical Fukui Precision Component Shenzhen Co Ltd
Priority to CN201010203168.4A priority Critical patent/CN102291949B/zh
Priority to US13/095,877 priority patent/US8302300B2/en
Publication of CN102291949A publication Critical patent/CN102291949A/zh
Application granted granted Critical
Publication of CN102291949B publication Critical patent/CN102291949B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0008—Apparatus or processes for manufacturing printed circuits for aligning or positioning of tools relative to the circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0969—Apertured conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49131—Assembling to base an electrical component, e.g., capacitor, etc. by utilizing optical sighting device
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49133—Assembling to base an electrical component, e.g., capacitor, etc. with component orienting
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

一种多层电路板制作方法，包括步骤：提供第一覆铜板，第一覆铜板具有成型区域以及包围成型区域的边缘区域；对第一覆铜板的边缘区域进行蚀刻以形成至少一个同心铜环组，该至少一个同心铜环组包括第一铜环和环绕第一铜环的第二铜环，第一铜环的圆心定义为初始中心；提供第二覆铜板和粘合层，并将粘合层热压合于第一覆铜板与第二覆铜板之间，从而形成多层基板；以该初始中心为圆心制作贯穿第一覆铜板、粘合层与第二覆铜板的检测孔；利用光线照射多层基板，从而获得检测孔与同心铜环组的相对位置关系以确定检测孔偏离初始中心的偏位误差；根据该偏位误差确定多层基板热压合后的涨缩比例，并根据该涨缩比例确定多层基板开设导通孔的位置。

Description

多层电路板制作方法
技术领域
本发明涉及电路板技术，特别涉及一种多层电路板制作方法。
背景技术
随着电子产业的飞速发展，作为电子产品基本构件的电路板的制作技术显得越来越重要。电路板一般由覆铜基板经裁切、钻孔、蚀刻、曝光、显影、压合、成型等一系列工艺制作而成。具体可参阅C.H.Steer等人在Proceedingsof the IEEE，Vol.39，No.2(2002年8月)中发表的“Dielectric characterization ofprinted circuit board substrates”一文。
一般地，多层电路板可由第一覆铜板和第二覆铜板热压合形成。第一覆铜板与第二覆铜板之间设置胶层，热压合后第一覆铜板与第二覆铜板之间通过胶层紧密粘着固定，从而形成多层电路板。多层电路板在第二覆铜板与第一覆铜板热压合过程存在涨缩问题，且在各区域的涨缩程度也可能不一致。在后续钻导通孔时，可能会由于多层电路板发生了涨缩而导致导通孔的位置偏离预先设定的位置，若导通孔偏位过大，还会使得导通孔无法与第一覆铜板的线路连接导通，直接影响多层电路板的导通品质。现有技术中，首先在第一覆铜板的成型区内的四角位置分别制作一组成矩阵排列的检测孔，其中，该检测孔的孔径等于该多层电路板中需要制作的最小的导通孔的孔径；接着利用胶层热压合第二覆铜板；然后利用X射线照射观察该四组检测孔的孔径大小的改变情况以及检测孔之间的相对位置改变情况来获得孔的偏位情况并估算多层电路板的涨缩程度；最后根据孔的偏位情况及估算的涨缩程度按照一定的比例设计调整导通孔形成的位置，从而补偿由于涨缩问题造成的导通孔偏位误差。然而，该方法无法准确获得孔的偏位误差的具体数据，可能会由于估算错误而导致导通孔仍然存在偏位误差较大的问题，从而可能导致电路板导通不良或短路，无法有效提高电路板的导通品质。
因此，针对上述问题，有必要提供一种具有可较准确地获得孔的偏位误差及电路板的涨缩程度的多层电路板制作方法，避免电路板导通不良或短路的问题，提高电路板的导通品质。
发明内容
下面将以具体实施例说明一种多层电路板制作方法。
一种多层电路板制作方法，其包括以下步骤：
提供第一覆铜板，该第一覆铜板具有成型区域以及包围该成型区域的边缘区域；
对该第一覆铜板的边缘区域进行蚀刻以形成至少一个同心铜环组，其中，该至少一个同心铜环组包括第一铜环和与该第一铜环同心且环绕第一铜环的第二铜环，将该第一铜环的圆心在该步骤中所在的位置定义为初始中心；
提供第二覆铜板和粘合层，并将该粘合层热压合于该第一覆铜板与第二覆铜板之间，从而形成多层基板；
以该初始中心为圆心制作贯穿该第一覆铜板、粘合层与第二覆铜板的检测孔；
利用光线照射该多层基板，从而获得检测孔与同心铜环组的相对位置关系以确定该检测孔偏离该初始中心的偏位误差；以及
根据该偏位误差确定该多层基板热压合后的涨缩比例，并根据该涨缩比例确定该多层基板开设导通孔的位置。
相对于现有技术，本技术方案的多层电路板制作方法中，可通过第一铜箔层的同心铜环组与后续制作的贯穿第一覆铜板、粘合层与第二覆铜板的检测孔偏离初始中心的程度确定检测孔的偏位误差，并由该检测孔的偏位误差确定多层基板压合后的涨缩比例，然后根据该涨缩比例确定多层基板开设导通孔的位置，该方法可准确获得检测孔的偏位误差的具体数据，避免由于估算错误而导致后续制作的导通孔仍然存在偏位误差较大的问题，从而减少多层电路板导通不良或短路的情形，有效提高多层电路板的导通品质。
附图说明
图1是本技术方案实施例提供的多层电路板制作方法流程图。
图2是图1的多层电路板制作方法中提供的第一覆铜板的示意图。
图3是图1的多层电路板制作方法中蚀刻形成有第一种同心铜环组的第一覆铜板的示意图。
图4是图3中蚀刻形成有同心铜环组的第一覆铜板的局部放大图。
图5是图1的多层电路板制作方法中蚀刻形成有第二种同心铜环组的第一覆铜板的示意图。
图6是图1的多层电路板制作方法中蚀刻形成有第三种同心铜环组的第一覆铜板的示意图。
图7是图1的多层电路板制作方法中蚀刻形成有第四种同心铜环组的第一覆铜板的示意图。
图8是图1的多层电路板制作方法中蚀刻形成有第五种同心铜环组的第一覆铜板的示意图。
图9是图1的多层电路板制作方法中第一覆铜板、粘合层及第二覆铜板热压合后的示意图。
图10是图9中在压合后的电路板上制作有检测孔的局部的放大示意图。
图11是图10的电路板采用光线照射而形成的透视图。
主要元件符号说明
第一覆铜板                      10、410
第一绝缘层                      11
第一铜箔层                      12
同心铜环组                      14、24、34、44、54
第一铜环                        141
第二铜环                        142
第一表面                        111
第二表面                        112
成型区域                        101
边缘区域                        102
第一边缘区                      1021、2021、3021、4021、5021
第二边缘区                      1022、2022、3022、4022、5022
第三边缘区                      1023、2023、3023、4023、5023
第四边缘区                      1024、2024、3024、4024、5024
第二覆铜板                      20
第二铜箔层                      22
粘合层                          30
检测孔                          105
多层基板                        40
具体实施方式
下面将结合附图和实施例对本技术方案的多层电路板制作方法作进一步详细说明。
请参阅图1，本技术方案实施例提供一种多层电路板制作方法，其包括以下步骤：
步骤110，请参阅图2，提供第一覆铜板10。
本实施例中，第一覆铜板10包括第一绝缘层11和第一铜箔层12。该第一绝缘层11具有相对的第一表面111和第二表面112。该第一表面111与第二表面112平行。该第一表面111和第二表面112上各设置一层第一铜箔层12，即该第一覆铜板10为双面板。当然，该第一覆铜板10也可为仅具有一层第一铜箔层12的单面板。该第一覆铜板10具有成型区域101以及包围该成型区域101的边缘区域102。也就是说，该边缘区域102位于该成型区域101的外侧。该成型区域101为最终形成电路板成品的区域，该边缘区域102为形成电路板成品时需切割去除的区域。
步骤120，请参阅图3-4，对该第一覆铜板10的边缘区域102进行蚀刻以形成至少一个同心铜环组14。
该第一覆铜板10的形状大致为长方形。该边缘区域102包括依次相连的第一边缘区1021、第二边缘区1022、第三边缘区1023和第四边缘区1024。该第一边缘区1021与第三边缘区1023平行相对，该第二边缘区1022与第四边缘区1024平行相对。在第一覆铜板10的四角位置处的第一边缘区1021、第二边缘区1022、第三边缘区1023与第四边缘区1024处分别形成有多个等间距设置的同心铜环组14。具体地，第一边缘区1021与第二边缘区1022相邻的一端、第二边缘区1022与第三边缘区1023相邻的一端、第三边缘区1023与第四边缘区1024相邻的一端、以及第四边缘区1024与第一边缘区1021相邻的一端分别形成有多个同心铜环组14。第一边缘区1021、第二边缘区1022、第三边缘区1023与第四边缘区1024上的多个同心铜环组14的初始中心的连线均为一条直线。本实施例中，第一边缘区1021、第二边缘区1022、第三边缘区1023与第四边缘区1024上的同心铜环组14的数目均为五个。等间距设置的五个同心铜环组14中的相邻两个同心铜环组14的中心距离可为预先设定的某一数值D。第一边缘区1021与第三边缘区1023上的五个同心铜环组14的中心连线平行，第二边缘区1022与第四边缘区1024上的五个同心铜环组14的中心连线平行，第一边缘区1021与第二边缘区1022上的五个同心铜环组14的中心连线垂直。
其中，每一个同心铜环组14包括第一铜环141和第二铜环142。该第二铜环142与第一铜环141同心且环绕第一铜环141。该第一铜环141的外径小于该第二铜环142的内径。该第一铜环141的内径大于该电路板中需要制作的最小的导通孔的孔径。优选地，该第一铜环141的内径等于第一铜环141与第二铜环142的间距和该多层电路板需开设的导通孔(图未示)的最小孔径的加和。即，第一铜环141的内径随着不同的电路板中所需要制作的最小的导通孔的孔径的变化而改变。本实施例中，当电路板的最小的导通孔的孔径为d，第一铜环141与第二铜环142之间的距离为2mil时，第一铜环141的内径为(d+2)mil。在此，将每一个第一铜环141的圆心在步骤110中所在的位置定义为一个初始中心。并且，该初始中心可通过CCD摄像头进行读取，并可进一步将该初始中心的位置坐标记录在加工控制程序中以便于后续加工中进行读取或比较分析。
本实施例中，该第一铜环141的线宽、第二铜环142的线宽以及第一铜环141与第二铜环142之间的距离均相等。其中，第一铜环141的线宽、第二铜环142的线宽分别是指第一铜环141、第二铜环142在其径向上的宽度。例如，该第一铜环141的线宽、第二铜环142的线宽以及第一铜环141与第二铜环142之间的距离可以均设置为2mil。当然，随着制程能力的改进，该第一铜环141的线宽、第二铜环142的线宽以及第一铜环141与第二铜环142之间的距离可设计为1mil或者小于1mil。此时，每一个同心铜环组14可进一步包括直径依次增大的第三铜环和第四铜环(图未示)，该第三铜环的内径大于第二铜环142的外径，该第四铜环的内径大于第三铜环的外径。该第一铜环141的线宽、第二铜环142的线宽、第三铜环的线宽、第四铜环的线宽、以及相邻两个铜环之间的距离均相等，例如，可以均为1mil。此外，第一铜环141与第二铜环142的线宽、以及第一铜环141与第二铜环142之间的距离也可以不相等，只需预先测出第一铜环141与第二铜环142的线宽、及第一铜环141与第二铜环142之间的距离即可。
需要说明的是，本实施例中，第一覆铜板10两侧的第一铜箔层12上蚀刻形成有对应的同心铜环组14。也就是说，每个第一铜箔层12上共有20个同心铜环组14，第一覆铜板10共形成有40个同心铜环组14。
可以理解的是，同心铜环组14的设置位置并不仅限于上述图3-4中所示的方式，其还可以是包括以下图5至图8所示的设置方式在内的多种设置方式。
请参阅图5，本技术方案的第二种同心铜环组24的设置方式与上述第一种同心铜环组14的设置方式不同，其不同之处在于，第一边缘区2021与第二边缘区2022邻接的一端上形成有多个等间距设置的同心铜环组24，第一边缘区2021与第四边缘区2024邻接的一端上也形成有多个等间距设置的同心铜环组24，第三边缘区2023与第二边缘区2022邻接的一端上形成有多个等间距设置的同心铜环组24，第三边缘区2023与第四边缘区2024邻接的一端上也形成有多个同心铜环组24。本实施例中，第一边缘区2021的两端分别形成有四个同心铜环组24且其初始中心在同一直线上。第三边缘区2023的两端分别形成有四个同心铜环组24且其初始中心在同一直线上。第一边缘区2021的两端分别形成的四个同心铜环组24的中心连线均与第三边缘区2023的两端分别形成的四个同心铜环组24的中心连线平行。优选地，第一边缘区2021的八个同心铜环组24的中心共线。第三边缘区2023的八个同心铜环组24的中心共线。
请参阅图6，本技术方案的第三种同心铜环组34的设置方式与上述第二种同心铜环组24的设置方式不同，其不同之处在于，第一边缘区3021与第二边缘区3022的邻接处、第二边缘区3022与第三边缘区3023的邻接处、第三边缘区3023与第四边缘区3024的邻接处、以及第四边缘区3024与第一边缘区3021的邻接处分别形成有多个同心铜环组34。第一边缘区3021与第二边缘区3022的邻接处、第二边缘区3022与第三边缘区3023的邻接处、第三边缘区3023与第四边缘区3024的邻接处以及第四边缘区3024与第一边缘区3021的邻接处的多个同心铜环组34的初始中心的连线构成一个直角三角形。本实施例中，第一边缘区3021与第二边缘区3022的邻接处、第二边缘区3022与第三边缘区3023的邻接处、第三边缘区3023与第四边缘区3024的邻接处以及第四边缘区3024与第一边缘区3021的邻接处的同心铜环组34的数目均为三个。
请参阅图7，本技术方案的第四种同心铜环组44的设置方式与上述第三种同心铜环组34的设置方式不同，其不同之处在于，第一边缘区4021与第二边缘区4022的邻接处、第二边缘区4022与第三边缘区4023的邻接处、第三边缘区4023与第四边缘区4024的邻接处以及第四边缘区4024与第一边缘区4021的邻接处的分别形成有多个同心铜环组44。并且，该第一边缘区4021与第二边缘区4022的邻接处、第二边缘区4022与第三边缘区4023的邻接处、第三边缘区4023与第四边缘区4024的邻接处以及第四边缘区4024与第一边缘区4021的邻接处的多个同心铜环组44的初始中心的连线与第一覆铜板410的对角线平行。本实施例中，该第一边缘区4021与第二边缘区4022的邻接处、第二边缘区4022与第三边缘区4023的邻接处、第三边缘区4023与第四边缘区4024的邻接处以及第四边缘区4024与第一边缘区4021的邻接处分别形成有两个同心铜环组44，且该第一边缘区4021与第二边缘区4022的邻接处、第二边缘区4022与第三边缘区4023的邻接处、第三边缘区4023与第四边缘区4024的邻接处以及第四边缘区4024与第一边缘区4021的邻接处的两个同心铜环组44的初始中心的连线与第一覆铜板410的对角线重合。
请参阅图8，本技术方案的第五种同心铜环组54的设置方式与上述第四种同心铜环组44的设置方式不同，其不同之处在于，第一边缘区5021、第二边缘区5022、第三边缘区5023及第四边缘区5024中的至少两个均形成有一个或多个同心铜环组54。本实施例中，第一边缘区5021与第二边缘区5022邻接的一端的上形成有一个同心铜环组54，第三边缘区5023与第二边缘区5022邻接的一端上形成有一个同心铜环组54，第四边缘区5024与第一边缘区5021及第三边缘区5023邻接的两端上分别蚀刻形成有一个同心铜环组54。第四边缘区5024的两个同心铜环组54的中心连线平行于第一边缘区5021、第三边缘区5023的两个同心铜环组54的中心连线。
步骤130，请参阅图9，提供第二覆铜板20和粘合层30，并将该粘合层30热压合于该第一覆铜板10与第二覆铜板20之间，从而形成多层基板40。
本实施例中，第二覆铜板20仅包括第二铜箔层22。该第二覆铜板20的尺寸大小与第一覆铜板10的尺寸大小相匹配。当然，该第二覆铜板20也可为具有导电图案的双面板。
该粘合层30用于粘合该第一覆铜板10与该第二覆铜板20。该粘合层30的材质可选自环氧树脂、聚酯或者丙烯酸等。当然，该粘合层30也可为预先设置在第二覆铜板20的第二铜箔层22其中一个表面上的绝缘层。该粘合层30的尺寸大小也与第一覆铜板10的尺寸大小相匹配。
将粘合层30放置在第一覆铜板10的第一铜箔层12与第二覆铜板20之间，并利用压合装置(图未示)热压合该第一覆铜板10、粘合层30与第二覆铜板20。热压合后，该粘合层30将第一覆铜板10与第二覆铜板20粘合固定形成多层基板40。
步骤140，请参阅图10，以该第一铜环141的初始中心制作贯穿该第一覆铜板10、粘合层30与第二覆铜板20的检测孔105。该检测孔105的孔径小于该第一铜环141的内径。优选地，该检测孔105的孔径等于该多层电路板中需要制作的最小的导通孔的孔径。具体地，可根据上述加工控制程序中记录的初始中心为圆心依次制作检测孔105。本实施例中，该检测孔105是利用机械钻孔的方式制作形成的。当然，也可以利用现有的激光烧蚀成孔技术制作检测孔105。
步骤150，请参阅图10及图11，利用光线照射多层基板40，并检测每一个检测孔105与对应的同心铜环组14的相对位置关系以确定该检测孔105偏离该初始中心的偏位误差。本实施例中，采用X射线强光对多层基板40进行照射，该X射线可透射过该多层基板40并获得该同心铜环组14与检测孔105的位置关系的透视图。由于第一绝缘层11与粘合层30一般为树脂材料，而第一铜箔层12与第二铜箔层22为铜材料，其透光率不同，铜层越多的位置其穿透率越低，因此，在该透视图中，检测孔105处最亮，同心铜环组14附近被蚀刻掉铜箔的位置比没有被蚀刻掉的第一铜环141及第二铜环142所在的位置亮度高，第一铜环141、第二铜环142以及没有被蚀刻掉铜箔的多层基板40所在的位置最暗。因此，便可从该透视图中得到检测孔105与同心铜环组14的相对位置关系。
请参阅图11，图中所示为第二边缘区1022与第三边缘区1023相邻的一端上的五个同心铜环组14的透视图。在本实施例中，由于检测孔105的孔径等于电路板的最小的导通孔的孔径d，第一铜环141的内径为(d+2)mil，第一铜环141与第二铜环142之间的距离为2mil，第一铜环141的线宽、第二铜环142的线宽也为2mil，所以，根据该五个同心铜环组14的透视图可以得到：设定一个由第一边缘区1021指向第三边缘区1023的箭头，沿图中箭头方向的第一个同心铜环组14中的检测孔105无偏位误差，第二个同心铜环组14中的检测孔105的偏位误差为2mil，第三个同心铜环组14中的检测孔105的偏位误差为4mil，第四个同心铜环组14中的检测孔105的偏位误差为6mil，第五个同心铜环组14中的检测孔105的偏位误差为8mil。由此可知，该多层基板40热压合后在第一个同心铜环组14与多层基板40的垂直于箭头方向的中线之间的区域没有发生涨缩，该多层基板40热压合后在靠近第二边缘区1022与第三边缘区1023的区域沿图中箭头方向的反方向收缩，而在垂直于箭头方向并没有发生涨缩。
当然，其他三个边缘上的五个同心铜环组14也可通过对其透视图的分析得到在该区域的涨缩情况。
步骤160，根据上述检测孔105的偏位误差确定该多层基板40热压合后的涨缩比例，并根据该涨缩比例确定该多层基板40开设导通孔的位置。本实施例中，图10及图11所示的相邻两个同心铜环组14之间的区域的收缩比例k＝(相邻两个同心铜环组之间压合前的中心距离-相邻两个同心铜环组之间压合后的中心距离)/相邻两个同心铜环组之间压合前的中心距离＝2mil/D。并且，可根据K值的变化趋势计算出该多层基板40在箭头方向的反方向上的收缩趋势。由于图10及图11中邻两个同心铜环组14之间的区域的收缩比例k均为2mil/D，所以该区域内多层基板40的收缩比例K＝k＝2mil/D。然后，根据该收缩比例K补偿修正导通孔的开设位置，从而确定该多层基板40开设导通孔的位置。
当然，通过对其他三个边缘上的五个同心铜环组14的偏位误差进行分析也可得到对应区域的多层基板40的涨缩比例。
进一步地，当多层基板40的两侧还需要进一步压合的外层覆铜板进行增层时，可通过在与该外层覆铜板热压合的第二覆铜板20上设置同心铜环组并参照上述步骤120至步骤160确定该外层覆铜板中开设导通孔的位置。
可以理解的是，对于图5至图8中的同心铜环组的设置方式，也可以通过其透视图获得对应的偏位误差，并可根据该偏位误差通过数学统计分析计算得到多层基板的涨缩比例，从而可确定多层基板开设导通孔的位置。
相对于现有技术，本技术方案的多层电路板制作方法中，可通过第一铜箔层的同心铜环组与后续制作的贯穿第一覆铜板、粘合层与第二覆铜板的检测孔偏离初始中心的程度确定检测孔的偏位误差，并由该检测孔的偏位误差确定多层基板压合后的涨缩比例，然后根据该涨缩比例确定多层基板开设导通孔的位置，该方法可准确获得检测孔的偏位误差的具体数据，避免由于估算错误而导致后续制作的导通孔仍然存在偏位误差较大的问题，从而减少多层电路板导通不良或短路的情形，有效提高多层电路板的导通品质。
可以理解的是，对于本领域的普通技术人员来说，可以根据本技术方案的技术构思做出其它各种相应的改变与变形，而所有这些改变与变形都应属于本技术方案权利要求的保护范围。

Claims (12)

1.一种多层电路板制作方法，其包括以下步骤：
提供第一覆铜板，该第一覆铜板具有成型区域以及包围该成型区域的边缘区域；
对该第一覆铜板的边缘区域进行蚀刻以形成至少一个同心铜环组，其中，该至少一个同心铜环组包括第一铜环和与该第一铜环同心且环绕第一铜环的第二铜环，在对边缘区域进行蚀刻以形成至少一个同心铜环组的步骤中将该第一铜环的圆心所在的位置定义为初始中心；
提供第二覆铜板和粘合层，并将该粘合层热压合于该第一覆铜板与第二覆铜板之间，从而形成多层基板；
以该初始中心为圆心制作贯穿该第一覆铜板、粘合层与第二覆铜板的检测孔；
利用光线照射该多层基板，从而获得检测孔与同心铜环组的相对位置关系以确定该检测孔偏离该初始中心的偏位误差；以及
根据该偏位误差确定该多层基板热压合后的涨缩比例，并根据该涨缩比例确定该多层基板开设导通孔的位置。
2.如权利要求1所述的多层电路板制作方法，其特征在于，该至少一个同心铜环组为多个同心铜环组，该多个同心铜环组环绕该成型区域设置。
3.如权利要求1所述的多层电路板制作方法，其特征在于，该检测孔的孔径小于该第一铜环的内径。
4.如权利要求3所述的多层电路板制作方法，其特征在于，该检测孔的孔径等于该多层电路板中需要制作的最小的导通孔的孔径。
5.如权利要求4所述的多层电路板制作方法，其特征在于，该第一铜环的内径等于第一铜环与第二铜环的间距和该多层电路板需开设的导通孔的最小孔径的加和。
6.如权利要求3所述的多层电路板制作方法，其特征在于，该第一铜环的线宽、第二铜环的线宽以及第一铜环与第二铜环之间的距离均相等。
7.如权利要求1所述的多层电路板制作方法，其特征在于，该第一覆铜板的形状为长方形，该边缘区域包括依次相连的第一边缘区、第二边缘区、第三边缘区和第四边缘区，该第一边缘区与第三边缘区平行相对，该第二边缘区与第四边缘区平行相对，该第一覆铜板包括第一绝缘层以及第一铜箔层，所述至少一个同心铜环组通过蚀刻第一铜箔层形成。
8.如权利要求7所述的多层电路板制作方法，其特征在于，在第一边缘区与第二边缘区相邻的一端、第二边缘区与第三边缘区相邻的一端、第三边缘区与第四边缘区相邻的一端以及第四边缘区与第一边缘区相邻的一端分别形成有多个等间距设置的同心铜环组，且该第一边缘区、第二边缘区、第三边缘区与第四边缘区上的多个同心铜环组的初始中心的连线均为一条直线。
9.如权利要求7所述的多层电路板制作方法，其特征在于，该第一边缘区与第二边缘区邻接的一端上形成有多个等间距设置的同心铜环组，该第一边缘区与第四边缘区邻接的一端上也形成有多个等间距设置的同心铜环组，第三边缘区与第二边缘区邻接的一端形成有多个等间距设置的同心铜环组，第三边缘区与第四边缘区邻接的一端也形成有多个等间距设置的同心铜环组。
10.如权利要求7所述的多层电路板制作方法，其特征在于，该第一边缘区与第二边缘区的邻接处、第二边缘区与第三边缘区的邻接处、第三边缘区与第四边缘区的邻接处以及第四边缘区与第一边缘区的邻接处分别形成有多个同心铜环组，且该第一边缘区与第二边缘区的邻接处、第二边缘区与第三边缘区的邻接处、第三边缘区与第四边缘区的邻接处以及第四边缘区与第一边缘区的邻接处的多个同心铜环组的初始中心的连线构成一个直角三角形。
11.如权利要求7所述的多层电路板制作方法，其特征在于，该第一边缘区与第二边缘区的邻接处、第二边缘区与第三边缘区的邻接处、第三边缘区与第四边缘区的邻接处以及第四边缘区与第一边缘区的邻接处分别形成有多个同心铜环组，且该第一边缘区与第二边缘区的邻接处、第二边缘区与第三边缘区的邻接处、第三边缘区与第四边缘区的邻接处以及第四边缘区与第一边缘区的邻接处的多个同心铜环组的初始中心的连线与第一覆铜板的对角线平行。
12.如权利要求7所述的多层电路板制作方法，其特征在于，该第一边缘区、第二边缘区、第三边缘区及第四边缘区中的至少两个均形成有一个或多个同心铜环组。
CN201010203168.4A 2010-06-18 2010-06-18 多层电路板制作方法 Expired - Fee Related CN102291949B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201010203168.4A CN102291949B (zh) 2010-06-18 2010-06-18 多层电路板制作方法
US13/095,877 US8302300B2 (en) 2010-06-18 2011-04-28 Method for manufacturing multilayer printed circuit board with plated through holes

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201010203168.4A CN102291949B (zh) 2010-06-18 2010-06-18 多层电路板制作方法

Publications (2)

Publication Number Publication Date
CN102291949A CN102291949A (zh) 2011-12-21
CN102291949B true CN102291949B (zh) 2013-08-28

Family

ID=45327385

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010203168.4A Expired - Fee Related CN102291949B (zh) 2010-06-18 2010-06-18 多层电路板制作方法

Country Status (2)

Country Link
US (1) US8302300B2 (zh)
CN (1) CN102291949B (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5830347B2 (ja) * 2011-10-25 2015-12-09 日本特殊陶業株式会社 配線基板の製造方法
CN104427793B (zh) * 2013-09-06 2017-06-30 欣兴电子股份有限公司 多层电路板的制作方法
CN104427792B (zh) * 2013-09-06 2017-07-28 欣兴电子股份有限公司 多层电路板的制作方法
CN103442530A (zh) * 2013-09-18 2013-12-11 胜华电子（惠阳）有限公司 一种pcb单边环孔的制作方法
CN103747639B (zh) * 2014-02-13 2016-10-05 遂宁市广天电子有限公司 一种高层板制造方法
KR102194824B1 (ko) * 2014-03-17 2020-12-24 삼성디스플레이 주식회사 디스플레이 장치
KR102250042B1 (ko) * 2014-03-17 2021-05-11 삼성디스플레이 주식회사 디스플레이 장치
CN104053300B (zh) * 2014-06-11 2017-03-01 深圳华麟电路技术有限公司 软硬多层线路板的定位孔结构及该定位孔的设定方法
CN104023467B (zh) * 2014-06-11 2017-02-01 深圳华麟电路技术有限公司 高机械钻孔良率的多层线路板及其制作方法
CN104582284B (zh) * 2014-12-31 2017-11-10 广州兴森快捷电路科技有限公司 封装基板的制作方法
CN105050339A (zh) * 2015-07-10 2015-11-11 东莞市科佳电路有限公司 一种检测多层印制电路板层间位置偏移的方法
TWI584418B (zh) * 2016-05-16 2017-05-21 Egis Tech Inc 指紋感測器及其封裝方法
CN106061106B (zh) * 2016-08-04 2018-10-12 高德（江苏）电子科技有限公司 一种监测各层次内层芯板涨缩匹配度的方法
CN106413292A (zh) * 2016-10-17 2017-02-15 珠海杰赛科技有限公司 优化叠层结构印制板涨缩匹配性的方法及叠层结构印制板
CN108401358B (zh) * 2018-01-24 2020-06-23 广州兴森快捷电路科技有限公司 印制电路板及印制电路板的制作方法
CN108471681B (zh) * 2018-03-16 2020-05-05 深圳市景旺电子股份有限公司 一种内埋电容线路板的制作方法
CN110876240B (zh) * 2018-09-04 2021-07-02 胜宏科技（惠州）股份有限公司 一种检测多层线路板钻孔偏移的方法
US11644501B2 (en) 2020-09-21 2023-05-09 International Business Machines Corporation Method for identifying PCB core-layer properties
CN114096065A (zh) * 2021-11-24 2022-02-25 胜宏科技（惠州）股份有限公司 一种pcb板高精度钻孔文件的生成方法及钻孔方法
CN114190016B (zh) * 2022-02-16 2022-04-22 四川英创力电子科技股份有限公司 一种精细检测多层电路板层偏的系统及其检测方法
CN114554698A (zh) * 2022-03-31 2022-05-27 深圳市大族数控科技股份有限公司 Pcb板加工方法、pcb板以及pcb板钻孔方法
CN117963453B (zh) * 2024-03-28 2024-06-07 江苏冠宇机械设备制造有限公司 一种具有测试功能的汽车制造输送线

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101242711A (zh) * 2007-02-01 2008-08-13 松下电器产业株式会社 检查标记结构、基板片层叠体及其设计方法、多层电路基板及其层叠一致精度的检查方法
CN101662895A (zh) * 2008-08-25 2010-03-03 富葵精密组件(深圳)有限公司 多层电路板、该电路板的制作方法及其对准度的检测方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03170006A (ja) * 1989-11-29 1991-07-23 Hitachi Chem Co Ltd 多層プリント配線板の試験方法
US5048178A (en) * 1990-10-23 1991-09-17 International Business Machines Corp. Alignment--registration tool for fabricating multi-layer electronic packages
JPH06152149A (ja) * 1992-11-16 1994-05-31 Hitachi Ltd 多層プリント配線板の穴明け方法
JP3756580B2 (ja) * 1995-11-07 2006-03-15 セイコープレシジョン株式会社 多層基板の製造方法及びその製造装置
JPH09205281A (ja) * 1996-01-26 1997-08-05 Matsushita Electric Works Ltd 多層プリント配線板の内層回路パターンずれ検査方法
DE69835962T2 (de) * 1997-12-11 2007-01-04 Ibiden Co., Ltd., Ogaki Verfahren zur herstellung einer mehrschichtigen gedruckten leiterplatte
JP3853124B2 (ja) * 1999-12-03 2006-12-06 株式会社ムラキ 多層プリント配線板と、その層間ズレの測定方法
JP2008016758A (ja) * 2006-07-10 2008-01-24 Adtec Engineeng Co Ltd 多層回路基板製造におけるマーキング装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101242711A (zh) * 2007-02-01 2008-08-13 松下电器产业株式会社 检查标记结构、基板片层叠体及其设计方法、多层电路基板及其层叠一致精度的检查方法
CN101662895A (zh) * 2008-08-25 2010-03-03 富葵精密组件(深圳)有限公司 多层电路板、该电路板的制作方法及其对准度的检测方法

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
JP平3-170006A 1991.07.23
JP特开2001-168537A 2001.06.22
JP特开平6-152149A 1994.05.31
JP特开平9-205281A 1997.08.05

Also Published As

Publication number Publication date
US8302300B2 (en) 2012-11-06
US20110308082A1 (en) 2011-12-22
CN102291949A (zh) 2011-12-21

Similar Documents

Publication Publication Date Title
CN102291949B (zh) 多层电路板制作方法
CN101668389B (zh) 高对准度印制线路板的制作方法
CN102469703A (zh) 电路板盲孔的制作方法
CN108925066B (zh) 一种多层板层间偏移检测方法及检测系统
CN102548221B (zh) 电路板的制作方法
CN102711395B (zh) 多层印刷电路板的图形转移处理方法
JP3230953B2 (ja) 多層薄膜配線基板
CN101494957B (zh) 多层电路板制作方法及用于制作多层电路板的基板
JP2008160051A (ja) 製作情報の識別できるプリント回路基板
CN105376964A (zh) 一种多层线路板涨缩系数获取方法、多层线路板的制作方法
JPH10163630A (ja) 多層印刷回路基盤及びその製造方法
CN216162946U (zh) 一种电路板板边工具图形结构
CN103200779A (zh) 一种印制电路板间距拉伸方法
CN107592757B (zh) 一种多层电路板的高精度层间对位制作方法
US20140110152A1 (en) Printed circuit board and method for manufacturing same
CN101211384A (zh) 建立阻抗控制线的方法
CN114760778A (zh) 基于多层pcb的分区对位方法及用于多层pcb的分区对位装置
CN112601387B (zh) 一种大尺寸印制多层板的制作方法
CN111867261A (zh) Fpc的制作工艺和待曝光fpc
CN103025064A (zh) 一种线路板的对位方法
JPH09205281A (ja) 多層プリント配線板の内層回路パターンずれ検査方法
TWI399152B (zh) 電路板盲孔的製作方法
TWI391069B (zh) 多層電路板製作方法
TWI386135B (zh) 多層電路板製作方法及用於製作多層電路板之基板
JP2007317873A (ja) プリント配線基板の製造方法およびプリント配線基板の検査用パターンユニット

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C53 Correction of patent of invention or patent application
CB02 Change of applicant information

Address after: 518103 Shenzhen Province, Baoan District Town, Fuyong Tong tail Industrial Zone, factory building, building 5, floor, 1

Applicant after: Fuku Precision Components (Shenzhen) Co., Ltd.

Co-applicant after: Zhending Technology Co., Ltd.

Address before: 518103 Shenzhen Province, Baoan District Town, Fuyong Tong tail Industrial Zone, factory building, building 5, floor, 1

Applicant before: Fuku Precision Components (Shenzhen) Co., Ltd.

Co-applicant before: Honsentech Co., Ltd.

C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130828

Termination date: 20140618

EXPY Termination of patent right or utility model