JP2008160051A - 製作情報の識別できるプリント回路基板 - Google Patents

Abstract

【課題】
製作情報の識別できるプリント回路基板を提供する。
【解決手段】
プリント基板は、パターン化された配線層が形成される基板と、プリント基板に関する製作情報を記録する作業領域とを含み、該作業領域は複数のコード枠を含む。各コード枠は、１組の抵抗値テストループを有する第一プローブ領域と、４組の抵抗値テストループを有する第二プローブ領域を含む。作業領域に記録される製作情報は、抵抗値計測装置が第一プローブ領域と第二プローブ領域の各抵抗値テストループが導通するかどうかを計測することによって読み取られる。
【選択図】図１

Description

この発明はプリント基板（ＰＣＢ）に関し、特に切断されたプリント基板の各単位の製作情報を迅速かつ有効に判別できるプリント基板構造に関する。

周知のとおり、プリント基板の製作は、出発材料とされる一枚の大きな基板に内層配線をつくることからはじまる。内層配線は前処理、フォトレジスト塗布、フォトリソグラフィー、エッチング、フォトレジスト除去の手順を踏まえて製作される。その後、黒化処理で銅箔を粗面化させて絶縁樹脂との接着性を増強してから、基板をフィルムと張り合わせる。次に機械的方法やレーザーで穴を開け、それに電気めっきで導電経路をつくり、内・外層間の導通を形成し、更に基板の外層にソルダーレジストを塗布する。ソルダーレジストは電気素子の接着時、ハンダが回路について回路を短絡させることを防ぐとともに、外部の水気による基板の酸化を防止する効果がある。

その後、基板の所定位置に一連番号や関連の製作情報を印刷またはレーザーで焼き付け、基板を切断して複数のプリント基板製品にし、各製品に対して電気的性能テストを行う。

しかし、基板を複数のプリント基板製品に切断した後、各製品には対応するロット番号や基板番号が記載されていない。そのため、製品に異常が検出された場合では、生産過程に遡って追跡することが極めて困難である。

したがって、工場や生産ラインが増えるとともに、基板切削後にも各製品の基板番号などの製作情報を効率よく識別し、欠陥製品に対応する製造槽やラックを迅速に見つけ、後続の原因分析作業を容易にするような、低コストかつ現行プロセスに適する方法が必要となる。

この発明は前述の問題を解決するため、製作情報の識別できるプリント回路基板を提供することを課題とする。

この発明は製作情報の識別できるプリント基板を提供する。該プリント基板は、パターン化された配線層が形成される基板と、プリント基板に関する製作情報を記録する作業領域とを含み、該作業領域は複数のコード枠を含む。各コード枠は、１組の抵抗値テストループを有する第一プローブ領域と、４組の抵抗値テストループを有する第二プローブ領域を含む。作業領域に記録される製作情報は、抵抗値計測装置が第一プローブ領域と第二プローブ領域の各抵抗値テストループが導通するかどうかを計測することによって読み取られる。

この発明はプリント基板の製作過程において、各製品のロット番号や基板番号などの製作情報を各製品の特定作業領域にはめ込むことを内容とする。この方法は現行のプロセスに適し、製作情報を既存の抵抗値計測装置で読み取るため、信頼性と便利性に優れている。したがって、工場や生産ラインが複数ある場合、本発明は基板切削後にも各製品の基板番号などの製作情報を効率よく識別し、欠陥製品に対応する製造槽やラックを迅速に見つけ、後続の原因分析作業を容易にする効果がある。

かかる装置の特徴を詳述するために、具体的な実施例を挙げ、図示を参照して以下に説明する。

図１を参照する。図１はこの発明によるプリント基板の平面図である。図１に示すプリント基板１は切削後の製品であり、その上にはパターン化された配線層（非表示）と、ロット番号及び基板番号など製作情報を記載する作業領域１０が設けられている。作業領域１０はプリント基板１の周辺領域やその他パターン化配線層のない領域に設けられる。そのほか、プリント基板１はＡＢＦ（商品名―味の素ビルドアップ）膜などの絶縁層と、ソルダーレジストなどの保護層を含み、そのいずれも周知されているので、関連説明は省略とする。

作業領域１０は複数のコード枠１０ａ〜１０ｆを含む。本発明の好ましい実施例によれば、コード枠１０ａ〜１０ｄはロット番号を示し、コード枠１０ｅ〜１０ｆは基板番号を示す。もっとも本発明はそれに限らない。

本発明の好ましい実施例によれば、各作業領域１０内のロット番号や基板番号などの製作情報は、フライングプローブテスター（ＦＰＴ）などの抵抗値計測装置で読み取られる。ＦＰＴはプリント基板切削後の電気的性能テストに多用される装置であり、これを利用すれば別途に読取装置を設けなくてもすむ。

図１に示すコード枠の拡大図を参照する。作業領域１０のコード枠１０ａ〜１０ｆはいずれも第一プローブ領域１０２と第二プローブ領域１０４を含み、第一プローブ領域１０２の中には１組の抵抗値テストループ１０２ａが設けられ、第二プローブ領域１０４の中には４組の抵抗値テストループ１０４ａ〜１０４ｄが設けられている。

図２を同時に参照する。図２は図１に示す導通／非導通の状態抵抗値テストループを表わす断面図である。図２に示すように、各組の抵抗値テストループはプリント基板１の正面にプローブパッド２０２ａ、２０２ｂを含み、プローブパッド２０２ａ、２０２ｂはプリント基板１内の導電ビア２１２ａ、２１２ｂを通してプリント基板１の裏面に形成される導線２０４につながってループを形成する。また、製作過程において導電ビア２１２ａ、２１２ｂのいずれかまたは両者とも形成しない場合は、非導通状態となる。

本発明の技術的特徴は、プリント基板１のロット番号や基板番号などの製作情報を、プリント基板を製作すると同時に印刷回路板１の各作業領域１０にはめ込むことにある。プリント基板の製作完了後や切削後に焼き付ける従来の方法より、本発明は時間の節約と信頼性の向上に優れている。

各組の抵抗値テストループの導通状態により、作業領域１０内のコード枠１０ａ〜１０ｆは０〜９の数字を表示できる。例えば、ＦＰＴテストの結果、第一プローブ領域１０２の抵抗値テストループ１０２ａが導通すれば５とし、導通しなければ０とする。第二プローブ領域１０４の抵抗値テストループ１０４ａ〜１０４ｄが導通すれば１とし、導通しなければ０とすることができる。

なお、第一プローブ領域１０２の抵抗値テストループ１０２ａと第二プローブ領域１０４の抵抗値テストループ１０４ａ〜１０４ｄが導通すれば９とし、第一プローブ領域１０２の抵抗値テストループ１０２ａが導通し、第二プローブ領域１０４の抵抗値テストループ１０４ａ、１０４ｂが導通すれば７とすることができる。残りも同様である。

以上はこの発明に好ましい実施例であって、この発明の実施の範囲を限定するものではない。よって、当業者のなし得る修正、もしくは変更であって、この発明の精神の下においてなされ、この発明に対して均等の効果を有するものは、いずれもこの発明の特許請求の範囲に属するものとする。

この発明はプリント基板の製作過程において製作情報を含む領域を同時に製作することを内容とする。かかる方法は当然実施可能である。

この発明によるプリント基板の平面図である。 図１に示す導通／非導通の状態抵抗値テストループを表す断面図である。

符号の説明

１ プリント基板
１０ 作業領域
１０ａ〜１０ｆ コード枠
１０２ 第一プローブ領域
１０４ 第二プローブ領域
１０２ａ、１０４ａ〜１０４ｄ 抵抗値テストループ
２０２ａ、２０２ｂ プローブパッド
２０４ 導線
２１２ａ、２１２ｂ 導電ビア

Claims (7)

1. 製作情報の識別できるプリント基板であって、パターン化された配線層が形成される基板と、プリント基板に関する製作情報を記録する作業領域とを含み、該作業領域は複数のコード枠を含み、各コード枠は、１組の抵抗値テストループを有する第一プローブ領域と、４組の抵抗値テストループを有する第二プローブ領域を含み、作業領域に記録される製作情報は、抵抗値計測装置が第一プローブ領域と第二プローブ領域の各抵抗値テストループが導通するかどうかを計測することによって読み取られることを特徴とするプリント基板。
2. 前記コード枠は０〜９のいずれかを記録・表示することを特徴とする請求項１記載のプリント基板。
3. 前記第一プローブ領域内の抵抗値テストループの導通／非導通状態はそれぞれ５と０を示すことを特徴とする請求項１記載のプリント基板。
4. 前記第二プローブ領域内の各抵抗値テストループの導通／非導通状態はそれぞれ１と０を示すことを特徴とする請求項１記載のプリント基板。
5. 前記抵抗値テストループは基板の正面に１組のプローブパッドを含み、プローブパッドは基板内の導電ビアを通して、基板の裏面に形成される対応する導線につながって導通ループを形成し、また、抵抗値テストループに導電ビアが設けられていない場合は非導通状態となることを特徴とする請求項１記載のプリント基板。
6. 前記作業領域はプリント回路板の周辺領域に設けられることを特徴とする請求項１記載のプリント基板。
7. 前記作業領域はプリント回路板の、パターン化配線層の設けられない領域に設けられることを特徴とする請求項１記載のプリント基板。