JP2016051889A - 配線基板およびそのコード情報の認識方法 - Google Patents

配線基板およびそのコード情報の認識方法 Download PDF

Info

Publication number
JP2016051889A
JP2016051889A JP2015018976A JP2015018976A JP2016051889A JP 2016051889 A JP2016051889 A JP 2016051889A JP 2015018976 A JP2015018976 A JP 2015018976A JP 2015018976 A JP2015018976 A JP 2015018976A JP 2016051889 A JP2016051889 A JP 2016051889A
Authority
JP
Japan
Prior art keywords
code information
information reading
wiring board
pad
pads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015018976A
Other languages
English (en)
Inventor
貴文 川嶋
Takafumi Kawashima
貴文 川嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Circuit Solutions Inc
Original Assignee
Kyocera Circuit Solutions Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Circuit Solutions Inc filed Critical Kyocera Circuit Solutions Inc
Priority to JP2015018976A priority Critical patent/JP2016051889A/ja
Priority to KR1020160010570A priority patent/KR20160095622A/ko
Priority to US15/011,823 priority patent/US9811693B2/en
Priority to TW105103107A priority patent/TW201644334A/zh
Publication of JP2016051889A publication Critical patent/JP2016051889A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K7/00—Methods or arrangements for sensing record carriers, e.g. for reading patterns
    • G06K7/06—Methods or arrangements for sensing record carriers, e.g. for reading patterns by means which conduct current when a mark is sensed or absent, e.g. contact brush for a conductive mark
    • G06K7/065—Methods or arrangements for sensing record carriers, e.g. for reading patterns by means which conduct current when a mark is sensed or absent, e.g. contact brush for a conductive mark for conductive marks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0268—Marks, test patterns or identification means for electrical inspection or testing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/0959—Plated through-holes or plated blind vias filled with insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Artificial Intelligence (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing & Machinery (AREA)
  • Operations Research (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

【課題】配線基板のサイズや材質、色調等に関わらず、確実に認識することが可能なコード情報を備えた配線基板およびそのコード情報を認識するコード情報の認識方法を提供すること。
【解決手段】複数の絶縁層４が積層されて成る絶縁基板１を具備する配線基板１００であって、絶縁基板１の表面に、導体層から成る多数のコード情報読取パッド１１が設けられているとともに、このコード情報読取パッド１１の下方に、電気的に一体となっている共通導体１２が、表層の絶縁層を挟んで配置されており、任意のコード情報読取パッド１１と共通導体１２とが、表層の絶縁層４を貫通するビア導体１３により電気的に接続されている。
【選択図】図１

Description

本発明は、個々の配線基板の品番や製造履歴等が分るコード情報を備えた配線基板およびそのコード情報の認識方法に関するものである。
配線基板として、半導体集積回路素子等の半導体素子を搭載するための小型の配線基板が知られている。このような小型の配線基板は、例えばエポキシ樹脂等の熱硬化性樹脂等の耐熱性電気絶縁材料から成る複数の絶縁層が積層された絶縁基板の内部および表面に銅等の良導電性材料から成る配線導体が配設されて成る。
絶縁基板の上面中央部は、半導体素子を搭載するための搭載部となっている。この搭載部には、配線導体の一部から成る円形の半導体素子接続パッドが格子状の並びに多数配列されている。これらの半導体素子接続パッドには、半導体素子の電極端子がフリップチップ接続により接続される。
他方、絶縁基板の下面は、外部電気回路基板に接続されるための外部接続面となっている。外部接続面には、その略全面にわたり配線導体の一部から成る円形の外部接続パッドが格子状の並びに多数配列されている。これらの外部接続パッドは、外部電気回路基板の配線導体に半田を介して接続される。なお、これらの半導体素子接続パッドと外部接続パッドとは、所定のもの同士が絶縁基板内部に配設された配線導体を介して互いに電気的に接続されている。
なお、このような配線基板においては、搭載部に半導体素子を搭載するとともに半導体素子の電極端子と半導体素子接続パッドとをフリップチップ接続し、しかる後、半導体素子と配線基板との間にアンダーフィルと呼ばれる絶縁樹脂を充填して封止することにより半導体素子が実装される。そして、この半導体素子が実装された配線基板の外部接続パッドを外部電気回路基板の配線導体に半田を介して接続することにより半導体素子が外部電気回路に電気的に接続されることとなる。
ところで、このような小型の配線基板においては、個々の配線基板の品番や製造履歴等を知るためのコード情報を備えたものがある。このコード情報は、例えば配線基板の表面に２次元バーコードをレーザ加工等により形成することにより付与されている。配線基板の表面に２次元バーコードをレーザ加工により形成する場合、絶縁基板表面における配線導体のない部分に２次元バーコードを構成するドットの集合体を一塊で設ける。そして、これを画像認識装置により読み取ってコード情報を認識するようにしている。
しかしながら近時、配線基板の益々の小型化・高密度配線化に伴い、２次元バーコードを一塊のドットの集合体で設けるのに必要な面積を絶縁基板表面に十分に確保することが困難となってきている。また、絶縁基板の表面にレーザ加工により形成した２次元バーコードは、大きなコントラストを得ることが困難であり、絶縁基板の材質や色調、あるいはレーザ加工条件によっては、画像認識装置により確実に認識できない場合があった。
特開２００５−１６７２３５号公報
本発明は、配線基板のサイズや材質、色調等に関わらず、確実に認識することが可能なコード情報を備えた配線基板およびそのコード情報を認識するコード情報の認識方法を提供することを課題とする。
本発明の配線基板は、複数の絶縁層が積層されて成る絶縁基板を具備する配線基板であって、絶縁基板の表面に、導体層から成る多数のコード情報読取パッドが設けられているとともに、このコード情報読取パッドの下方に、電気的に一体となっている共通導体が、表層の絶縁層を挟んで配置されており、任意のコード情報読取パッドと共通導体とが、表層の絶縁層を貫通するビア導体により電気的に接続されていることを特徴とするものである。
また、本発明のコード情報の認識方法の１つは、本発明の配線基板におけるコード情報読取パッドと共通導体との電気的な接続の有無を検出することによりコード情報を認識することを特徴とするものである。
また、本発明のコード情報の認識方法の他の１つは、本発明の配線基板において、絶縁基板の表面に、半導体素子の電極端子にフリップチップ接続される多数の半導体素子接続パッドを配置するとともに、この半導体素子接続パッドの一部でコード情報読取パッドを構成し、このコード情報読取パッドを半導体素子の電極端子に接続するとともにコード情報読取パッドと共通導体との電気的な接続の有無を半導体素子内にデータとして取り込むことによりコード情報を認識することを特徴とするものである。
本発明の配線基板によれば、絶縁基板の表面に、導体層から成る多数のコード情報読取パッドが設けられているとともに、コード情報読取パッドの下方に、電気的に一体となっている共通導体が、表層の絶縁層を挟んで配置されており、任意のコード情報読取パッドと共通導体とが、表層の絶縁層を貫通するビア導体により電気的に接続されていることから、コード情報読取パッドと共通導体との電気的な接続の有無を検出することにより、絶縁基板の材質や色調に関わりなくコード情報を確実に認識することができる。さらに多数のコード情報読取パッドを互いに集合して設けるのに必要な面積を絶縁基板上に確保できない場合であっても、コード情報読取パッドを絶縁基板上に分散して設けて、これらのコード情報読取パッドと共通導体との電気的な接続の有無を検出することによりコード情報を確実に認識することができる。
また、本発明のコード情報の認識方法の１つによれば、コード情報読取パッドと共通導体との電気的な接続の有無を検出することによりコード情報を認識することから、絶縁基板の材質や色調に関わりなくコード情報を確実に認識することができる。さらに多数のコード情報読取パッドを互いに集合して設けるのに必要な面積を絶縁基板上に確保できない場合であっても、コード情報読取パッドを絶縁基板上に分散して設けて、これらのコード情報読取パッドと共通導体との電気的な接続の有無を検出することによりコード情報を確実に認識することができる。
また、本発明のコード情報の認識方法の他の１つによれば、絶縁基板の表面に、半導体素子の電極端子にフリップチップ接続される多数の半導体素子接続パッドを配置するとともに、この半導体素子接続パッドの一部でコード情報読取パッドを構成し、このコード情報読取パッドを半導体素子の電極端子に接続するとともにコード情報読取パッドと共通導体との電気的な接続の有無を半導体素子内にデータとして取り込むことによりコード情報を認識することから、絶縁基板の材質や色調に関わりなくコード情報を確実に認識することができる。さらに多数のコード情報読取パッドを互いに集合して設けるのに必要な面積を絶縁基板上に確保できない場合であっても、コード情報読取パッドを半導体素子接続パッドの中に分散して設けて、これらのコード情報読取パッドと共通導体との電気的な接続の有無を検出することによりコード情報を確実に認識することができる。
図１（ａ）は、本発明の配線基板における実施形態の一例を示す概略断面図であり、図１（ｂ）はその概略上面図である。 図２（ａ）は、本発明の配線基板における実施形態の別の例を示す概略断面図であり、図２（ｂ）はその概略上面図である。 図３（ａ）は、本発明の配線基板における実施形態の更に別の例を示す概略断面図であり、図３（ｂ）はその概略上面図である。 図４（ａ）は、本発明の配線基板における実施形態の変更例を示す概略断面図であり、図４（ｂ）はその概略上面図である。 図５（ａ）は、本発明の配線基板における実施形態の別の変更例を示す概略断面図であり、図５（ｂ）はその概略上面図である。
次に、本発明における実施形態の一例を添付の図１（ａ），（ｂ）を基に説明する。
図１（ａ）に示すように、本例の配線基板１００は、絶縁基板１と配線導体２とを備えている。絶縁基板１は、ガラス織物に熱硬化性樹脂を含浸させて成るコア用の絶縁板３の上下面に熱硬化性樹脂から成る絶縁層４を複数層ずつ積層して成る。さらに最表層の絶縁層４上にソルダーレジスト層５が積層されている。
絶縁基板１の上面中央部には半導体素子Ｓが搭載される搭載部Ａが形成されている。この搭載部Ａには、多数の半導体素子接続パッド６が配線導体２の一部により形成されている。半導体素子接続パッド６には、半導体素子Ｓの電極端子Ｔがフリップチップ接続により電気的に接続される。
他方、絶縁基板１の下面は、外部電気回路基板に接続するための外部接続面となっている。絶縁基板１の下面には、多数の外部接続パッド７が配線導体２の一部により形成されている。外部接続パッド７は、外部電気回路基板の配線導体に半田を介して電気的に接続される。
絶縁板３は、例えばガラス繊維束を縦横に織り込んだガラス織物にエポキシ樹脂等の熱硬化性樹脂を含浸させた電気絶縁材料から成る。絶縁板３は、その上面から下面にかけて直径が０．１〜１ｍｍ程度の複数のスルーホール８を有している。そして、その上下面および各スルーホール８の内面には配線導体２の一部が被着されている。
このような絶縁板３は、ガラス織物に未硬化の熱硬化性樹脂を含浸させた絶縁シートを熱硬化させた後、これに上面から下面にかけてドリル加工を施すことにより製作される。なお、絶縁板３上下面の配線導体２は、絶縁板３用の絶縁シートの上下全面に厚みが３〜５０μｍ程度の銅箔を貼着しておくとともに、この銅箔をシートの硬化後にエッチング加工することにより所定のパターンに形成される。また、スルーホール８内面の配線導体２は、絶縁板３にスルーホール８を設けた後に、このスルーホール８内面に無電解めっき法および電解めっき法により厚みが３〜５０μｍ程度の銅めっき膜を析出させることにより形成される。
さらにスルーホール８の内部には、エポキシ樹脂等の熱硬化性樹脂から成る孔埋め樹脂９が充填されている。孔埋め樹脂９は、スルーホール８を塞ぐことにより、スルーホール８の直上および直下に配線導体２および各絶縁層４を形成可能とするためのものである。このような孔埋め樹脂９は、未硬化のペースト状の熱硬化性樹脂をスルーホール８内にスクリーン印刷法により充填し、それを熱硬化させた後、その上下面を平坦に研磨することにより形成される。そして、この孔埋め樹脂９を含む絶縁板３の上下面に複数の絶縁層４が積層されている。
絶縁板３の上下面に積層された各絶縁層４は、エポキシ樹脂等の熱硬化性樹脂から成る。絶縁層４は、厚みが２０〜６０μｍ程度であり、各層の上面から下面にかけて直径が３０〜１００μｍ程度の複数のビアホール１０を有している。これらの絶縁層４は、配線導体２を高密度に配線するための絶縁間隔を提供するためのものである。そして、上層の配線導体２と下層の配線導体２とをビアホール１０を介して電気的に接続することにより、立体的な高密度配線が形成可能となっている。このような絶縁層４は、未硬化の熱硬化性樹脂から成る絶縁フィルムを下層の絶縁板３または絶縁層４の表面に貼着し、これを熱硬化させるとともにレーザ加工によりビアホール１０を穿孔することによって形成される。なお、各絶縁層４の表面およびビアホール１０内に被着された配線導体２は、各絶縁層４を形成する毎に各絶縁層４の表面およびビアホール１０内に５〜５０μｍ程度の厚みの銅めっき膜を公知のセミアディティブ法等のパターン形成法により所定のパターンに被着させることによって形成される。
最表層の絶縁層４上に積層されたソルダーレジスト層５は、エポキシ樹脂等の熱硬化性樹脂から成る。上面側のソルダーレジスト層５は、半導体素子接続パッド６を露出させる開口部を有している。下面側のソルダーレジスト層５は、外部接続パッド７を露出させる開口部を有している。ソルダーレジスト層５は、最表層の絶縁層４上に形成された配線導体２を外部から保護するとともに最表層の絶縁層４上に形成された配線導体２同士の電気的な絶縁信頼性を良好に確保するための保護部材として機能する。ソルダーレジスト層５は、例えばアクリル変性エポキシ樹脂等の感光性を有する熱硬化性樹脂を含むペーストまたはフィルムを最表層の絶縁層４上に積層するとともに、そのペーストまたはフィルムを所定のパターンに露光および現像した後、熱硬化させることにより形成される。
半導体素子接続パッド６は、図１（ｂ）に示すように、円形であり、搭載部Ａに格子状の並びに配列されている。半導体素子接続パッド６の直径は、５０〜１００μｍ程度である。半導体素子接続パッド６の配列ピッチは、１００〜２００μｍである。この半導体素子接続パッド６は、最上層の絶縁層４上に形成された配線導体２の一部を、ソルダーレジスト層５に設けた直径が５０〜１００μｍの円形の開口部内に露出させることにより形成されている。
他方、絶縁基板１の下面に形成された外部接続パッド７は、直径が２００〜５００μｍ程度の円形である。外部接続パッド７は、絶縁基板１下面の略全領域にわたり４００〜１０００μｍの配列ピッチで格子状の並びに形成されている。外部接続パッド７は、最下層の絶縁層４上に形成された配線導体２の一部を、ソルダーレジスト層５に設けた直径が２００〜５００μｍの円形の開口部内に露出させることにより形成されている。
さらに、絶縁基板１の上面には、コード情報読取パッド１１が形成されている。なお、図１（ｂ）においては、半導体素子接続パッド６との区別を容易とするためにコード情報読取パッド１１を黒の塗りつぶしで表示している。コード情報読取パッド１１は、配線導体２と同じ導体層から形成されている。コード情報読取パッド１１は、半導体素子接続パッド６と同様に直径が５０〜１００μｍ程度の円形である。コード情報読取パッド１１は、絶縁基板１の表面の一角に、例えば１００〜２００μｍの配列ピッチで格子状の並びに集合して形成されている。これらのコード情報読取パッド１１は、ソルダーレジスト層５に設けた直径が５０〜１００μｍの円形の開口部内に露出されている。
コード情報読取パッド１１の下方には、表層の絶縁層４を挟んで共通導体１２が配置されている。共通導体１２は、配線導体２と同じ導体層から形成されている。共通導体１２は、全てのコード情報読取パッド１１の直下に位置するように電気的に一体となったパターンにより形成されている。
そして、任意のコード情報読取パッド１１と共通電極１２とが、表層の絶縁層４を貫通するビア導体１３により電気的に接続されている。どのコード情報読取パッド１１が共通電極１２に電気的に接続されるかは、個々の配線基板１００により異なっている。それにより、個々の配線基板１００に固有のコード情報が付与される。そして、各コード情報読取パッド１１に電気検査装置のプローブを接触させて各コード情報読取パッド１１と共通導体１２との電気的な接続の有無を検出することにより、個々の配線基板１００のコード情報を認識する。
このように、本例によれば、絶縁基板１の表面に、導体層から成る多数のコード情報読取パッド１１が設けられているとともに、コード情報読取パッド１１の下方に、電気的に一体となっている共通導体１２が、表層の絶縁層４を挟んで配置されており、任意のコード情報読取パッド１１と共通導体１２とが、表層の絶縁層４を貫通するビア導体１３により電気的に接続されていることから、コード情報読取パッド１１と共通導体１２との電気的な接続の有無を検出することにより、絶縁基板１の材質や色調に関わりなくコード情報を確実に認識することができる。
なお、本例の配線基板１００においては、コード情報読取パッド１１を絶縁基板１の表面の一角に集合して形成していることから、各コード情報読取パッド１１に電気検査装置のプローブを接触させて各コード情報読取パッド１１と共通導体１２との電気的な接続の有無を検出する際、例えば、各コード情報読取パッド１１に一括して接触する方式のプローブを用いる場合であれば、そのプローブを小型化することができる。また各コード情報読取パッド１１に対して個別に順次接触する方式のプローブを用いる場合であれば、プローブの移動距離を短いものとして検出時間を短いものとすることができる。
次に、本発明における実施形態の別の例を図２（ａ）、（ｂ）を基に説明する。なお、この例において、上述した配線基板１００と同様の箇所には同様の符号を付し、その詳細な説明は省略する。
図２（ａ），（ｂ）に示す配線基板２００においては、上述した配線基板１００と比較して、コード情報読取パッド１１の配置が異なっている。この配線基板２００においては、コード情報読取パッド１１は、絶縁基板１の表面の広い範囲にわたり分散して設けられている。その他は、上述した配線基板１００と同様の構成となっている。
このように、本例の配線基板２００においては、コード情報読取パッド１１を絶縁基板１の表面に分散して設けることによって、多数のコード情報読取パッド１１を互いに集合して設けるのに必要な面積を絶縁基板１上に確保できない場合であっても、これらのコード情報読取パッド１１と共通導体１２との電気的な接続の有無を検出することによりコード情報を確実に認識することができる。
次に、本発明における実施形態の更に別の例を図３（ａ）、（ｂ）を基に説明する。なお、この例において、上述した配線基板１００，２００と同様の箇所には同様の符号を付し、その詳細な説明は省略する。
図３（ａ），（ｂ）に示す配線基板３００においては、上述した配線基板１００，２００と比較して、コード情報読取パッド１１の配置が異なっている。この配線基板３００においては、コード情報読取パッド１１は、半導体素子接続パッド６の一部により構成されている。その他は、上述した配線基板１００，２００と同様の構成となっている。
このように、本例の配線基板３００においては、コード情報読取パッド１１が半導体素子接続パッド６の一部で構成されていることから、このコード情報読取パッド１１を半導体素子Ｓの電極端子Ｔに接続するとともに、コード情報読取パッド１１と共通導体１２との電気的な接続の有無を半導体素子Ｓ内にデータとして取り込むことによりコード情報を認識することができる。したがって、絶縁基板１の材質や色調に関わりなくコード情報を確実に認識することができる。
さらに、この場合、半導体素子Ｓ内にデータとして取り込まれたコード情報をコンピュータシステムで処理することにより種々の管理を極めて容易に行うことが可能となる。
なお、この例におけるコード情報読取パッド１１は、半導体素子接続パッド６の配列の一角に集合して設けられたり、配列の全体に分散して設けられたりしてもよい。
以上、本発明の実施形態例について説明したが、本発明は上述した実施形態例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば、種々の変更は可能である。
例えば、上述した実施形態例では、コード情報読取パッド１１の全てをソルダーレジスト層５に設けた開口部内に露出させていたが、図４に示すように、共通導体１２に電気的に接続されていないコード情報読取パッド１１のみをソルダーレジスト層５で完全に覆ってもよい。この場合、コード情報読取パッド１１と共通導体１２との電気的な接続の有無を検出する以外に、コード情報読取パッド１１上のソルダーレジスト層５の有無を画像認識装置により読み取ることによりコード情報を認識することが可能となる。
また、図５に示すように、コード情報読取パッド１１の全てを共通導体１２に電気的に接続しておくとともに、任意のコード情報読取パッド１１のみをソルダーレジスト層５で完全に覆ってもよい。この場合も、コード情報読取パッド１１と共通導体１２との電気的な接続の有無を検出する以外に、コード情報読取パッド１１上のソルダーレジスト層５の有無を画像認識装置により読み取ることによりコード情報を認識することが可能となる。
さらに、例えば上述の実施形態例では、コード情報読取パッド１１は、全て同じ大きさの円形であったが、共通導体１２に電気的に接続されたコード情報読取パッド１１と、共通導体１２に電気的に接続されていないコード情報読取パッド１１とで、その形状または大きさを互いに異なるものとしても良い。この場合も、コード情報読取パッド１１と共通導体１２との電気的な接続の有無を検出する以外に、コード情報読取パッド１１の形状や大きさの違いを画像認識装置により読み取ることによりコード情報を認識することが可能となる。
なお、これらの変更例は、図１〜図３に示した実施形態例の全てに適用できることは言うまでもない。
１・・・絶縁基板
４・・・絶縁層
５・・・ソルダーレジスト層
６・・・半導体素子接続パッド
１１・・・コード情報読取パッド
１２・・・共通導体
１３・・・ビア導体
Ｓ・・・半導体素子
Ｔ・・・電極端子

Claims (9)

  1. 複数の絶縁層が積層されて成る絶縁基板を具備する配線基板であって、前記絶縁基板の表面に、導体層から成る多数のコード情報読取パッドが設けられているとともに、該コード情報読取パッドの下方に、電気的に一体となっている共通導体が、表層の前記絶縁層を挟んで配置されており、任意の前記コード情報読取パッドと前記共通導体とが、表層の前記絶縁層を貫通するビア導体により電気的に接続されていることを特徴とする配線基板。
  2. 前記共通導体に電気的に接続されていない前記コード情報読取パッドのみがソルダーレジスト層により完全に覆われていることを特徴とする請求項１記載の配線基板。
  3. 前記コード情報読取パッドの全てが前記共通導体に電気的に接続されているとともに、該コード情報読取パッドの任意のもののみがソルダーレジスト層により完全に覆われていることを特徴とする請求項１記載の配線基板。
  4. 前記共通導体に電気的に接続されている前記コード情報読取パッドと、前記共通導体に電気的に接続されていない前記コード情報読取パッドとは、その形状または大きさが互いに異なっていることを特徴とする請求項１記載の配線基板。
  5. 前記コード情報読取パッドが互いに集合して設けられていることを特徴とする請求項１乃至４に記載の配線基板。
  6. 前記コード情報読取パッドが互いに分散して設けられていることを特徴とする請求項１乃至４に記載の配線基板。
  7. 前記絶縁基板の前記表面に、半導体素子の電極端子にフリップチップ接続される多数の半導体素子接続パッドが配置されており、該半導体素子接続パッドの一部が前記コード情報読取パッドを構成していることを特徴とする請求項１乃至６のいずれかに記載の配線基板。
  8. 前記請求項１乃至７のいずれかに記載の配線基板における前記コード情報読取パッドと前記共通導体との電気的な接続の有無を検出することによりコード情報を認識することを特徴とするコード情報の認識方法。
  9. 前記請求項７に記載の配線基板における前記コード情報読取パッドを半導体素子の電極端子に接続するとともに、前記コード情報読取パッドと前記共通導体との電気的な接続の有無を前記半導体素子内にデータとして取り込むことによりコード情報を認識することを特徴とするコード情報の認識方法。
JP2015018976A 2014-08-29 2015-02-03 配線基板およびそのコード情報の認識方法 Pending JP2016051889A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2015018976A JP2016051889A (ja) 2014-08-29 2015-02-03 配線基板およびそのコード情報の認識方法
KR1020160010570A KR20160095622A (ko) 2015-02-03 2016-01-28 배선 기판 및 그 코드 정보의 인식 방법
US15/011,823 US9811693B2 (en) 2015-02-03 2016-02-01 Wiring board and method for recognizing code information thereof
TW105103107A TW201644334A (zh) 2015-02-03 2016-02-01 配線基板及其編碼資訊的辨識方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014174922 2014-08-29
JP2014174922 2014-08-29
JP2015018976A JP2016051889A (ja) 2014-08-29 2015-02-03 配線基板およびそのコード情報の認識方法

Publications (1)

Publication Number Publication Date
JP2016051889A true JP2016051889A (ja) 2016-04-11

Family

ID=56556732

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015018976A Pending JP2016051889A (ja) 2014-08-29 2015-02-03 配線基板およびそのコード情報の認識方法

Country Status (4)

Country Link
US (1) US9811693B2 (ja)
JP (1) JP2016051889A (ja)
KR (1) KR20160095622A (ja)
TW (1) TW201644334A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7186829B1 (ja) 2021-06-21 2022-12-09 三菱電機株式会社 制御装置および制御装置の製造方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6622121B2 (ja) * 2016-03-16 2019-12-18 新光電気工業株式会社 配線基板及びその検査方法
KR102459308B1 (ko) * 2017-07-31 2022-10-31 삼성전자주식회사 반도체 패키지의 제조 방법
TWI641295B (zh) * 2018-04-20 2018-11-11 欣興電子股份有限公司 二維條碼結構與其製作方法
JP7017995B2 (ja) * 2018-07-26 2022-02-09 京セラ株式会社 配線基板
JP2022045949A (ja) * 2020-09-10 2022-03-23 イビデン株式会社 プリント配線板およびその製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5466154A (en) * 1993-07-26 1995-11-14 Thompson; James M. Braille board with movable dot pins
JP2005167235A (ja) 1996-12-13 2005-06-23 Matsushita Electric Ind Co Ltd 電子部品とその実装方法
US7830011B2 (en) * 2004-03-15 2010-11-09 Yamaha Corporation Semiconductor element and wafer level chip size package therefor
TWI246375B (en) 2004-05-06 2005-12-21 Siliconware Precision Industries Co Ltd Circuit board with quality-identified mark and method for identifying the quality of circuit board
TWI322645B (en) 2006-12-20 2010-03-21 Nan Ya Printed Circuit Board Corp Lot traceable printed circuit board
TW200922405A (en) 2007-11-02 2009-05-16 Inventec Corp Circuit board with identification codes and method for fabricating the same
JP2011114692A (ja) * 2009-11-27 2011-06-09 Seiko Instruments Inc 圧電振動片、圧電振動子、圧電振動子の製造方法、発振器、電子機器および電波時計
US20110156033A1 (en) * 2009-12-31 2011-06-30 Stmicroelectronics Asia Pacific Pte. Ltd. Method and system for tracing die at unit level

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7186829B1 (ja) 2021-06-21 2022-12-09 三菱電機株式会社 制御装置および制御装置の製造方法
JP2023001438A (ja) * 2021-06-21 2023-01-06 三菱電機株式会社 制御装置および制御装置の製造方法
US11765817B2 (en) 2021-06-21 2023-09-19 Mitsubishi Electric Corporation Control device and manufacturing method of control device

Also Published As

Publication number Publication date
US9811693B2 (en) 2017-11-07
US20160224811A1 (en) 2016-08-04
TW201644334A (zh) 2016-12-16
KR20160095622A (ko) 2016-08-11

Similar Documents

Publication Publication Date Title
JP5078687B2 (ja) 多層配線基板の製造方法
JP2016051889A (ja) 配線基板およびそのコード情報の認識方法
US10262930B2 (en) Interposer and method for manufacturing interposer
TWI618199B (zh) 佈線基板
KR20180132137A (ko) 전자 부품 검사용의 다층 배선 기판
JP5148334B2 (ja) 多層配線基板の製造方法
TWI651026B (zh) 指紋感測器用佈線基板
JP5790750B2 (ja) 放射線検出センサ
US20170020001A1 (en) Method for producing a printed circuit board with an embedded sensor chip, and printed circuit board
TW201417644A (zh) 多層電路板及其製作方法
JP6100617B2 (ja) 多層配線基板およびプローブカード用基板
US9886614B2 (en) Wiring board for fingerprint sensor
JP2013093366A (ja) フレキシブル配線基板およびその製造方法
US9793241B2 (en) Printed wiring board
JP6510349B2 (ja) 配線基板
JP2014192259A (ja) 両面配線フレキシブル基板及びその検査方法
US10089513B2 (en) Wiring board for fingerprint sensor
JP6791784B2 (ja) 指紋センサー用配線基板
JP2011049385A (ja) 配線基板
KR20160122439A (ko) 임베디드 인쇄회로기판
JP2014130952A (ja) 配線基板
JP2018060925A (ja) 配線基板およびその製造方法
JP2017130599A (ja) 配線基板
JP2016029682A (ja) プリント配線板
JP2016171153A (ja) 配線基板の製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20160401