JP2016171153A

JP2016171153A - 配線基板の製造方法

Info

Publication number: JP2016171153A
Application number: JP2015048949A
Authority: JP
Inventors: 鹿取　直広; Naohiro Katori; 直広鹿取
Original assignee: Kyocera Corp
Current assignee: Kyocera Corp
Priority date: 2015-03-12
Filing date: 2015-03-12
Publication date: 2016-09-23

Abstract

【課題】半導体素子接続パッドに付くプローブの接触傷に起因する接続不良のない配線基板の製造方法を提供すること。【解決手段】絶縁基板１の上面に、複数の半導体素子接続パッド５とこれらの半導体素子接続パッド５の各々から延びる引出配線６とを含む配線導体２を形成し、次に絶縁基板１の上面に、半導体素子接続パッド５およびその半導体素子接続パッド５から延びる引出配線６の少なくとも一部を完全に露出させる開口部３ａを有するソルダーレジスト層３を形成し、次に半導体素子接続パッド５に電気検査装置のプローブＰを接触させて半導体素子接続パッドにプローブＰとの接触傷Ｗを付けながら配線導体２の電気検査い、最後に半導体素子接続パッド６をエッチング処理することにより接触傷Ｗを浅くする工程と、を行う。【選択図】図４Ｃ

Description

本発明は、半導体素子を搭載するために用いられる配線基板の製造方法に関するものである。

従来、下面外周部に電極端子がペリフェラル配置された半導体素子をフリップチップ接続により搭載する配線基板が知られている。このような従来の配線基板２０の例を図７（ａ），（ｂ）に示す。従来の配線基板２０は、絶縁基板１１と配線導体１２とソルダーレジスト１３とを有している。なお、図７（ｂ）においては、絶縁基板１１上面の配線導体１２のうち、ソルダーレジスト層１３で覆われている部分を破線で示している。

絶縁基板１１は、例えばガラスクロスにエポキシ樹脂等の熱硬化性樹脂を含浸させた電気絶縁材料から成り、その上面中央部に半導体素子Ｓを搭載するための搭載部１１ａを有している。また、絶縁基板１１の上面から下面にかけては多数のスルーホール１４が形成されている。

配線導体１２は、銅箔や銅めっき層から成り、絶縁基板１１の上面の搭載部１１ａからスルーホール１４内壁を介して絶縁基板１１の下面に導出している。絶縁基板１１の上面の配線導体１２は、搭載部１１ａの外周部に多数の半導体素子接続パッド１５を有している。これらの半導体素子接続パッド１５は、半導体素子Ｓの外周辺に沿って２列の並びで配置されている。さらに、各半導体素子接続パッド１５には引出配線１６が接続されている。内側の列の半導体素子接続パッド１５に接続された引出配線１６は搭載部１１ａの中央部側に延びており、外側の列の半導体素子接続パッド１５に接続された引出配線１６は搭載部１１ａの外側に延びている。また、絶縁基板１１の下面の配線導体１２は、多数の外部接続パッド１７を有している。これらの外部接続パッド１７は絶縁基板１１の下面に格子状の並びに配置されている。そして、半導体素子接続パッド１５と外部接続パッド１７とは、対応するもの同士が引出配線１６およびスルーホール１４内の配線導体１２を介して互いに電気的に接続されている。

ソルダーレジスト層１３は、エポキシ樹脂等の熱硬化性樹脂から成り、絶縁基板１１の上下面に被着されているとともにスルーホール１４内に充填されている。上面側のソルダーレジスト層１３には、半導体素子接続パッド１５およびこれに接続された引出配線１６の一部を露出させる開口部１３ａが形成されている。開口部１３ａは、内外２列の半導体素子接続パッド１５およびこれらに接続された引出配線１６の一部を一括して露出させるように搭載部１１ａの外周部に沿った方形枠状をしている。また、下面側のソルダーレジスト層１３には、外部接続パッド１７を露出させる開口部１３ｂが形成されている。開口部１３ｂは、各外部接続パッド１７を個別に露出させる円形をしている。

そして、この従来の配線基板２０によれば、図８に示すように、搭載部１１ａ上に半導体素子Ｓを、その各電極端子Ｔと対応する半導体素子接続パッド１５とが向かい合うようにして配置するとともに電極端子Ｔと半導体素子接続パッド１５とを半田を介して接続し、しかる後、配線基板２０と半導体素子Ｓとの間に球状シリカ等の無機絶縁物フィラーが分散された熱硬化性樹脂から成る封止樹脂Ｕを注入するとともに熱硬化させることにより、半導体素子Ｓが搭載部１１ａ上に実装されることとなる。

ところで、この配線基板２０においては、その製造工程の一環として、配線導体１２の各パターンにおける断線や短絡を検査するための電気検査が実施される。この電気検査は、図９Ａに示すように、各半導体素子接続パッド１５に電気検査装置のプローブＰを接触させて行われる。プローブＰは、例えばタングステン等の硬質金属材料から成る。そのため、図９Ｂに示すように、電気検査後の半導体素子接続パッド１５にはプローブＰの接触傷Ｗが付く。このような接触傷Ｗが大きな場合、半導体素子Ｓの電極端子Ｔと半導体素子接続パッド１５との良好な接続が阻害される危険がある。半導体素子接続パッド１５の幅が狭くなるにつれ、このような危険性もより高くなる。したがって、このような接触傷Ｗは、極めて小さいか、あるいは全くないことが好ましい。

特開２００７−２２７７０８号公報

本発明の課題は、半導体素子接続パッドに付くプローブの接触傷に起因する接続不良のない配線基板の製造方法を提供することにある。

本発明の配線基板の製造方法は、絶縁基板の上面に、複数の半導体素子接続パッドと該半導体素子接続パッドの各々から延びる引出配線とを含む配線導体を形成する工程と、前記絶縁基板の上面に、前記半導体素子接続パッドおよび該半導体素子接続パッドから延びる前記引出配線の少なくとも一部を完全に露出させる開口部を有するソルダーレジスト層を形成する工程と、前記半導体素子接続パッドに電気検査装置のプローブを接触させて該半導体素子接続パッドに前記プローブとの接触傷を付けながら前記配線導体の電気検査を行う工程と、前記半導体素子接続パッドおよび前記引出配線の前記一部をエッチング処理することにより前記接触傷を浅くする工程と、を行うことを特徴とするものである。
さらには、エッチング処理前における半導体素子接続パッドの幅と開口部から露出する引出配線の幅を、それぞれの設計値よりもエッチング処理される分だけ広く形成しておくことが好ましい。

本発明の配線基板によれば、電気検査の際に半導体素子接続パッドに付いたプローブとの接触傷をエッチング処理により浅くすることから、接触傷が極めて小さいか、あるいは全くない状態とすることができる。したがって、プローブの接触傷に起因する接続不良のない配線基板の製造方法を提供することができる。
なお、エッチング処理前における半導体素子接続パッドの幅および開口部から露出する引出配線の幅を、それぞれの設計値よりもエッチング処理される分だけ広く形成しておくことで、エッチング処理後における半導体素子接続パッドおよび開口部から露出する引出配線の幅を設計値通りに確保することができる。

図１は、本発明により製造される配線基板の一例を示す概略断面図および概略上面図である。図２は、図１に示す配線基板に半導体素子を実装した状態を示す概略断面図である。図３Ａは、本発明の配線基板を製造する方法を説明するための概略断面図および概略上面図である。図３Ｂは、本発明の配線基板を製造する方法を説明するための概略断面図および概略上面図である。図３Ｃは、本発明の配線基板を製造する方法を説明するための概略断面図および概略上面図である。図４Ａは、本発明の配線基板の製造方法を説明するための要部拡大概略断面図である。図４Ｂは、本発明の配線基板の製造方法を説明するための要部拡大概略断面図である。図４Ｃは、本発明の配線基板の製造方法を説明するための要部拡大概略断面図である。図５は、本発明の配線基板の製造方法を説明するための要部拡大概略断面上面図である。図６は、本発明により製造される配線基板の別の例を示す概略断面図および概略上面図である。図７は、従来の配線基板を示す概略断面図および概略上面図である。図８は、図７に示す配線基板に半導体素子を実装した状態を示す概略断面図である。図９Ａは、従来の配線基板の製造方法を説明するための要部拡大概略断面図である。図９Ｂは、従来の配線基板の製造方法を説明するための要部拡大概略断面図である。

次に、本発明の配線基板の配線基板の製造方法について、図１〜図８を基にして説明する。図１（ａ），（ｂ）に本発明に製造される配線基板１０の一例を示す。本例の配線基板１０は、主として絶縁基板１と配線導体２とソルダーレジスト層３とから構成されている。なお、図１（ｂ）においては、絶縁基板１上面の配線導体２のうち、ソルダーレジスト層３で覆われている部分を破線で示している。

絶縁基板１は、例えばガラスクロス基材にエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂を含浸させた厚みが３０〜２００μｍ程度の単層または多層の絶縁層を熱硬化させた樹脂系電気絶縁材料から成り、その上面中央部に半導体素子Ｓを搭載するための搭載部１ａを有している。また、絶縁基板１には、その上面から下面にかけて直径が５０〜３００μｍ程度のスルーホール４が形成されている。

配線導体２は、銅めっき層から成り、絶縁基板１の上面の搭載部１ａからスルーホール４内壁を介して絶縁基板１の下面に導出している。配線導体２の厚みは、１０〜２０μｍ程度である。絶縁基板１の上面の配線導体２は、搭載部１ａの外周部に多数の半導体素子接続パッド５を有している。各半導体素子接続パッド５の大きさは幅が１０〜３０μｍ程度、長さが２０〜６０μｍ程度である。これらの半導体素子接続パッド５は、半導体素子Ｓの外周辺に沿って２列の並びで配置されている。さらに、各半導体素子接続パッド５には引出配線６が接続されている。引出配線６の幅は半導体素子接続パッド５との接続部で１０〜３０μｍ程度である。内側の列の半導体素子接続パッド５に接続された引出配線６は搭載部１ａの中央部側に延びており、外側の列の半導体素子接続パッド５に接続された引出配線６は搭載部１ａの外側に延びている。また、絶縁基板１の下面の配線導体２は、多数の外部接続パッド７を有している。外部接続パッド７の直径は２００〜５００μｍ程度である。これらの外部接続パッド７は絶縁基板１の下面に格子状の並びに配置されている。そして、半導体素子接続パッド５と外部接続パッド７とは、対応するもの同士が引出配線６およびスルーホール４内の配線導体２を介して互いに電気的に接続されている。

ソルダーレジスト層３は、エポキシ樹脂等の熱硬化性樹脂から成り、絶縁基板１の上下面に被着されているとともにスルーホール４内に充填されている。ソルダーレジスト層３の厚みは絶縁基板１の上下面に被着された部分で２０〜４０μｍ程度である。ソルダーレジスト層３には、絶縁基板１の上面側において半導体素子接続パッド５およびこれに接続された引出配線６の一部を完全に露出させる開口部３ａが形成されている。開口部３ａは、内外２列の半導体素子接続パッド５およびこれらに接続された引出配線６の一部を一括して露出させるように搭載部１ａの外周部に沿った方形枠状をしている。なお、開口部３ａから露出する引出配線６の幅は１０〜３０μｍ程度、長さは２０〜６０μｍ程度である。また、ソルダーレジスト層３には、絶縁基板１の下面側において外部接続パッド７を露出させる開口部３ｂが形成されている。開口部３ｂは、各外部接続パッド７を個別に露出させる円形をしている。

そして、この配線基板１０によれば、図２に示すように、搭載部１ａ上に半導体素子Ｓを、各電極端子Ｔと対応する半導体素子接続パッド５とが向かい合うようにして配置するとともに電極端子Ｔと半導体素子接続パッド５とを半田を介して接続し、しかる後、配線基板１０と半導体素子Ｓとの間に球状シリカ等の無機絶縁物フィラーが分散された熱硬化性樹脂から成る封止樹脂Ｕを注入するとともに熱硬化させることにより、半導体素子Ｓが搭載部１ａ上に実装されることとなる。

次に、この配線基板１０を製造する製造方法について説明する。まず、図３Ａに示すように、スルーホール４を有する絶縁基板１を準備するとともに、絶縁基板１の上下面およびスルーホール４内に配線導体２を形成する。絶縁基板１上面の配線導体２には、半導体素子接続パッド５および引出配線６が含まれ、絶縁基板１下面の配線導体２には外部接続パッド７が含まれる。

絶縁基板１は、ガラスクロスにエポキシ樹脂やビスマレイミドトリアジン樹脂等の未硬化の熱硬化性樹脂を含浸させたプリプレグを熱硬化させた後、ドリル加工やレーザ加工等によりスルーホール４を穿孔することにより形成される。

配線導体２は、例えば無電解銅めっき層を下地とした電解銅めっき層により形成されている。配線導体２の形成には、周知のサブトラクティブ法やセミアディティブ法が用いられる。なお、ソルダーレジスト層３の開口部３ａから露出する引出配線６および半導体素子接続パッド５の幅は、それぞれの設計値よりも２μｍ程度広いものとしておく。

次に、図３Ｂに示すように、絶縁基板１の上下面にソルダーレジスト層３を形成する。ソルダーレジスト層３は、例えばアクリル変性エポキシ樹脂等の感光性を有する熱硬化性樹脂のペーストを絶縁基板１の上下面に塗布し、これをフォトリソグラフィ技術により所定の開口部３ａ、３ｂを有するように露光および現像した後、熱硬化させることにより形成される。これにより各半導体素子接続パット５および引出配線６の一部が開口部３ａから完全に露出するとともに外部接続パッド７が開口部３ｂから露出する。

次に、図３Ｃに示すように、各半導体素子接続パッド５および各外部接続パッド７に電気検査装置のプローブＰを接触させて配線導体２の電気検査を行う。なお、図３Ｃ（ｂ）においては、プローブＰの接触位置を黒色の丸点で示している。この電気検査により配線導体２における断線や短絡の有無を知ることができる。配線導体２に短絡や断線のある配線基板１０は、不良品として処分する。

このとき、図４Ａに示すように、プローブＰの先端が半導体素子接続パッド５の表面に僅かに食い込む。その結果、図４Ｂに示すように、半導体素子接続パッド５にプローブＰとの接触傷Ｗが付く。傷Ｗの深さは１〜３μｍ程度である。深さが２μｍを超える接触傷Ｗは、半導体素子Ｓの電極端子Ｔと半導体素子接続パッド５との良好な接続を阻害する危険性が高いものとなる。

次に、図４Ｃに示すように、開口部３ａから露出する引出配線６および半導体素子接続パッド５をエッチング処理する。エッチング処理された部位の引出配線６および半導体素子接続パッド５は、厚みが１μｍ程度減少する。これにより、半導体素子接続パッド５に付いていた接触傷Ｗが２μｍ以下の深さに浅くなる。その結果、接触傷Ｗが極めて小さいか、あるいは全くない状態とすることができる。したがって、プローブＰの接触傷Ｗに起因する接続不良のない配線基板１０の製造方法を提供することができる。

ところで、このエッチング処理により、開口部３ａから露出する引出配線６および半導体素子接続パッド５の幅も２μｍ程度細くなる。この様子を図５に示す。図５では、開口部３ａから露出する引出配線６および半導体素子接続パッド５におけるエッチング処理前の輪郭を点線により示している。上述したように、配線導体２を形成する際に、開口部３ａから露出する引出配線６および半導体素子接続パッド５の幅を、それぞれの設計値よりも２μｍ程度広いものとしておいたことから、エッチング処理によりこれらの幅が２μｍ程度細くなったとしても、設計値通りの幅を確保することができる。

なお、本発明は上述の実施形態例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば、種々の変更は可能である。例えば上述の実施形態例では、本発明を内外２列の半導体素子接続パッド５およびこれらに接続された引出配線６の一部を一括して露出させるように搭載部１ａの外周部に沿った方形枠状の開口部３ａを有するソルダーレジスト層３を設けた配線基板１０に適用したが、図６に示すように、内外２列の半導体接続パッド５および搭載部１０ａの中央部を一括して露出させる方形状の開口部３Ａを有するソルダーレジスト層３を設けた配線基板１０Ａに適用してもよい。

１絶縁基板
２配線導体
３ソルダーレジスト層
３ａソルダーレジスト層の開口部
５半導体素子接続パッド
６引出配線
Ｐプローブ
Ｗ接触傷

Claims

絶縁基板の上面に、複数の半導体素子接続パッドと該半導体素子接続パッドの各々から延びる引出配線とを含む配線導体を形成する工程と、前記絶縁基板の上面に、前記半導体素子接続パッドおよび該半導体素子接続パッドから延びる前記引出配線の少なくとも一部を完全に露出させる開口部を有するソルダーレジスト層を形成する工程と、前記半導体素子接続パッドに電気検査装置のプローブを接触させて該半導体素子接続パッドに前記プローブとの接触傷を付けながら前記配線導体の電気検査を行う工程と、前記半導体素子接続パッドおよび前記引出配線の前記一部をエッチング処理することにより前記接触傷を浅くする工程と、を行うことを特徴とする配線基板の製造方法。
前記エッチング処理前における前記半導体素子接続パッドの幅および前記開口部から露出する前記引出配線の幅を、それぞれの設計値よりも前記エッチングされる分だけ広く形成しておくことを特徴とする請求項１記載の配線基板の製造方法。