TW201507564A - 電路板及其製作方法 - Google Patents

電路板及其製作方法 Download PDF

Info

Publication number
TW201507564A
TW201507564A TW102123339A TW102123339A TW201507564A TW 201507564 A TW201507564 A TW 201507564A TW 102123339 A TW102123339 A TW 102123339A TW 102123339 A TW102123339 A TW 102123339A TW 201507564 A TW201507564 A TW 201507564A
Authority
TW
Taiwan
Prior art keywords
layer
dielectric layer
conductive
circuit board
carrier
Prior art date
Application number
TW102123339A
Other languages
English (en)
Other versions
TWI530240B (zh
Inventor
Wen-Hung Hu
Original Assignee
Zhen Ding Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhen Ding Technology Co Ltd filed Critical Zhen Ding Technology Co Ltd
Publication of TW201507564A publication Critical patent/TW201507564A/zh
Application granted granted Critical
Publication of TWI530240B publication Critical patent/TWI530240B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0014—Shaping of the substrate, e.g. by moulding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09045—Locally raised area or protrusion of insulating substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

一種電路板，包括第一介電層、第一導電線路層、凸塊圖形和第二介電層，所述第一介電層和第二介電層相互連接，所述第一導電線路層包括中心封裝區域及環繞所述中心封裝區域的週邊封裝區域，所述凸塊圖形形成於第一介電層具有遠離第二介電層的表面，所述凸塊圖形與所述第一介電層一體成型，所述凸塊圖形的形狀與所述中心封裝區域和週邊封裝區域的交線相對應。本發明還提供一種所述電路板的製作方法。

Description

電路板及其製作方法
本發明涉及電路板製作領域，尤其涉及一種電路板及其製作方法。
為了節省封裝結構的體積，通常需要在作為封裝載板的電路板上面封裝晶片及電路板。其中，晶片對應的封裝區域通常需要設置較為密集的接觸墊，而與電路板進行封裝的接觸墊的面積通常較大，而且分佈較為稀疏。並且，在進行封裝過程中，通常需要先將晶片封裝於封裝載板，然後再將封裝有晶片的封裝基板與其他電路板進行封裝。現有技術中，通常需要在封裝載板的表面製作兩層防焊層，第一層防焊層用於定義出載板上的接觸墊，第二防焊層（Dam Ring）形成在第一防焊層上，並環繞晶片封裝區域，以在封裝晶片時起到堤壩作用。然而，由於第一防焊層和第二防焊層分別形成，在封裝之後，容易由於應力集中於第一防焊層與第二防焊層的交界處，從而導致第一防焊層和第二防焊層相互分離。
因此，有必要提供一種電路板的製作及其方法，能夠解決上述問題。
一種電路板，包括第一介電層、第一導電線路層、凸塊圖形和第二介電層，所述第一介電層和第二介電層相互連接，所述第一導電線路層包括中心封裝區域及環繞所述中心封裝區域的週邊封裝區域，所述凸塊圖形形成於第一介電層具有遠離第二介電層的表面，所述凸塊圖形與所述第一介電層一體成型，所述凸塊圖形的形狀與所述中心封裝區域和週邊封裝區域的交線相對應。
一種電路板製作方法，包括步驟：提供載板，所述載板具有第一表面；自所述載板的第一表面向所述載板內形成凹槽圖形；通過壓合絕緣材料在所述凹槽圖形內形成凸塊圖形，並同時在載板的第一表面形成第一介電層，所述第一介電層與所述凸塊圖形一體成型；在所述第一介電層的表面形成第一導電線路層，所述第一導電線路層包括中心封裝區域與週邊封裝區域，所述中心封裝區域與週邊封裝區域的交線與所述凸塊圖形相對應；在第一導電線路層一側壓合第二介電層；以及去除所述載板。
本技術方案提供的電路板及其製作方法，通過在載板內凹槽圖形，然後通過壓合的方式同時形成第一介電層及凸塊圖形，使得凸塊圖形與第一介電層一體成型。相比於現有技術中，先後分別通過形成兩次防焊層的方式形成，從而可以避免在封裝之後，由於應力集中於兩層防焊層的交界處，使得兩層防焊層相互分離。
100‧‧‧電路板
110‧‧‧載板
111‧‧‧第一表面
112‧‧‧凹槽圖形
120‧‧‧第一介電層
121‧‧‧第二表面
123‧‧‧第一開口
124‧‧‧第二開口
130‧‧‧凸塊圖形
140‧‧‧第一導電線路層
141‧‧‧中心封裝區域
1411‧‧‧第一接觸墊
142‧‧‧週邊封裝區域
1421‧‧‧第二接觸墊
150‧‧‧第二介電層
151‧‧‧孔
152‧‧‧導電孔
160‧‧‧第二導電線路層
161‧‧‧連接墊
170‧‧‧防焊層
171‧‧‧開孔
180‧‧‧保護層
190‧‧‧焊料凸塊
圖1是本技術方案實施例提供的載板的剖面示意圖。
圖2是圖1的載板內形成凹槽圖形後的剖面示意圖。
圖3是圖2的俯視圖。
圖4是圖2的載板表面壓合第一介電層後的剖面示意圖。
圖5是圖4的第一介電層表面形成第一導電線路層後的剖面示意圖。
圖6是圖5的第一導電線路層一側壓合第二介電層後的剖面示意圖。
圖7是在圖6的第二介電層表面形成第二導電線路層後的剖面示意圖。
圖8是在圖7的第二導電線路層表面形成防焊層後的剖面示意圖。
圖9是圖8去除載板後的剖面示意圖。
圖10是圖9的第一介電層內形成第一開口和第二開口後的剖面示意圖。
圖11是本技術方案製作的電路板的剖面示意圖。
圖12是圖11的俯視圖。
本技術方案提供的電路板製作方法包括如下步驟：
第一步，請參閱圖1，提供載板110。
所述載板110為採用金屬材料製成。本實施例中，載板110採用金屬鋁製成。所述載板110具有第一表面111，所述第一表面111為平面。
第二步，請參閱圖2及圖3，在所述載板110內形成凹槽圖形112。
所述凹槽圖形112可以採用雷射燒蝕的方式形成。所述凹槽圖形112應與欲製作電路板的晶片封裝區域的邊線相對應，本實施例中，所述凹槽圖形112的形狀大致為口字形。所述凹槽圖形112形成於載板110的中間區域。
第三步，請參閱圖4，在所述載板110的第一表面111形成第一介電層120並同時在凹槽圖形112內形成凸塊圖形130。
所述第一介電層120及凸塊圖形130可以通過壓合半固化膠片的方式形成。所述凸塊圖形130完全填充於所述凹槽圖形112內，第一介電層120覆蓋整個第一表面111。所述第一介電層120與凸塊圖形130一體成型。所述第一介電層120的材料可以為本領域常用的絕緣材料，如聚醯亞胺等。
所述第一介電層120具有與第一表面111相鄰的第二表面121，所述凸塊圖形130凸出於第二表面121，所述凸塊圖形130的形狀與凹槽圖形112互補，也與欲製作電路板的晶片封裝區域的邊線相對應，本實施例中，所述凸塊圖形130的形狀大致為口字形。
第四步，請參閱圖5，在第一介電層120遠離載板110的一側形成第一導電線路層140。
所述第一導電線路層140可以採用半加成法制成。可以理解的是，所述第一導電線路層140也可以採用其他業內常用的線路製作方法製作形成。
所述第一導電線路層140包括中心封裝區域141及週邊封裝區域142。所述中心封裝區域141內包括多個分佈較為密集且面積較小的第一接觸墊1411，所述週邊封裝區域142環繞所述中心封裝區域141，週邊封裝區域142內分佈有分佈較為稀疏且面積較大的第二接觸墊1421。所述中心封裝區域141與週邊封裝區域142的交線與凸塊圖形130相對應。
第五步，請參閱圖6，在第一導電線路層140一側壓合第二介電層150。
本步驟中，也可以採用壓合半固化膠片的方式形成第二介電層150。本實施例中，第二介電層150的材料與第一介電層120的材料相同。所述第二介電層150的厚度可以大於第一介電層120的厚度。
本實施例中，本步驟之後，還可以進一步包括在第二介電層150內形成孔151。可以採用雷射燒蝕的方式形成孔151。孔151貫穿所述第二介電層150，使得第一導電線路層140的第二接觸墊1421從孔151的底部露出。
第六步，請參閱圖7，在第二介電層150遠離第一介電層120的一側形成第二導電線路層160。
本步驟同樣可以採用形成第一導電線路層140相同的方法形成第二導電線路層160。
本實施例中，在形成第二導電線路層160之前或者同時，還在孔151內形成導電材料，從而形成導電孔152，所述第一導電線路層140與第二導電線路層160通過導電孔152相互電導通。
第七步，請參閱圖8,在第二導電線路層160的表面形成防焊層170。
本步驟可以採用印刷液態防焊油墨的方式形成防焊層170。所述防焊層170內形成有多個開孔171，部分第二導電線路層160內的導電線路從開孔171露出，形成電連接墊161。
第八步，請一併參閱圖9,去除載板110。
本實施例中，載板110採用鋁製成，本步驟可以採用化學蝕刻的方式將載板110去除，使得第一介電層120及凸塊圖形130暴露出來。
第九步，請參閱圖10，在所述第一介電層120內形成多個第一開口123及多個第二開口124，每個第一開口123與第一接觸墊1411相對應，每個第一接觸墊1411從對應的第一開口123露出。每個第二開口124與一個第二接觸墊1421相對應，每個第二接觸墊1421從對應的第二開口124露出。
所述第一開口123和第二開口124可以採用雷射燒蝕的方式形成。
第十步，請參閱圖11及圖12，在所述第一接觸墊1411、第二接觸墊1421及電連接墊161的表面形成保護層180，並在第一接觸墊1411上的保護層180的表面形成焊料凸塊190，從而得到電路板100。
所述保護層180可以為有機保焊膜（OSP），也可以為鎳金層或鎳鈀金層。
請參閱圖11及圖12,本技術方案還提供一種電路板100，所述電路板100包括第一介電層120、凸塊圖形130、第一導電線路層140、第二介電層150及第二導電線路層160。
所述第一介電層120和第二介電層150相互連接。所述第一導電線路層140位於第一介電層120和第二介電層150之間。
所述第一導電線路層140包括中心封裝區域141及週邊封裝區域142。所述中心封裝區域141內包括多個分佈較為密集且面積較小的第一接觸墊1411，所述週邊封裝區域142環繞所述中心封裝區域141，週邊封裝區域142內分佈有分佈較為稀疏且面積較大的第二接觸墊1421。
所述第一介電層120具有遠離第二介電層150的第二表面121。所述凸塊圖形130形成於所述第二表面121一側。所述凸塊圖形130與第一介電層120採用相同的材料製成，並一體成型。凸塊圖形130與所述第一導電線路層140中心封裝區域141與週邊封裝區域142的交線相對應。
所述第一介電層120內形成有多個第一開口123及多個第二開口124，每個第一開口123與第一接觸墊1411相對應，每個第一接觸墊1411從對應的第一開口123露出。每個第二開口124與一個第二接觸墊1421相對應，每個第二接觸墊1421從對應的第二開口124露出。
所述第二導電線路層160形成於第二介電層150遠離第一導電線路層140的一側。所述第二導電線路層160表面形成有防焊層170。所述防焊層170內形成有多個開孔171，部分第二導電線路層160內的導電線路從開孔171露出，形成電連接墊161。
所述電路板100還可以包括保護層180，所述保護層180形成於電連接墊161、第一接觸墊1411和第二接觸墊1421的表面。
所述第一接觸墊1411上的保護層180的表面還形成有焊料凸塊190，用於封裝電子元件時進行焊接。
本技術方案提供的電路板及其製作方法，通過在載板內凹槽圖形，然後通過壓合的方式同時形成第一介電層及凸塊圖形，使得凸塊圖形與第一介電層一體成型。相比於現有技術中，先後分別通過形成兩次防焊層的方式形成，從而可以避免在封裝之後，由於應力集中於兩層防焊層的交界處，使得兩層防焊層相互分離。
可以理解的是，本技術方案的電路板製作方法可以應用於高密度互連電路板（HDI）的製作。
惟，以上所述者僅為本發明之較佳實施方式，自不能以此限制本案之申請專利範圍。舉凡熟悉本案技藝之人士爰依本發明之精神所作之等效修飾或變化，皆應涵蓋於以下申請專利範圍內。
無
100‧‧‧電路板
120‧‧‧第一介電層
121‧‧‧第二表面
130‧‧‧凸塊圖形
1411‧‧‧第一接觸墊
1421‧‧‧第二接觸墊
150‧‧‧第二介電層
160‧‧‧第二導電線路層
170‧‧‧防焊層
180‧‧‧保護層
190‧‧‧焊料凸塊

Claims (10)

  1. 一種電路板，包括第一介電層、第一導電線路層、凸塊圖形和第二介電層，所述第一介電層和第二介電層相互連接，所述第一導電線路層包括中心封裝區域及環繞所述中心封裝區域的週邊封裝區域，所述凸塊圖形形成於第一介電層具有遠離第二介電層的表面，所述凸塊圖形與所述第一介電層一體成型，所述凸塊圖形的形狀與所述中心封裝區域和週邊封裝區域的交線相對應。
  2. 如請求項第1項所述的電路板，其中，所述中心封裝區域內具有多個第一連接墊，所述週邊封裝區域內具有多個第二連接墊，所述凸塊圖形形成於第一介電層具有遠離第二介電層的表面，所述第一介電層內形成有多個第一開口及多個第二開口，每個第一開口與第一接觸墊相對應，每個第二開口與第二接觸墊相對應。
  3. 如請求項第1項所述的電路板，其中，所述第一介電層、凸塊圖形及第二介電層的材料相同。
  4. 如請求項第1項所述的電路板，其中，還包括第二導電線路層，所述第二導電線路層形成於第二介電層遠離第一導電線路層的一側。
  5. 如請求項第4項所述的電路板，其中，還包括導電孔，所述導電孔形成於第二介電層內，所述第一導電線路層與第二導電線路層通過所述導電盲孔相互電導通。
  6. 一種電路板製作方法，包括步驟：
    提供載板，所述載板具有第一表面；
    自所述載板的第一表面向所述載板內形成凹槽圖形；
    通過壓合絕緣材料在所述凹槽圖形內形成凸塊圖形，並同時在載板的第一表面形成第一介電層，所述第一介電層與所述凸塊圖形一體成型；
    在所述第一介電層的表面形成第一導電線路層，所述第一導電線路層包括中心封裝區域與週邊封裝區域，所述中心封裝區域與週邊封裝區域的交線與所述凸塊圖形相對應；
    在第一導電線路層一側壓合第二介電層；以及
    去除所述載板。
  7. 如請求項第6項所述的電路板製作方法，其中，所述中心封裝區域內具有多個第一連接墊，所述週邊封裝區域內具有多個第二連接墊，在去除所述載板之後，還包括在所述第一介電層內形成有多個第一開口及多個第二開口，每個第一開口與第一接觸墊相對應，每個第二開口與第二接觸墊相對應。
  8. 如請求項第6項所述的電路板製作方法，其中，在第一導電線路層一側壓合第二介電層之後，並在去除所述載板之前，還包括在第二介電層遠離第一介電層的一側形成第二導電線路層。
  9. 如請求項第8項所述的電路板製作方法，其中，在形成第二導電線路層之後，並在去除所述載板之前之前，還包括在第二導電線路層一側形成防焊層，所述防焊層內形成有開孔，部分所述第二導電線路層從所述開孔露出，形成電連接墊。
  10. 如請求項第6項所述的電路板製作方法，其中，所述載板採用鋁製成，所述凹槽圖形採用雷射燒蝕形成，採用蝕刻的方式去除所述載板。
TW102123339A 2013-06-26 2013-06-28 電路板及其製作方法 TWI530240B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310258688.9A CN104254190B (zh) 2013-06-26 2013-06-26 电路板的制作方法

Publications (2)

Publication Number Publication Date
TW201507564A true TW201507564A (zh) 2015-02-16
TWI530240B TWI530240B (zh) 2016-04-11

Family

ID=52188608

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102123339A TWI530240B (zh) 2013-06-26 2013-06-28 電路板及其製作方法

Country Status (2)

Country Link
CN (2) CN104254190B (zh)
TW (1) TWI530240B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI679926B (zh) * 2019-01-09 2019-12-11 欣興電子股份有限公司 基板結構及其製作方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI624011B (zh) * 2015-06-29 2018-05-11 矽品精密工業股份有限公司 封裝結構及其製法
CN106356355B (zh) * 2015-07-15 2020-06-26 恒劲科技股份有限公司 基板结构及其制作方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5413964A (en) * 1991-06-24 1995-05-09 Digital Equipment Corporation Photo-definable template for semiconductor chip alignment
US5343616B1 (en) * 1992-02-14 1998-12-29 Rock Ltd Method of making high density self-aligning conductive networks and contact clusters
JP3521341B2 (ja) * 1996-06-26 2004-04-19 日本特殊陶業株式会社 配線基板及びその製造方法、並びに被搭載基板を搭載した配線基板及びその製造方法
TWI221343B (en) * 2003-10-21 2004-09-21 Advanced Semiconductor Eng Wafer structure for preventing contamination of bond pads during SMT process and process for the same
CN102281725B (zh) * 2010-06-10 2013-03-20 富葵精密组件(深圳)有限公司 电路板的制作方法
TWI505765B (zh) * 2010-12-14 2015-10-21 Unimicron Technology Corp 線路板及其製造方法
TWI470759B (zh) * 2011-11-01 2015-01-21 Unimicron Technology Corp 封裝基板及其製法
TWM450822U (zh) * 2012-10-08 2013-04-11 Unimicron Technology Corp 封裝基板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI679926B (zh) * 2019-01-09 2019-12-11 欣興電子股份有限公司 基板結構及其製作方法

Also Published As

Publication number Publication date
CN107241862A (zh) 2017-10-10
CN107241862B (zh) 2019-05-03
TWI530240B (zh) 2016-04-11
CN104254190B (zh) 2017-12-01
CN104254190A (zh) 2014-12-31

Similar Documents

Publication Publication Date Title
JP5410660B2 (ja) 配線基板及びその製造方法と電子部品装置及びその製造方法
TWI413223B (zh) 嵌埋有半導體元件之封裝基板及其製法
KR101966328B1 (ko) 인쇄회로기판 및 그 제조방법
TWI534916B (zh) 晶片封裝基板和結構及其製作方法
TWI512926B (zh) 電路板層疊封裝結構及其製作方法
TWI459872B (zh) 晶片封裝基板和結構及其製作方法
TWI487444B (zh) 承載基板及其製作方法
TWI525769B (zh) 封裝基板及其製法
US20140146500A1 (en) Multi-piece substrate
CN104659000B (zh) 具有球焊盘的基板、半导体封装体以及制造方法
KR20150006686A (ko) 반도체 패키지 및 그 제조 방법
TW201511626A (zh) 晶片封裝基板及其製作方法
JPWO2011030542A1 (ja) 電子部品モジュールおよびその製造方法
TW201446084A (zh) 電路板及其製作方法
TWI485815B (zh) 半導體封裝件及其製法
TWI553787B (zh) Ic載板、具有該ic載板的半導體器件及其製造方法
TWI530240B (zh) 電路板及其製作方法
TWI531291B (zh) 承載板及其製作方法
KR20150065029A (ko) 인쇄회로기판, 그 제조방법 및 반도체 패키지
KR20110064216A (ko) 범프를 구비한 회로기판 및 그 제조 방법
JP2009260165A (ja) 半導体装置
TWM508791U (zh) 封裝基板與晶片封裝結構
TWI623984B (zh) 封裝結構及其製法
KR20200144358A (ko) 인쇄회로기판
TWI610414B (zh) Ic載板、具有該ic載板的封裝結構及其製作方法